JPH03178568A - 正弦波pwm信号発生装置 - Google Patents
正弦波pwm信号発生装置Info
- Publication number
- JPH03178568A JPH03178568A JP1316238A JP31623889A JPH03178568A JP H03178568 A JPH03178568 A JP H03178568A JP 1316238 A JP1316238 A JP 1316238A JP 31623889 A JP31623889 A JP 31623889A JP H03178568 A JPH03178568 A JP H03178568A
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- timing
- sine wave
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004364 calculation method Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
この発明は、インバータ等で用いる正弦波P W M
(Pu1se Width Modulation)信
号発生装置に関するものである。
(Pu1se Width Modulation)信
号発生装置に関するものである。
第11図は、例えば特開昭63−31477号公報に示
される正弦波PWM信号発生装置(マイコン使用)のブ
ロック図である。第12図は、そのPWM信号発生の割
り込み処理のフローチャート、第13図は、メイン処理
のフローチャート、第14図は、データ作成のフローチ
ャートである。
される正弦波PWM信号発生装置(マイコン使用)のブ
ロック図である。第12図は、そのPWM信号発生の割
り込み処理のフローチャート、第13図は、メイン処理
のフローチャート、第14図は、データ作成のフローチ
ャートである。
第11図において、101はCP U (centra
lProcessing unit)、102はタイマ
、103は波形発生データを格納するR A M (r
amdom−accessmea+ory) 、 1
04は基準正弦波データなどを格納しであるROM (
read−only memory) 、 105は
波形発生データテーブル内の波形発生データのアドレス
を示すアドレスポインタ、106はPWM信号を発生す
るボートである。RAM103内には二つの波形発生デ
ータテーブル領域が確保されている。
lProcessing unit)、102はタイマ
、103は波形発生データを格納するR A M (r
amdom−accessmea+ory) 、 1
04は基準正弦波データなどを格納しであるROM (
read−only memory) 、 105は
波形発生データテーブル内の波形発生データのアドレス
を示すアドレスポインタ、106はPWM信号を発生す
るボートである。RAM103内には二つの波形発生デ
ータテーブル領域が確保されている。
同図中、実線でかかれている部分はPWM信号発生のた
めの割り込み処理の流れを示し、点線の部分は波形発生
データ作成のためのメイン処理の流れを示す。
めの割り込み処理の流れを示し、点線の部分は波形発生
データ作成のためのメイン処理の流れを示す。
次に、動作について第11図ないし第14図を用いて説
明する。
明する。
PWM信号の発生動作を、第12図のフローチャートで
説明する。タイマ102による割り込み要求で、タイマ
割り込みにはいると、ステップ1でアドレスポインタ1
05をインクリメントし、ステップ2でテーブルが終わ
りであるかどうかを判別する。このテーブルは、後に説
明するメイン処理によってRAM 103上に作成され
るものである。テーブルが終わりであった場合はステッ
プ3でテーブルを切り換える必要があるかどうか判定し
、必要な場合(すなわち、出力周波数あるいは出力電圧
を変更する場合)はステップ4でテーブルを切り換える
。その後、ステップ5でアドレスポインタ105を初期
化する。ステップ2でテーブルが終わりでなければ、ス
テップ3ないし5の動作は行わない。
説明する。タイマ102による割り込み要求で、タイマ
割り込みにはいると、ステップ1でアドレスポインタ1
05をインクリメントし、ステップ2でテーブルが終わ
りであるかどうかを判別する。このテーブルは、後に説
明するメイン処理によってRAM 103上に作成され
るものである。テーブルが終わりであった場合はステッ
プ3でテーブルを切り換える必要があるかどうか判定し
、必要な場合(すなわち、出力周波数あるいは出力電圧
を変更する場合)はステップ4でテーブルを切り換える
。その後、ステップ5でアドレスポインタ105を初期
化する。ステップ2でテーブルが終わりでなければ、ス
テップ3ないし5の動作は行わない。
続いて、ステップ6でアドレスポインタ105で示され
るRAM103上にあるテーブルの内容をCPUl0I
に読み込み、ボート出力データをボート106に出力し
、ステップ7で時間データをタイマ102にセットして
割り込み処理を終了する。以後、波形発生データの中の
時間データに従ったタイミングで割り込み処理に入り、
PWM信号を発生する。
るRAM103上にあるテーブルの内容をCPUl0I
に読み込み、ボート出力データをボート106に出力し
、ステップ7で時間データをタイマ102にセットして
割り込み処理を終了する。以後、波形発生データの中の
時間データに従ったタイミングで割り込み処理に入り、
PWM信号を発生する。
次に、波形発生データをRAM103上に作成する動作
を、第13図、第14図のフローチャートで説明する。
を、第13図、第14図のフローチャートで説明する。
第13図のフローチャートにおし)て、ステップ11で
周波数、電圧に変更があるかどうか判定し、変更がある
場合はステップ12でデータ作成プログラムを呼び出す
。
周波数、電圧に変更があるかどうか判定し、変更がある
場合はステップ12でデータ作成プログラムを呼び出す
。
第14図において、データ作成プログラムは、ステップ
23でタイマ割り込みで使用されていない方のテーブル
を選択する。次に、ステップ24で周波数データ、電圧
データ、キャリア周波数データ及びROM104内にあ
る基準正弦波データより、三角波比較方式により30°
分の波形発生データを作成する。ステップ25でこれを
60°分のデータに展開し、さらにステップ26でマイ
コンが処理しきれない時間的に短いデータをカットする
。データ作成が終了したら、ステップ27でテーブル切
り換えが可能であることを示すフラグを立て、メインル
ープに戻る。
23でタイマ割り込みで使用されていない方のテーブル
を選択する。次に、ステップ24で周波数データ、電圧
データ、キャリア周波数データ及びROM104内にあ
る基準正弦波データより、三角波比較方式により30°
分の波形発生データを作成する。ステップ25でこれを
60°分のデータに展開し、さらにステップ26でマイ
コンが処理しきれない時間的に短いデータをカットする
。データ作成が終了したら、ステップ27でテーブル切
り換えが可能であることを示すフラグを立て、メインル
ープに戻る。
第15図は、以上説明した動作のもとで、タイマ割り込
み処理が発生するタイミングを矢印で示している。1キ
ャリア周期の間に4回の割り込みが発生していることが
分かる。
み処理が発生するタイミングを矢印で示している。1キ
ャリア周期の間に4回の割り込みが発生していることが
分かる。
(発明が解決しようとする課題)
従来の正弦波PWM信号発生装置は以上のように構成さ
れていたので、1キャリア周期の1用に丼[り込み処理
が4回天ることになり、ソフトウェアの負担が大きい。
れていたので、1キャリア周期の1用に丼[り込み処理
が4回天ることになり、ソフトウェアの負担が大きい。
ボートへの出力もソフトウェアで行っているので、出力
タイミングの精度も得難い。
タイミングの精度も得難い。
またRAM内に大きな波形発生テーブルを二つ持つこと
になるが、通常ROM容量に対してRAM容量は余り多
くないので、化プログラムが共存する場合、大きな制約
を受ける。さらに、出力周波数の周期、例えば50H2
の場合20m5間隔で、電圧9周波数を変えることは出
来るが、ベクトル制御など細かくモータを制御したい場
合に、必要な周期例えば数百μsで周波数、電圧を変化
させることは出来ない。
になるが、通常ROM容量に対してRAM容量は余り多
くないので、化プログラムが共存する場合、大きな制約
を受ける。さらに、出力周波数の周期、例えば50H2
の場合20m5間隔で、電圧9周波数を変えることは出
来るが、ベクトル制御など細かくモータを制御したい場
合に、必要な周期例えば数百μsで周波数、電圧を変化
させることは出来ない。
さらに、キャリア周波数を非可聴域(約15kl+□以
上)にしたい場合、今度はタイミングの演算時間が制約
となって限界が生じるという問題があった。
上)にしたい場合、今度はタイミングの演算時間が制約
となって限界が生じるという問題があった。
この発明は、これらの問題を解決するためになされたも
ので、RAM上の波形発生データテーブルを不要にし、
また、出力電圧と周波数をN/2・キャリア周期毎(N
は2以上の整数)に変更することも可「j匙な、正弦波
PWM信号発生装置を得ることを目的とする。
ので、RAM上の波形発生データテーブルを不要にし、
また、出力電圧と周波数をN/2・キャリア周期毎(N
は2以上の整数)に変更することも可「j匙な、正弦波
PWM信号発生装置を得ることを目的とする。
(a題を解決するための手段)
前記目的を達成するため、この発明は、正弦波PWM信
号発生装置を次の通りに構成するものである。
号発生装置を次の通りに構成するものである。
(1)正弦波に関するデータと三角波キャリアを比較し
て各相の出力変化タイミングを求め正弦波PWM信号を
発生する正弦波PWM信号発生装置であって、次のa、
b、cの手段を備えた正弦波PWM信号発生装置。
て各相の出力変化タイミングを求め正弦波PWM信号を
発生する正弦波PWM信号発生装置であって、次のa、
b、cの手段を備えた正弦波PWM信号発生装置。
a、前記三角波キャリアの最上点を含むその近傍の時点
または最下点を含むその近傍の時点、またはその両方の
時点において割り込み処理を発生して、N回(Nは2以
上の整数)の割り込み処理に分割して一連の演算を行い
各相の出力変化タイミングを演算する演算手段。
または最下点を含むその近傍の時点、またはその両方の
時点において割り込み処理を発生して、N回(Nは2以
上の整数)の割り込み処理に分割して一連の演算を行い
各相の出力変化タイミングを演算する演算手段。
b、前記演算手段によって得られた各相の出力変化タイ
ミングを、割り込み処理が発生するごとに出力制御手段
に設定するタイミング設定手段。
ミングを、割り込み処理が発生するごとに出力制御手段
に設定するタイミング設定手段。
C1前記タイミング設定手段によって設定された出力変
化タイミングを記憶し、そのタイミングにおいて出力を
変化させる前記出力制御手段。
化タイミングを記憶し、そのタイミングにおいて出力を
変化させる前記出力制御手段。
前記(1)の構成により、各相の出力変化タイミングを
三角波キャリアの最上点を含むその近傍の時点または最
下点を含むその近傍の時点、またはその両方の時点にお
ける割り込み処理N回毎に、一連の出力変化タイミング
を演算し、割り込み処理毎に出力変化タイミングを設定
し、そのタイミングで出力制御手段の出力が変化する。
三角波キャリアの最上点を含むその近傍の時点または最
下点を含むその近傍の時点、またはその両方の時点にお
ける割り込み処理N回毎に、一連の出力変化タイミング
を演算し、割り込み処理毎に出力変化タイミングを設定
し、そのタイミングで出力制御手段の出力が変化する。
以下、この発明を実施例により詳しく説明する。
第1図は、この発明の一実施例である“正弦波PWM信
号発生装置”のブロック図である。図において、101
はCPU (演算手段及びタイミング設定手段)、10
2はタイマ、103は電圧倍率及び演算結果を格納する
RAM、104は基準正弦波データ、標準出力電圧デー
タなどを格納しであるROM、105はROM104内
の基準正弦波データをアクセスするアドレスを示すアド
レスポインタ、10BはPWM信号を出力するボート、
107はPWMの出力変化タイミングや割り込みタイミ
ングを記憶するレジスタ108を有し、そのタイミング
でボート106に出力したり、CPUl0Iに割り込み
要求を出す出力制御手段である。109は外部機器やセ
ンサなどと情報の人出力を行うIloである。
号発生装置”のブロック図である。図において、101
はCPU (演算手段及びタイミング設定手段)、10
2はタイマ、103は電圧倍率及び演算結果を格納する
RAM、104は基準正弦波データ、標準出力電圧デー
タなどを格納しであるROM、105はROM104内
の基準正弦波データをアクセスするアドレスを示すアド
レスポインタ、10BはPWM信号を出力するボート、
107はPWMの出力変化タイミングや割り込みタイミ
ングを記憶するレジスタ108を有し、そのタイミング
でボート106に出力したり、CPUl0Iに割り込み
要求を出す出力制御手段である。109は外部機器やセ
ンサなどと情報の人出力を行うIloである。
ここで、用語について説明する。前記「基準正弦波デー
タ」は、正弦波データと三角波キャリアを比較して各相
のスイッチング素子のオンまたはオフのタイミング(出
力変化タイミング)を得るいわゆる三角波比較方式にお
ける、正弦波データ作成の基準となるものであり、「標
準出力電圧データ」は、出力周波数に対しV/Fパター
ンで予め設定されている出力電圧のデータであり、「電
圧倍率」は、実際の出力電圧を前記標準出力電圧データ
より決める際の係数である。
タ」は、正弦波データと三角波キャリアを比較して各相
のスイッチング素子のオンまたはオフのタイミング(出
力変化タイミング)を得るいわゆる三角波比較方式にお
ける、正弦波データ作成の基準となるものであり、「標
準出力電圧データ」は、出力周波数に対しV/Fパター
ンで予め設定されている出力電圧のデータであり、「電
圧倍率」は、実際の出力電圧を前記標準出力電圧データ
より決める際の係数である。
本実施例では、このように電圧倍率を可変にして標準出
力電圧データを基にして出力電圧を変化させるようにし
ているか、その理由は、出力電圧を何らかのフィードバ
ック制御で変化させながら運転しているときに、万一制
御機構が故障しても予め設定されたV/Fパターンで応
急運転か出来るようにするためである。
力電圧データを基にして出力電圧を変化させるようにし
ているか、その理由は、出力電圧を何らかのフィードバ
ック制御で変化させながら運転しているときに、万一制
御機構が故障しても予め設定されたV/Fパターンで応
急運転か出来るようにするためである。
次に動作について説明する。
第2図は、正弦波PWM波形の出力変化タイミングを演
算する割り込み処理の発生タイミングを示す。図におい
て、201は三角波キャリアであり、202,203は
、出力すべき正弦波形の一部に相当するものである。三
角波キャリア201の最上点を含むその近傍及び最下点
を含むその近傍の両方の時点で割り込みが発生している
例である。
算する割り込み処理の発生タイミングを示す。図におい
て、201は三角波キャリアであり、202,203は
、出力すべき正弦波形の一部に相当するものである。三
角波キャリア201の最上点を含むその近傍及び最下点
を含むその近傍の両方の時点で割り込みが発生している
例である。
演算手段で行う処理のフローチャートを第3図に示す。
第3図において、ステップ301でデータポインタ10
5か示すROM104のアドレスから基準正弦波データ
をCPUl0Iに読み込む。ステップ302で読み込ん
だ基準正弦波データに、ROM104内に格納され、メ
イン処理によってRAM103内に移された標準出力電
圧データ、RAM103内に格納された電圧倍率データ
を乗算し、これと三角波キャリアに基づいて、割り込み
タイミング間のうち、キャリア上昇中における出力変化
タイミングを演算し、ステップ303でその乗算結果を
RAM103に記憶する。次にステップ304で、キャ
リア下降中の出力変化タイミングを演算するため、ステ
ップ302で得られた出力変化タイミングデータをキャ
リア周期から減算し、ステップ305でその減算結果を
RAM103に記憶する。次に、他の相の出力変化タイ
ミングを演算するために、ステップ306でデータポイ
ンタ105を位相差に相当する値だけ進め、ステップ3
07でデータポインタ105が示すアドレスから基準正
弦波データを読み込み、ステップ308で基準正弦波デ
ータ、標準出力データ、電圧倍率データを乗算し、出力
変化タイミングを演算し、得られた出力変化タイミング
をステップ309で記憶する。ステップ310で、キャ
リア下降中の出力変化タイミングを演算するため、ステ
ップ308で得られた結果をキャリア周期から減算し、
ステップ311でその結果を記憶する。以上で一つのキ
ャリア内のタイミングがすべて求まったので、ステップ
312でこれらの演算結果を有効とする。次にステップ
313で出力周波数に対応した量だけアドレスポインタ
105を進め、ステップ314でアドレスがテーブルの
範囲を越えた場合は、ステップ315でアドレスポイン
タを初期化する。
5か示すROM104のアドレスから基準正弦波データ
をCPUl0Iに読み込む。ステップ302で読み込ん
だ基準正弦波データに、ROM104内に格納され、メ
イン処理によってRAM103内に移された標準出力電
圧データ、RAM103内に格納された電圧倍率データ
を乗算し、これと三角波キャリアに基づいて、割り込み
タイミング間のうち、キャリア上昇中における出力変化
タイミングを演算し、ステップ303でその乗算結果を
RAM103に記憶する。次にステップ304で、キャ
リア下降中の出力変化タイミングを演算するため、ステ
ップ302で得られた出力変化タイミングデータをキャ
リア周期から減算し、ステップ305でその減算結果を
RAM103に記憶する。次に、他の相の出力変化タイ
ミングを演算するために、ステップ306でデータポイ
ンタ105を位相差に相当する値だけ進め、ステップ3
07でデータポインタ105が示すアドレスから基準正
弦波データを読み込み、ステップ308で基準正弦波デ
ータ、標準出力データ、電圧倍率データを乗算し、出力
変化タイミングを演算し、得られた出力変化タイミング
をステップ309で記憶する。ステップ310で、キャ
リア下降中の出力変化タイミングを演算するため、ステ
ップ308で得られた結果をキャリア周期から減算し、
ステップ311でその結果を記憶する。以上で一つのキ
ャリア内のタイミングがすべて求まったので、ステップ
312でこれらの演算結果を有効とする。次にステップ
313で出力周波数に対応した量だけアドレスポインタ
105を進め、ステップ314でアドレスがテーブルの
範囲を越えた場合は、ステップ315でアドレスポイン
タを初期化する。
次にタイミング設定手段が行う動作を第4図について説
明する。ステップ401で、キャリアが上昇中のタイミ
ングを設定するのか、下降中のタイミングを設定するの
か判定し、上昇中の場合はステップ402へ進み、下降
中の場合はステップ404へ進む。
明する。ステップ401で、キャリアが上昇中のタイミ
ングを設定するのか、下降中のタイミングを設定するの
か判定し、上昇中の場合はステップ402へ進み、下降
中の場合はステップ404へ進む。
ステップ402では、ステップ303で記憶した出力変
化タイミングを、出力制御手段にセットし、ステップ4
03では、ステップ309で記憶した出力変化タイミン
グをセットする。ステップ404では、ステップ305
で記憶した出力変化タイミングを、出力制御手段にセッ
トし、ステップ405では、ステップ311で記憶した
出力変化タイミングをセットする。
化タイミングを、出力制御手段にセットし、ステップ4
03では、ステップ309で記憶した出力変化タイミン
グをセットする。ステップ404では、ステップ305
で記憶した出力変化タイミングを、出力制御手段にセッ
トし、ステップ405では、ステップ311で記憶した
出力変化タイミングをセットする。
ただしこれらのデータはステップ312で有効とされた
後のデータを使用し、演算途中のものは使用しない。
後のデータを使用し、演算途中のものは使用しない。
次に、第5図を用いて前記演算手段と設定手段の処理が
、割り込み処理内でどの様に実行されるか説明する。割
り込み要求が発生し、割り込み処理にはいると、ステッ
プ501で割り込みカウンタをカウントアツプする。ス
テップ502で、カウンタの値に応じて分岐する。カウ
ンタの値が1の時は、ステップ503で演算手段の処理
の174を実行する。カウンタの値が2の時は、ステッ
プ504で演算手段の処理の2/4を実行する。
、割り込み処理内でどの様に実行されるか説明する。割
り込み要求が発生し、割り込み処理にはいると、ステッ
プ501で割り込みカウンタをカウントアツプする。ス
テップ502で、カウンタの値に応じて分岐する。カウ
ンタの値が1の時は、ステップ503で演算手段の処理
の174を実行する。カウンタの値が2の時は、ステッ
プ504で演算手段の処理の2/4を実行する。
カウンタの値が3の時は、ステップ505で演算手段の
処理の3/4を実行する。カウンタの値が4の時は、ス
テップ506でカウンタの値を1に初期化し、ステップ
507で演算手段の処理の4/4を実行する。演算手段
の処理のいずれかが終われば、ステップ508でタイミ
ング設定手段の処理を実行し、割り込み処理を終了する
。ここで、演算手段の処理を4分割(N22の場合)し
ているが、その分割の仕方は割り込み発生間隔の中でそ
れぞれの処理が終わるように分割する。
処理の3/4を実行する。カウンタの値が4の時は、ス
テップ506でカウンタの値を1に初期化し、ステップ
507で演算手段の処理の4/4を実行する。演算手段
の処理のいずれかが終われば、ステップ508でタイミ
ング設定手段の処理を実行し、割り込み処理を終了する
。ここで、演算手段の処理を4分割(N22の場合)し
ているが、その分割の仕方は割り込み発生間隔の中でそ
れぞれの処理が終わるように分割する。
第6図は、それぞれの処理が実行される順序を表したタ
イミング図である。
イミング図である。
出力制御手段107は、レジスタ108内に記憶された
タイミングデータと、タイマ102の値を比較し、両者
が一致した時点で所望の出力をボート106に対して行
い、または、CPU101に割り込み要求を発生する。
タイミングデータと、タイマ102の値を比較し、両者
が一致した時点で所望の出力をボート106に対して行
い、または、CPU101に割り込み要求を発生する。
第7図は、メイン処理のフローチャートである。メイン
処理では、Ilo 109を通じて外部条件やデータ
の取り込みを行い、出力周波数出力電圧に関するデータ
を演算する。
処理では、Ilo 109を通じて外部条件やデータ
の取り込みを行い、出力周波数出力電圧に関するデータ
を演算する。
ステップ701でIlo 1.09を通じて外部条件
、データの取り込みを行う。ステップ702で、取り込
んだ条件、データから、出力周波数及び電圧倍率を演算
する。ステップ703で、決定した出力周波数から標準
出力電圧及びアドレスポインタ105の進め量をROM
104から読みだし、または演算してRAM103に格
納しておく。
、データの取り込みを行う。ステップ702で、取り込
んだ条件、データから、出力周波数及び電圧倍率を演算
する。ステップ703で、決定した出力周波数から標準
出力電圧及びアドレスポインタ105の進め量をROM
104から読みだし、または演算してRAM103に格
納しておく。
+irF述のように、出力変化タイミングが、基準正づ
大波データと標準出力電圧データと電圧倍率データの乗
算に基づいて求まるのは、次の理由による。
大波データと標準出力電圧データと電圧倍率データの乗
算に基づいて求まるのは、次の理由による。
即ち、本実施例では、標準出力電圧データを8ビツト、
電圧倍率データを8ビツト、基準正弦波データを9ビツ
トで扱っており、これらを乗算すると24ビツト(以上
)のデータとなるようにしており、さらにその24ビツ
ト(以上)のデータのうち下位16ビツトデータを四捨
五入して8ビツト(以上)のデータに落とすと、マイコ
ン内部で出力変化タイミングを決めるタイマに設定する
値となるように各位の大きさを調整しであることによる
。
電圧倍率データを8ビツト、基準正弦波データを9ビツ
トで扱っており、これらを乗算すると24ビツト(以上
)のデータとなるようにしており、さらにその24ビツ
ト(以上)のデータのうち下位16ビツトデータを四捨
五入して8ビツト(以上)のデータに落とすと、マイコ
ン内部で出力変化タイミングを決めるタイマに設定する
値となるように各位の大きさを調整しであることによる
。
また、前述のように、キャリア下降中の出力変化タイミ
ングが、キャリア周期からキャリア上昇中の出力変化タ
イミングデータを減算して求められるのは、次の理由に
よる。
ングが、キャリア周期からキャリア上昇中の出力変化タ
イミングデータを減算して求められるのは、次の理由に
よる。
即ち、1キヤリア内の各波形は第8図に示すように対称
であるので、第2の出力変化タイミングを得るのに再度
乗算を行う必要はなく、キャリア周期Tcから第1の出
力変化タイミングのデータ時間a (C=a)を引けば
よいということによる。
であるので、第2の出力変化タイミングを得るのに再度
乗算を行う必要はなく、キャリア周期Tcから第1の出
力変化タイミングのデータ時間a (C=a)を引けば
よいということによる。
第9図、第10図は基準正弦波データが保有されている
状態を表した図である。第9図において、−数的なデー
タの単位である8ビツトで基準正弦波データを保有する
場合、5INxのOを憶させると、その値は128〜2
55までとなり、実質的には7ビツトの分解能しか得ら
れないさせれば8ビツトの分解能が得られる。このデー
タを演算に用いるときは9ビツト目を常に1とし、9ビ
ツトデータとして用いれば、ROM上には8ビツトで保
有していても9ビツトデータが得られることになり、同
しメモリ容量であってもデータの精度を上げることが出
来る。
状態を表した図である。第9図において、−数的なデー
タの単位である8ビツトで基準正弦波データを保有する
場合、5INxのOを憶させると、その値は128〜2
55までとなり、実質的には7ビツトの分解能しか得ら
れないさせれば8ビツトの分解能が得られる。このデー
タを演算に用いるときは9ビツト目を常に1とし、9ビ
ツトデータとして用いれば、ROM上には8ビツトで保
有していても9ビツトデータが得られることになり、同
しメモリ容量であってもデータの精度を上げることが出
来る。
なお、前記実施例では、割り込みが1キャリア周期に2
回発生する例について説明したが、どちらか一方のタイ
ミングでのみ割り込みが発生するようにし、キャリア上
昇中と下降中で分けて行っていたタイミング設定処理を
1回で行ってもよい。
回発生する例について説明したが、どちらか一方のタイ
ミングでのみ割り込みが発生するようにし、キャリア上
昇中と下降中で分けて行っていたタイミング設定処理を
1回で行ってもよい。
また、出力変化タイミングの演算を4回に分割して処理
する例について説明したが、N回(Nは2以上の整数)
に分割して処理してもよい。
する例について説明したが、N回(Nは2以上の整数)
に分割して処理してもよい。
以上説明したように、この発明によれば、三角波キャリ
アの最上点近傍または最下点近傍またはそのf南方にお
いて割り込み処理を発生し、N回の別つ込み処理に分割
して一連の出力変化タイミングを演算し、タイミング設
定手段によって出力制御手段にこの出力変化タイミング
を設定し、出力制御手段によってそのタイミングにPW
M信号を出力するように構成したので、割り込み処理の
回数が臓り、ソフトウェアの負担を減らすことができ、
また、出力電圧と出力周波数をN/2・キャリア周期毎
に独立に変化させることが出来、かつキャリアを高い周
波数にすることが出来る。
アの最上点近傍または最下点近傍またはそのf南方にお
いて割り込み処理を発生し、N回の別つ込み処理に分割
して一連の出力変化タイミングを演算し、タイミング設
定手段によって出力制御手段にこの出力変化タイミング
を設定し、出力制御手段によってそのタイミングにPW
M信号を出力するように構成したので、割り込み処理の
回数が臓り、ソフトウェアの負担を減らすことができ、
また、出力電圧と出力周波数をN/2・キャリア周期毎
に独立に変化させることが出来、かつキャリアを高い周
波数にすることが出来る。
また、ROM内に基準正弦波データと標準出力電圧デー
タを持つのみになり、RAMにテーブルを持たなくても
よいのでRAM容量を減らすことが出来る。
タを持つのみになり、RAMにテーブルを持たなくても
よいのでRAM容量を減らすことが出来る。
第1図はこの発明の一実施例による正弦波PWM信号発
生装置のブロック図、第2図は同実施例における割り込
み処理の発生タイミングを示す図、第3図ないし第5図
は割り込み処理のフローチャート、第6図は割り込み処
理か実行される順序を表したタイミング図、第7図はメ
イン処理のフローチャート、第8図は出力変化タイミン
グの演算法を説明する図、第9図、第10図は基準正弦
波データの持ち方を示す図、第11図は従来例のブロッ
ク図、第12図、第13図、第14図は同従来例の動作
を説明するフローチャート、第15図は同従来例の割り
込み処理の発生タイミングを示す図である。 図中、101はcpu (演算手段及びタイミング設定
手段)、107は出力制御手段である。 なお、図中、同一符号は同一、または相当部分を示す。
生装置のブロック図、第2図は同実施例における割り込
み処理の発生タイミングを示す図、第3図ないし第5図
は割り込み処理のフローチャート、第6図は割り込み処
理か実行される順序を表したタイミング図、第7図はメ
イン処理のフローチャート、第8図は出力変化タイミン
グの演算法を説明する図、第9図、第10図は基準正弦
波データの持ち方を示す図、第11図は従来例のブロッ
ク図、第12図、第13図、第14図は同従来例の動作
を説明するフローチャート、第15図は同従来例の割り
込み処理の発生タイミングを示す図である。 図中、101はcpu (演算手段及びタイミング設定
手段)、107は出力制御手段である。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- (1)正弦波に関するデータと三角波キャリアを比較し
て各相の出力変化タイミングを求め正弦波PWM信号を
発生する正弦波PWM信号発生装置であって、次のa、
b、cの手段を備えたことを特徴とする正弦波PWM信
号発生装置。 a、前記三角波キャリアの最上点を含むその近傍の時点
または最下点を含むその近傍の時点、またはその両方の
時点において割り込み処理を発生して、N回(Nは2以
上の整数)の割り込み処理に分割して一連の演算を行い
各相の出力変化タイミングを演算する演算手段。 b、前記演算手段によって得られた各相の出力変化タイ
ミングを、割り込み処理が発生するごとに出力制御手段
に設定するタイミング設定手段。 c、前記タイミング設定手段によって設定された出力変
化タイミングを記憶し、そのタイミングにおいて出力を
変化させる前記出力制御手段。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1316238A JP2522073B2 (ja) | 1989-12-05 | 1989-12-05 | 正弦波pwm信号発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1316238A JP2522073B2 (ja) | 1989-12-05 | 1989-12-05 | 正弦波pwm信号発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03178568A true JPH03178568A (ja) | 1991-08-02 |
JP2522073B2 JP2522073B2 (ja) | 1996-08-07 |
Family
ID=18074858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1316238A Expired - Lifetime JP2522073B2 (ja) | 1989-12-05 | 1989-12-05 | 正弦波pwm信号発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2522073B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017085839A (ja) * | 2015-10-30 | 2017-05-18 | 三菱電機株式会社 | 電力変換装置および電力変換装置の制御方法 |
-
1989
- 1989-12-05 JP JP1316238A patent/JP2522073B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017085839A (ja) * | 2015-10-30 | 2017-05-18 | 三菱電機株式会社 | 電力変換装置および電力変換装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2522073B2 (ja) | 1996-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07108095B2 (ja) | インバータ装置及びその制御方法 | |
KR910009762B1 (ko) | Pwm 제어형 전력변환기의 제어장치 | |
EP0283952B1 (en) | Pwm inverter controller | |
AU2005307333B2 (en) | Computer method of motor model, motor simulation method, motor simulation apparatus, motor-model computing program, simulation method and simulation program | |
EP0158538B1 (en) | Method and circuit for generating a time varying signal | |
US4885656A (en) | Digital protective relay | |
JPH03178568A (ja) | 正弦波pwm信号発生装置 | |
EP0016604A1 (en) | Apparatus for converting successive digital values to analog form | |
JP2701410B2 (ja) | 正弦波pwm信号発生装置 | |
JPH0398470A (ja) | Pwmインバータ制御方法および装置 | |
JPS58147231A (ja) | パルス幅変調信号発生装置 | |
JPH0219021A (ja) | ディジタルパルス幅変調回路 | |
JP3100148B2 (ja) | 正弦波近似パルス幅変調信号発生装置 | |
JP2893753B2 (ja) | パルス幅変調インバータ制御装置 | |
El-Bolok | A microprocessor-based firing circuit for thyristors working under a three-phase variable-frequency supply | |
JPS6380776A (ja) | Pwmインバ−タの電流制御装置 | |
JPS58195473A (ja) | Pwmインバ−タの制御装置 | |
JPS6084973A (ja) | 電圧形インバ−タの電流制御方法 | |
JPS58198165A (ja) | Pwm変換器の電流検出方法 | |
JPH04331471A (ja) | 正弦波pwm信号発生装置 | |
JPS63124773A (ja) | インバ−タ制御装置 | |
JPH05103475A (ja) | インバータの正弦波近似pwm信号発生装置 | |
JP2757714B2 (ja) | フレームパルス生成回路 | |
JPH0572170B2 (ja) | ||
JP2001352775A (ja) | 誘導電動機の回転速度検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 14 |