JPH031780A - Automatic gain control circuit - Google Patents

Automatic gain control circuit

Info

Publication number
JPH031780A
JPH031780A JP1136977A JP13697789A JPH031780A JP H031780 A JPH031780 A JP H031780A JP 1136977 A JP1136977 A JP 1136977A JP 13697789 A JP13697789 A JP 13697789A JP H031780 A JPH031780 A JP H031780A
Authority
JP
Japan
Prior art keywords
circuit
vertical
signal
agc
gain control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1136977A
Other languages
Japanese (ja)
Other versions
JP2812490B2 (en
Inventor
Noboru Takazawa
高沢 昇
Fujio Maki
槙 富士雄
Yoshihisa Minami
善久 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1136977A priority Critical patent/JP2812490B2/en
Publication of JPH031780A publication Critical patent/JPH031780A/en
Application granted granted Critical
Publication of JP2812490B2 publication Critical patent/JP2812490B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To solve a problem of AGC reply speed and gain fluctuation by stopping the operation of a peak detection circuit and a discharge circuit in a prescribed timing during the vertical blanking period. CONSTITUTION:A vertical oscillation circuit 7 is provided, which separates a vertical synchronizing signal from an input video signal and is oscillated in a prescribed timing for the vertical blanking period synchronously with the input video signal, a hold signal (e) is formed by the vertical oscillation waveform and stops a peak detection circuit 2 and a discharge circuit 4. Thus, the reply time of an AGC circuit depends on a peak detection capacitor and a discharge current of a discharge circuit and the AGC gain fluctuation in the vertical blanking period is improved and the problem of the AGC response time is solved.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオテープレコーダ、テレビジョン受信機
等の自動利得調整回路(AGC回″tfi>に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to an automatic gain adjustment circuit (AGC circuit "tfi") for video tape recorders, television receivers, etc.

従来の&術 第3図は従来のAGC回路、第4図は第3図に示した映
B!信号の垂直同期信”号付近の動作波形を示す。第3
図において、入力映像(a @aはゲインコントロール
回路1に入力され、ゲインコントロール回路1の出力信
号すはピーク検波回路2に入力され、ピーク検波回W2
はコンデンサ3に出力信号すから青られる映像信号の最
大振幅電圧に比例した電荷を充電する。放電回路4はコ
ンデンサ3を放電ザるためのもの゛で、放電回路4でコ
ンデンサ3を放電しないと、コンデンサ3は出力信号す
から青られる映像信号の最大振幅電圧に比例した電圧に
充電され、放電6れることがない。
Conventional & Techniques Figure 3 shows the conventional AGC circuit, and Figure 4 shows the image B shown in Figure 3. The operating waveform near the vertical synchronization signal of the signal is shown. 3rd
In the figure, the input video (a @a is input to the gain control circuit 1, the output signal of the gain control circuit 1 is input to the peak detection circuit 2, and the peak detection circuit W2
charges the capacitor 3 with a charge proportional to the maximum amplitude voltage of the video signal that is output from the output signal. The discharge circuit 4 is for discharging the capacitor 3. If the capacitor 3 is not discharged by the discharge circuit 4, the capacitor 3 will be charged to a voltage proportional to the maximum amplitude voltage of the video signal that is output from the output signal. There is no discharge 6.

ゲインコントロール回路1に入力映fg!ia ”3 
aが入力されると、ゲインコントロール回路1は一定の
R1j幅度八で増幅し、出力信号すを出力する。出力信
号すは同時にピーク検波回路2に入力8れ、出力信号す
の映像信号はコンデンサ3でピーク検波されると同時に
直流電圧化される。コンデンジ3の電圧はピーク検波回
路2の内部に設定されている基準電圧と比較され、その
出力信号Cは両者の差が少なくなるようにゲインコント
ロール回路1の増幅度Aを変化させる。すなわち、ゲイ
ンコントロール回路1の出力振幅が大きくなった場合に
は、コンデンサ3の充電電圧dが上昇し、その結果、ゲ
インコントロール回路1の増@度Aは小さくなり、逆に
ゲインコントロール回路1の出ノJ振幅が小さくなった
場合には、コンデンサ3の充ff1ffi圧dが低下し
てゲインコントロール回路1の増幅度Aは高くなり、そ
の結果ゲインコントロール回路1の出力振幅は一定にな
るように制御される。
Input image fg to gain control circuit 1! ia”3
When a is input, the gain control circuit 1 amplifies it by a constant R1j width of 8, and outputs an output signal S. The output signal S is simultaneously inputted to the peak detection circuit 2, and the video signal of the output signal S is peak-detected by the capacitor 3 and simultaneously converted into a DC voltage. The voltage of the capacitor 3 is compared with a reference voltage set inside the peak detection circuit 2, and the output signal C changes the amplification degree A of the gain control circuit 1 so that the difference between the two becomes smaller. That is, when the output amplitude of the gain control circuit 1 increases, the charging voltage d of the capacitor 3 increases, and as a result, the increase @ degree A of the gain control circuit 1 decreases, and conversely, the amplitude A of the gain control circuit 1 decreases. When the output J amplitude becomes small, the charging pressure d of the capacitor 3 decreases, and the amplification degree A of the gain control circuit 1 increases, so that the output amplitude of the gain control circuit 1 becomes constant. controlled.

発明が解決しようとする課題 第4図において、入力映像信号aが垂直同期信号期間(
垂直ブランキング期間)になると、映像成分がなくなり
、同期信号のみとなる。したがって、第3図のピーク検
波回路2によって直流化されだコンデンヅ3の充電電圧
dは急激に低五し、ゲインコントロール回路1の増幅度
Aも急激に高くなる。その結果、垂直ブランキング期間
が終了しでも、ゲインコントロール回路1の増幅度は高
くなったままとなるから、映像成分が来た場合には、言
過の信号よりかなり大振幅の出力(n号すとなってしま
う。
Problem to be Solved by the Invention In FIG. 4, the input video signal a has a vertical synchronization signal period (
During the vertical blanking period), the video component disappears and only the synchronization signal remains. Therefore, the charging voltage d of the capacitor 3, which is converted into DC by the peak detection circuit 2 shown in FIG. 3, suddenly decreases, and the amplification degree A of the gain control circuit 1 also increases rapidly. As a result, even after the vertical blanking period ends, the amplification degree of the gain control circuit 1 remains high, so when a video component arrives, an output (n It becomes a problem.

このような問題を軽減する方法として、第3図の放電回
路4の放電電流を小さくづる方法がある。
As a method to alleviate such problems, there is a method of reducing the discharge current of the discharge circuit 4 shown in FIG. 3.

放電電流を小さくすれば、垂直ブランキング期間が存在
しても、第3図のコンデンサ3は映像信号のピーク値を
ホールドすることができるため、垂直ブランキング期間
終了後に映像信号が5?常に大きくなる問題は軽減され
る。
If the discharge current is made small, even if there is a vertical blanking period, the capacitor 3 in FIG. 3 can hold the peak value of the video signal. An ever-growing problem is alleviated.

しかし、第3図において、放電回路4の放電電流を小さ
くした場合には、入力信号が小さくなった場合に、コン
デンサ3の放電時間が非常に長くなり、AGCとしての
応答時間が長くなるという別の問題が発生していた。
However, in FIG. 3, if the discharge current of the discharge circuit 4 is made small, the discharge time of the capacitor 3 becomes very long when the input signal becomes small, and the response time of the AGC becomes long. A problem was occurring.

このように、従来のAGC回路では、ゲイン変動を改善
するとAGCの応答時間が長くなり、AGCの応答時間
を短くすると垂直ブランキング期間終了後のゲイン変動
が大きくなるという問題があった。
As described above, the conventional AGC circuit has a problem in that improving the gain fluctuation increases the AGC response time, and shortening the AGC response time increases the gain fluctuation after the vertical blanking period ends.

本発明は上記課題を解決するもので、AGCの応答速度
とゲイン変動の問題のない優れたAGC回路を提供する
ことを目的とするものである。
The present invention has been made to solve the above problems, and it is an object of the present invention to provide an excellent AGC circuit that does not have problems with AGC response speed and gain fluctuation.

課題を解決するための手段 上記従来例の課題を解決するために、本発明のAGC回
路は、入力映像信号から垂直同明信号を分離し、入力映
像信号に同期してその垂直ブランキング期間の所定のタ
イミングで発振りる垂直発振回路を設け、この垂直発振
波形よりホールド信号を作り、ホールド信号により、ピ
ーク検波回路および、放電回路を停止させるように構成
したものである。
Means for Solving the Problems In order to solve the problems of the conventional example described above, the AGC circuit of the present invention separates a vertical dosing signal from an input video signal, and synchronizes it with the input video signal during its vertical blanking period. A vertical oscillation circuit that oscillates at a predetermined timing is provided, a hold signal is generated from this vertical oscillation waveform, and the hold signal is configured to stop the peak detection circuit and the discharge circuit.

作用 上記構成により、AGC回路の応答時間はピーク検波用
コンデンサと放電回路の放電電流で決定することができ
、かつ垂直ブランキング期間によろAGCのゲイン変動
を改善し、しかもAGCの応答時間の問題も解決できる
ものである。
Effects With the above configuration, the response time of the AGC circuit can be determined by the peak detection capacitor and the discharge current of the discharge circuit, and the vertical blanking period can improve AGC gain fluctuations, while also solving the problem of AGC response time. can also be solved.

実施例 以下木光明の一実施例を図面に基づいて説明する。Example Hereinafter, one embodiment of Komei Ki will be described based on the drawings.

第1図は本発明の一実施例の自動利得調整回路のブロッ
ク図、第2図は第1図の動作波形である。
FIG. 1 is a block diagram of an automatic gain adjustment circuit according to an embodiment of the present invention, and FIG. 2 is an operational waveform of FIG. 1.

801図において、入力映像信号aはゲインコントロー
ル回路1および垂直同期信号分離回路5に入力される。
In FIG. 801, an input video signal a is input to a gain control circuit 1 and a vertical synchronization signal separation circuit 5.

垂直同期信号分子l@M 5はそれに接続された」ンテ
2ンリ6により垂直ブランキング期間内の所定のタイミ
ングVs  (第2図のeに承り)′C−垂直同期信号
を検出し、検出信号を垂直発振回路7に入力する。垂直
発に回路7!、iこのタイミングVsによってコンデン
+J8をM i状態から充電状態に変化する。垂直発振
回路7はコンデンサ8の充放電を行い、コンデンサ8の
電圧が垂直発振回路7の内部に設定されている電圧VH
に達J−るど、垂直発振回路7は充電状態から放電状態
に変化する。したがって、垂直発振回路7は入力映像信
号aに同期した発振を行い、第2図のeに示すように充
電期間t2と放電期間t1を持った信号eを出力する。
The vertical synchronizing signal molecule l@M 5 detects the vertical synchronizing signal at a predetermined timing Vs (according to e in FIG. 2) within the vertical blanking period by the terminal 6 connected to it, and outputs the detected signal. is input to the vertical oscillation circuit 7. Circuit 7 starts vertically! , i This timing Vs changes the capacitor +J8 from the M i state to the charging state. The vertical oscillation circuit 7 charges and discharges the capacitor 8, and the voltage of the capacitor 8 becomes the voltage VH set inside the vertical oscillation circuit 7.
When reaching J, the vertical oscillation circuit 7 changes from a charging state to a discharging state. Therefore, the vertical oscillation circuit 7 performs oscillation in synchronization with the input video signal a, and outputs a signal e having a charging period t2 and a discharging period t1, as shown in e of FIG.

ここで、 t1+t2=入力映像信号の垂直同期 この出力信@eはピーク検波回路2および放電回路4を
停止させるための信号であり、第2図に示したt2の期
間に第1図におけるピーク検波回路2および放電回路4
は動作を停止する。
Here, t1+t2=vertical synchronization of the input video signal This output signal @e is a signal for stopping the peak detection circuit 2 and the discharge circuit 4, and during the period t2 shown in FIG. 2, the peak detection in FIG. Circuit 2 and discharge circuit 4
stops working.

したがって第2図のdに示すように、入力映像伝号aが
垂直ブランキング期間になっても、第1図のコンデンサ
ー3の電圧は大きく低下することなく、第2図のbに示
すように垂直ブランキング期間終了後も映像信号の振幅
が宜常に大きくなるということはない。
Therefore, as shown in d of Fig. 2, even if the input video signal a enters the vertical blanking period, the voltage of the capacitor 3 in Fig. 1 does not drop significantly, and as shown in b of Fig. 2, Even after the vertical blanking period ends, the amplitude of the video signal does not increase at any time.

光明の効果 以上のように本発明によれば、垂直ブランキング期間内
の所定のタイミングでピーク検波回路および放電回路の
動作を停止させるので、従来のAGC回路で問題となっ
ていた、AGCの応答速度と、ゲイン変動の問題を解決
した優れたAGC回路が得られる。
Effect of light As described above, according to the present invention, the operation of the peak detection circuit and the discharge circuit is stopped at a predetermined timing within the vertical blanking period, so that the AGC response, which has been a problem with conventional AGC circuits, is improved. An excellent AGC circuit is obtained that solves the problems of speed and gain variation.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本光明の一実施例のAGC回路の70ツク図、
第2図は同AGC回路の動作波形図、第3図は従来のA
GC回路のブロック図、m4図は従来のAGC回路の動
作波形図である。 1・・・ゲインコントロール回路、2・・・ピーク検波
回路、3・・・コンデンサ、4・・・放電回路、5・・
・垂直同期信号分離回路、7・・・垂直発振回路。 代理人   森  本  義  仏 画1図 す 第3 図 /
Figure 1 is a 70-step diagram of the AGC circuit of one embodiment of this Komei.
Figure 2 is an operating waveform diagram of the AGC circuit, and Figure 3 is the conventional AGC circuit.
The block diagram of the GC circuit, Figure m4, is an operating waveform diagram of a conventional AGC circuit. 1... Gain control circuit, 2... Peak detection circuit, 3... Capacitor, 4... Discharge circuit, 5...
- Vertical synchronization signal separation circuit, 7... Vertical oscillation circuit. Agent Yoshi Morimoto Buddhist painting 1st drawing 3rd drawing/

Claims (1)

【特許請求の範囲】[Claims] 1、映像信号が入力されるゲインコントロール回路およ
び垂直周期信号分離回路と、前記ゲインコントロール回
路の出力信号により充電されるコンデンサの電圧を検出
し、前記ゲインコントロール回路の増幅度を制御する信
号を出力するピーク検波回路と、前記コンデンサの電圧
を放電する放電回路と、前記垂直同期信号分離回路で分
離された垂直同期信号が入力され、その垂直ブランキン
グ期間内の所定のタイミングで発振する垂直発振回路と
を備え、前記垂直発振回路の垂直ブランキング期間の所
定のタイミングで発振する信号により、前記ピーク検波
回路および放電回路の動作を停止させるように構成した
自動利得調整回路。
1. A gain control circuit and a vertical periodic signal separation circuit into which a video signal is input, and detecting the voltage of a capacitor charged by the output signal of the gain control circuit, and outputting a signal to control the amplification degree of the gain control circuit. a discharge circuit that discharges the voltage of the capacitor; and a vertical oscillation circuit that receives the vertical synchronization signal separated by the vertical synchronization signal separation circuit and oscillates at a predetermined timing within the vertical blanking period. An automatic gain adjustment circuit configured to stop the operation of the peak detection circuit and the discharge circuit by a signal that oscillates at a predetermined timing during a vertical blanking period of the vertical oscillation circuit.
JP1136977A 1989-05-30 1989-05-30 Automatic gain adjustment circuit Expired - Fee Related JP2812490B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1136977A JP2812490B2 (en) 1989-05-30 1989-05-30 Automatic gain adjustment circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1136977A JP2812490B2 (en) 1989-05-30 1989-05-30 Automatic gain adjustment circuit

Publications (2)

Publication Number Publication Date
JPH031780A true JPH031780A (en) 1991-01-08
JP2812490B2 JP2812490B2 (en) 1998-10-22

Family

ID=15187893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1136977A Expired - Fee Related JP2812490B2 (en) 1989-05-30 1989-05-30 Automatic gain adjustment circuit

Country Status (1)

Country Link
JP (1) JP2812490B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639660B1 (en) 1998-04-17 2003-10-28 Daimlerchrysler Ag Method for marking at least one point on an object

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639660B1 (en) 1998-04-17 2003-10-28 Daimlerchrysler Ag Method for marking at least one point on an object

Also Published As

Publication number Publication date
JP2812490B2 (en) 1998-10-22

Similar Documents

Publication Publication Date Title
US5245291A (en) Method and apparatus for detecting cable length
KR840002193A (en) Synchronization circuit configuration for extracting and processing the synchronization signal included in the video signal
US4574307A (en) Line synchronizing circuit for a picture display device
JPH031780A (en) Automatic gain control circuit
US4954784A (en) Phase adjustment circuit
US4746842A (en) Circuit arrangement for generating a sawtooth-shaped signal for the field deflection in a picture display device
JPS62293Y2 (en)
JP2535851B2 (en) Sawtooth signal generation circuit
RU1824587C (en) Oscilloscope
JPS60229590A (en) Timing pulse generating circuit
JPS6265565A (en) Vertical deflection circuit
JP2861046B2 (en) Horizontal deflection width detection circuit
JP3008672B2 (en) A fixed delay circuit for vertical synchronization signal
JPS60226283A (en) Agc circuit
JPS56169969A (en) Synchronisum separation circuit
SU1297256A1 (en) Horizontal scanning device for index cathode-ray tube
JPH05227451A (en) Phase locked loop circuit
JPH08307216A (en) Timing pulse generating circuit
JPS62193368A (en) Field deflection circuit device for image display device
JPH02312463A (en) Mute pulse generating circuit
JPS60109973A (en) Synchronizing signal separating circuit
JP2009027344A (en) Analog video signal clamping circuit
JPH01303967A (en) Synchronizing signal separator circuit
JPS5983467A (en) Synchronizing separating circuit
JPH06178135A (en) Vertical deflection circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees