JPH03175747A - 受信機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 概　　要 本発明は、ダイレクト検波方式を実行する受信機におい
て、受信信号と基準信号とを乗算する乗算器にて発生す
る固有の直流電圧成分は、前記乗算器への基準信号の遮
断時に得ることが可能であることに着眼し、時分割信号
処理によって基準信号と受信信号との乗算出力から前記
基準信号遮断時における直流電圧成分を減算演算するよ
うに構成し、こうして得られる演算結果より検波出力を
生成する。したがって、確実に前記直流電圧成分を除去
し、復調時における歪みの抑制を図る。また特に、時分
割され補正された信号を保持する回路の前段に位置し、
かつＳ／’Ｎ比が高い前記時分割のための切換スイッチ
の切換タイミングを、さらに前段に位置する切換スイッ
チの切換開始および切換終了と一致させないことによっ
て、前記切換によって発生するスイッチングパルスなど
の影響を防止し、復調時における歪みの抑制を図る。

産業上の利用分野 本発明は、ラジオ放送の受信機などで好適に実施される
受信機に関し、さらに詳しくは、ダイレクト検波方式に
よって受信信号の検波処理を行う受信機に関する。

従来の技術 第６図は、振幅変調放送のダイレクト検波を行う基本的
なラジオ受信機１の電気的構成を示すブロック図である
。この受信機１は、大略的に、アンテナ２と、高周波増
幅回路３と、直交変換回路４と、ローパスフィルタ（以
下、ＬＰＦと略称する）９．１０と、乗算器１１．１２
と、加算器１３と、演算回路１４と、増幅器１７と、電
力増幅器１８と、スピーカ１９と、さらに同調制御回路
２０とを含んで構成される。

アンテナ２で受信された受信信号は、高周波増幅回路３
を介して直交変換回路４に与えられる。

直交変換回路４は、同調制御回路２０からの出力電圧に
対応した周波数で発振を行う電圧制御発振回路５と、こ
の電圧制御発振回路５からの基準信号と前記受信信号と
を乗算する乗算器７と、電圧制御発振回路５からの基準
信号の位相を９０度ずらして導出する移相器６と、移相
器６からの信号と前記受信信号とを乗算する乗算器８と
、さらに乗算器７．８の入力側に介在される結合コンデ
ンサ３１〜３４とを含んで構成される。

乗算器７からの出力は、ＬＰＦ９を介して乗算器１１に
与えられて、２乗に乗算されて加算器１３に与えられる
。乗算器８がらの出力は、ＬＰＦｌｏを介して乗算器１
２で２乗に乗算されて、加算器１３に与えられる。加算
器１３の出力は演算回路１４に与えられる。

演算回路１４は、演算増幅器１５と乗算器１６とを含ん
で構成されており、加算器１３がらの出力は演算増幅器
１５の非反転入力端子に与えられており、この演算増幅
器１５の反転入力端子には該演算増幅器１５の出力が乗
算器１６によって２乗に乗算された後、負帰還される。

これによってこの演算回路１４からは入力信号の平方根
を表わす信号が導出され、増幅器１７がら電力増幅器１
８を介してスピーカ１９に与えられる。

同調制御回路２０は、従来から用いられている電子同調
式チューナのフェイズロックループ回路とほぼ同様に構
成され、電圧制御発振回路５の発振信号を分周するプロ
グラマブルカウンタ２１と、このプログラマブルカウン
タ２１の分周比を制御する制御回路２２と、基準となる
周波数で振動を行う水晶発振子２３と、水晶発振子２３
の発振信号を分周する分周回路２４と、前記プログラマ
ブルカウンタ２１がらの出力と分周回路２４がらの出力
との位相を比較する位相比較器２５と、さらに位相比較
器２５の比較結果に対応する直流電圧レベルを電圧制御
発振回路５に与えるＬＰＦ２６とを含んで構成される。

上述のように′Ｗ１戒された受信機１において、高周波
増幅回路３からの受信信号ｓ１と、電圧制御発振回路５
からの基準信号ｓ２とをそれぞれ、５１＝Ｅ、ｓ　ｉ　
ｎ　（ω、ｔ＋θ）　　　　　　　　　　　＝−（１）
Ｓ２＝Ｅｏｓ　ｉ　ｎ　（ωａｔ）　　　　　　　　　
＋・＋　（２）とする。ここで、Ｅ、は変調波、ω１は
搬送波角周波数、Ｅ、は定数、ω。は電圧制御発振回路
５によって発生される基準信号の角周波数である。θは
電圧制御発振回路５がらの基準信号と受信信号との間の
位相差であり、両者間に同期が取られていない状態では
時々刻々と変化する。

前記第１式および第２式に基づいて、乗算器７の出力Ｓ
３を求めると、 Ｓ　３　＝Ｅ１ｓｉｎ（ωｌｔ＋θ）ＸＥｏｓｉｎ（ω
ｏｔ）１ ＝、Ｅ＋Ｅｏ（ｃｏｓ（ω＋ｔ＋ωｏｔ＋θ）−ｃ０３
（ωｌｔ−ω６ｔ＋θ〉）・・・（３〉 となる。この乗算器７の出力Ｓ３は、ＬＰＦ９によって
変調波帯域、たとえば１０ｋＨｚ程度以下の帯域が濾波
され、したがって前記第３式において前頂部分が阻止さ
れ、ＬＰＦ９の出力ｓ４は、で表わされる。

一方、乗算器８へは移相器６によって電圧制御発振回路
５からの基準信号が９０度だけ位相がずれて与えられて
おり、したがって乗算器８の出力Ｓ５は、 Ｓ　５　＝Ｅ１ｓｉｎ（ω１ｔ＋θ〉×Ｅｏｃｏｓ（ω
。ｔ）・・・（５） で表わされ、ＬＰＦＩＯによって前頂部分が阻止されて
、したがってＬＰＦＩＯがらの出力ｓ６は、となる。

したがって演算回路１４からの出力Ｓ７は、加算器１３
によって求められるＬＰＦ９の出力Ｓ４が乗算器１上で
２乗されたものと、ＬＰＦ　１０の出力Ｓ６が乗算器１
２で２乗されたものとの和の平方根であり、すなわち、 ５７＝Ｊ璽１７胃Ｆ となる。したがってこの第７式から明らかなように、受
信信号と電圧制御発振回路５からの基準信号との位相の
ずれθが変化しても、演算回路１４からの出力Ｓ７は変
化することなく、こうして受信信号に非同期でダイレク
ト検波することが可能であることが理解できる。

上述のようなダイレクト検波による受信機１では、アン
テナ２から電力増幅器１８における構成段のいずれかに
おいて、大きな増幅度が必要である。一方、乗算器１１
，１２、加算器１３および演算回路１４などによる信号
処理をデジタルによって行う場合、乗算器１１．１２よ
りも前段側での増幅が必要となる。しかしながら高周波
増幅回路３の増幅度を高めることは混変調特性の観点か
ら好ましくなく、したがって典型的な従来技術の受信機
１ａでは、第７図で示されるように、ＬＰＦ９，１０の
後段側、すなわち乗算器１１．１２の前段側において、
それぞれ増幅回路２７．２８を設けて増幅動作が行われ
ている。

増幅回路２７．２８の増幅度は、受信信号レベルの変動
に対して出力信号レベルを一定に保つために、演算回路
１４からの出力Ｓ７に基づいて、ゲイン調整回路２つに
よって自動的に調整制御される。

発明が解決しようとする課題 上述のような従来技術の受信機１ａでは、増幅回路２７
．２８の増幅度が同一でないと、原理的に、復調された
出力波形に歪みを生じることとなる。すなわち、増幅回
路２７の増幅度をＧＡとし、増幅回路２８の増幅度を０
８とするとき、前記第７式においてω１＝ω、とすると
、演算回路１４の出力Ｓ７ａは、 となり、ＧＡ−ＧＢのときには出力Ｓ７ａは、前記位相
のずれθに依存することなく、したがって位相歪みが生
じることはない。これに対してＧＡ≠ＧＢのときには位
相のずれθに依存して位相歪みが生じることが理解され
る。

したがって前述のように増幅回路２７．２８の増幅度Ｇ
Ａ、Ｇ、を同一にする必要がある。しかしながら前述の
ように増幅回路２７．２８の増幅度ＧＡ、Ｇ、は、演算
回路１４の出力Ｓ７に基づいて変化する必要があり、ま
たこの増幅度ＧＡ、Ｇ、はたとえば８０ｄＢ程度のかな
り高い値とする必要があり、したがって構成が複雑化し
てしまうとともに、実際に増幅度ＧＡ、Ｇ、を等しくす
ることは困難である。

また、マルチプライヤ−などによって実現される乗算器
７，８の出力Ｓ３．Ｓ５に、該乗算器７８の経年変イビ
や、温度変化によって発生する直流電圧成分が含まれて
しまうことがある。したがって、乗算器７，８でそれぞ
れ発生する直流電圧をＶ　ｐｌ　、　Ｖ　Ｄ２とすると
き、ＬＰＦ９，１０からの出力Ｓ４．Ｓ６は、前記第４
式および第６式から、となり、したがって演算回路１４
からの出力Ｓ７は、前記第７式から、 十ＥＩＥＯ（ＶＤＩ”ｅｏｓ（ω＋１−ω。ｔ÷θ）と
なる。

十Ｖ［１２・５ｉｎ（ω、Ｌ−ωｏｔ＋θ）１　　　　
−、　−（１１）、：：：　テＶＩ、＋＝　Ｏ、ＶＤ２
＝　Ｏテあれば前記第７式で示される理想的な出力を得
ることができる。これに対して、ＶＤ＋≠０またはＶ。

２≠０ときには位相差θの変化に対して、すなわち非同
期状態において前記出力Ｓ７に歪みが発生してしまう。

このような直流電圧は、第８図で示されるような、演算
増幅器３５と、抵抗３６．３７と、可変抵抗３８とによ
って構成されるキャンセル回路３９で除去することも可
能であるが、このような構成では調整が必要であるとと
もに、不安定である。

また第９図で示されるように、ＬＰＦ９．１０と、増幅
回路２７．２８との間に、結合コンデンサ４０を介在す
る方法も考えられるが、直流信号まで再生する必要のあ
るダイレクト検波方式では使用することができない。

本発明の目的は、位相歪みなどを生じることなく、高い
増幅度を得ることができる受信機を提供することである
。

課題を解決するための手段 本発明は、予め定める第１パルス幅のクロックパルスか
ら成る第１クロック信号を出力する第１１１− クロック信号発生手段と、 第１基準信号と、前記第１基準信号とは位相の異なる第
２基準信号と、さらに無出力とを前記第１クロック信号
に応じて順次的に切換えて導出する基準信号発生手段と
、 受信信号と前記基準信号発生手段からの出力とを乗算す
る乗算器と、 前記第１基準信号または第２基準信号と、受信信号との
乗算出力の低域成分を濾波して濾波出力を得るとともに
、基準信号発生手段が無出力状態での乗算器の出力を保
持して出力し、前記濾波出力と保持出力とを前記基準信
号発生手段の切換動作に応答して順次的に切換えて導出
する信号処理手段と、 前記信号処理手段からの出力と、前記保持出力との差を
増幅する増幅手段と、 前記第１クロック信号のクロックパルスの導出期間内に
て導出開始タイミングおよび導出終了タイミングを一致
することなく導出されるクロックパルスから成る第２ク
ロック信号を出力する第２２ クロック信号発生手段と、 前記基準信号発生手段および信号処理手段に対応して設
けられる複数の記憶領域を有し、前記増幅手段からの出
力を前記第２クロック信号に応じて各記憶領域に順次的
に記憶してゆく記憶手段と、前記記憶手段の各記憶領域
の記憶内容を演算して検波出力を発生する演算手段とを
含むことを特徴とする受信機である。

作　　用 本発明に従えば、基準信号発生手段がらは、第１基準信
号と、前記第１基準信号と位相の異なる第２基準信号と
、さらに無出力とが第１クロック信号発生手段から出力
される予め定める第１パルス幅のクロックパルスがら成
る第１クロック信号に応じて順次的に切換えて導出され
る。受信信号は、乗算器において、前記基準信号発生手
段がらの出力と乗算されて直交変換される。

乗算器からの出力は、信号処理手段および増幅手段を介
して記憶手段に与えられる。信号処理手段は、前記第１
基準信号または第２基準信号と受信信号との乗算出力の
低域成分を濾波して導出するとともに、基準信号発生手
段が無出力状態での乗算器の出力、すなわち乗算器に固
有の直流電圧出力を保持して導出する。増幅手段は、前
記信号処理手段から前記基準信号発生手段と同様に前記
第１クロック信号に応じて順次的に導出される前記濾波
出力、もしくは保持出力から前記保持出力を減算して増
幅する。

記憶手段は、基準信号発生手段がら発生されて信号処理
手段を介して導出される信号毎に対応する複数の記憶領
域を有しており、前記増幅手段がら入力される信号処理
手段がらの出力を、その出力に対応して予め定める記憶
領域に第２クロック信号に応じて順次的に記憶してゆく
。前記第２クロック信号は、前記第１クロック信号のク
ロックパルスの導出期間内で導出開始タイミングおよび
導出終了タイミングを一致することなく導出されるクロ
ックパルスがら戒り、第２クロック信号発生手段から出
力される。前記各記憶領域内の記憶内容はその後に読出
され、演算手段によって演算されて、検波出力が発生さ
れる。

すなわち、基準信号発生手段から第１基準信号または第
２基準信号が導出されているときには、乗算器からは受
信信号と前記第１または第２基準信号との直交変換出力
が導出され、前記直流電圧出力の補正・増幅後、記憶手
段の対応する記憶領域に記憶される。また、基準信号発
生手段が無出力状態であるときには、乗算器からは前記
直流電圧出力である保持出力が導出され、前記補正・増
幅後、対応する記憶領域に記憶される。こうして、乗算
器で発生する固有の直流電圧出力を除去した直交変換出
力を得ることができ、さらに対応する記憶手段の記憶領
域へ一旦記憶させた後に読出して演算することによって
、増幅手段が有するオフセットのずれが調整され、こう
して得られた直交変換出力に基づいて検波出力を演算す
ることによって、位相歪みのない検波出力を得ることが
できる。

また、受信信号および第１基準信号の乗算出力と、受信
信号および第２基準信号との乗算出力とは、共通の増幅
手段によって同一の増幅度で増幅される。これによって
もまた、検波出力への位相歪みの発生をも抑えることが
できる。

また、増幅手段から記憶手段への信号の読込みタイミン
グは、第１クロック信号の導出開始タイミングおよび導
出終了タイミングに一致することなく導出される第２ク
ロック信号に応じて実行されるので、前記第１クロック
信号の導出開始タイミングおよび導出終了タイミングに
て発生するスイッチングパルスなどを記憶手段へ記憶さ
せることがなく、したがって演算結果の検波出力への位
相歪みの発生を抑えることができる。

実施例 第１図は、本発明の一実施例の受信機４１の電気的構成
を示すブロック図である。この受信機４１は、アンテナ
４２で受信された受信信号を、搬送波に非同期でダイレ
クト検波を行うことができる。この受信機４１は、大略
的に、アンテナ４２と、高周波増幅回路４３と、乗算器
４４と、基準信号発生回路４５と、同調制御回路４６と
、信号１６ 処理回路４７と、増幅回路４８と、記憶回路４９と、演
算手段である復調処理回路５ｏと、さらにスピーカ５１
とを含んで構成される。

アンテナ４２で受信された受信信号は、高周波増幅回路
４３から結合コンデンサ５３を介して、乗算器４４の一
方の入力に与えられる。この乗算器４４の他方の入力に
は、基準信号発生回路４５からの出力が、結合コンデン
サ５５を介して与えられる。基準信号発生回路４５は、
同調制御回路４６からの出力電圧に対応した周波数で発
振を行い、その発振信号を第１基準信号として切換スイ
ッチＳＷＩの個別接点ａ１に導出する電圧制御発振回路
６■と、この第１基準信号の位相を９０度ずらして、第
２基準信号として前記切換スイッチＳＷ１の個別接点ｃ
１に導出する移相器６２とを含んで構成される。前記切
換スイッチＳＷＩのもう１つの個別接点ｂ１は接地され
ており、また共通接点ｄ１は前記乗算器４４の他方の入
力に接続される。したがって、後述する第１クロック信
号に応じた切換スイッチＳＷＩの切換動作に対応して、
第１基準信号または第２基準信号、もしくは無出力を示
す接地レベルの信号が乗算器４４に入力される。

電圧制御発振回路６１に関連して設けられる同調制御回
路４６は、電圧制御発振回路６１の発振信号を分周する
プログラマブルカウンタ６３と、このプログラマブルカ
ウンタ６３の分周比を制御する制御回路６４と、基準と
なる周波数で振動を行う水晶発振子６５と、水晶発振子
６５の発振信号を分周する分周回路６６と、前記プログ
ラマブルカウンタ６３からの出力と分周回路６６からの
出力との位相を比較する位相比較器６７と、さらに位相
比較器６７の比較結果を前述のように直流電圧レベルと
して電圧制御発振回路６１に与えるＬＰＦ６８とを含ん
で構成される。

乗算器４４からの乗算出力は信号処理回路４．７に入力
され、切換スイッチＳＷ２の共通接点ｄ２に与えられる
。この信号処理回路４７には、基準信号発生回路４５か
ら導出される第１または第２基準信号に対応する２つの
ＬＰＦ７１．７２と、接地レベルの信号に対応して設け
られる電圧保持回路７３と、これらＬＰＦ７１　７２お
よび電圧像持回ＩＷ！７３への入出力を前記切換スイッ
チＳＷ１と同様に第１クロック信号に応して選択的に行
う切換スイッチＳＷ２．ＳＷ３とから構成される。

ＬＰＦ７１の入力側は前記切換スイッチＳＷ２の個別接
点ａ２に接続されており、出力側は切換スイッチＳＷ３
の個別接点ａ３に接続される。同様に、ＬＰＦ７２の入
力側は切換スイッチＳＷ２の個別接点Ｃ２に接続され、
出力側は切換スイッチＳＷ３の個別接点ｃ３に接続され
、電圧保持回路７３の入力側は切換スイッチＳＷ２の個
別接点ｂ２に接続され、出力側は切換スイッチＳＷ３の
個別接点ｂ３に接続される。

ＬＰＦ７１．７２は、前記第３式〜第６式で示されるよ
うに、たとえば１０ｋＨｚ程度以下の信号を濾波する。

電圧保持回路７３は、たとえば抵抗７４とコンデンサ７
５とから構成される積分回路などによって実現され、切
換スイッチＳＷ２の個別接点ｂ２への入力電圧を保持し
て、切換スイッチＳＷ３の個別接点ｂ３に導出する。

信号処理回路４７からの出力は、前記切換スイッチＳＷ
３の共通接点ｄ３から導出され、増幅回路４８の差動増
幅器７６の非反転入力端子に入力される。この差動増幅
器７６の反転入力端子には、抵抗７７を介して、前記電
圧保持回路７３からの出力が与えられるとともに、ホト
カプラ７８を構成するカドニウムセル（略称Ｃｄ５）７
９を介して、該差動増幅器７６の出力が負帰還される。

増幅回路４８からの出力は、記憶回路４つへ入力され、
切換スイッチＳＷ４の共通接点ｄ４へ与えられる。前記
記憶回路４９は、切換スイッチＳＷ４と、前記基準信号
発生回路４５および信号処理回路４７に対応して設けら
れる３つの電圧保持回路９６〜９８を含んで構成される
。本実施例においては、前記切換スイッチＳＷ４は、第
１クロック信号とはクロックパルスが異なる後述の第２
クロック信号に応じて切換動作を実行する。また、前記
電圧保持回路９６〜９８は、たとえばそれぞれ抵抗９６
ａ〜９８ａと、コンデンサ９６ｂ〜９８ｂとによる積分
回路などによって実現される。

こうして前記増幅回路４８からの出力は、切換スイッチ
ＳＷ４が第２クロック信号に応じて切換えられるのに伴
って、各対応する電圧保持回路へ供給され、前記出力が
保持される。

電圧像持回Ｉ￥８９６の入力側は、切換スイッチＳＷ４
の個別接点ａ４に接続され、出力側は減算器８２の一方
の入力に接続される。同様に、電圧保持回路９８の入力
側は、切換スイッチＳＷ４の個別接点ｃ４に接続され、
出力側は減算器８３の一方の入力に接続される。また、
電圧保持回路９７の入力側は、切換スイッチＳＷ４の個
別接点ｂ４に接続され、出力側は前記減算器８２．８３
の他方の入力に共通に接続される。

減算器８２からは、電圧保持回路９６の保持出力から電
圧保持回路９７の保持出力が減算された出力が導出され
、また減算器８３からは電圧保持回路９８の保持出力か
ら電圧保持回路９７の保持出力が減算された出力が導出
され、これらの出力は復調処理回路５０に入力される。

復調処理回路５０は、たとえば振幅変調検波部８８と周
波数変調検波部８つとを含んで構成される。

振幅変調検波部８８は、乗算器９１．９２で減算器８２
．８３からの出力をそれぞれ２乗に乗算し、その乗算結
果を加算器９３で加算した後、演算器９４で平方根の演
算を行い、こうして前記第７式に基づいて受信信号をダ
イレクト検波して復調することができる。この復調出力
は、アナログ音響信号として振幅変調検出部８８からＡ
Ｍ／ＦＭ切換回路１３０により選択的に電力増幅回路１
１３を介して、スピーカ５■へ与えられて音響化される
。

前記減算器８２からの出力はまた、乗算器１０１に直接
与えられるとともに、遅延回路１０２において予め定め
る時間Δｔだけ遅延されて、該乗算器１０１に与えられ
る。同様に、前記減算器８３からの出力は、直接、乗算
器１０３に与えられるとともに、遅延回路１０４を介し
て該乗算器１０３に与えられる。これら乗算器１０１．
１０３からの出力は、加算器１０５で加算されて、除算
器１０６に与えられる。

前記減算器８２からの出力はまた、直接、乗算器１０７
に与えられており、この乗算器１０７には、前記減算器
８３からの出力が遅延回路１０４によって遅延されて与
えられる。また、遅延回路１０２を介する減算器８２か
らの出力は乗算器１０８に与えられており、この乗算器
１０８にはまた減算器８３からの出力が直接与えられる
。乗算器１０８からの出力は、減算器１０９において前
記乗算器１０７からの出力が減算されて、除算器１０６
に与えられる。

除算器１０６は、加算器１０５からの出力と、減算器１
０９からの出力との除算を行い、その除算結果は位相検
出回路１１０に与えられる。この位相検出回路１１０は
、前記時間Δを当たりの加算器１０５の出力と減算器１
０９の出力との位相のずれを演算し、その演算結果、す
なわち位相変化分を表す出力Δθはバンドパスフィルタ
（略称ＢＰＦ）１１１に与えられ、このようにして検波
された信号は、アナログ音響信号として周波数変６ 副検出部８９からＡＭ／ＦＭ切換回路１３０により選択
的に電力増幅回路１１３を介して、スピーカ５１へ与え
られて音響化される。

上述の周波数変調検波部８９において、位相変化分を表
す出力Δθは以下のようにして求められる。アンテナ４
２から入力された周波数変調信号は、乗算器４４におい
て、その搬送波に近傍で、かつ非同期な信号を発生する
基準信号発生回路４５からの第１または第２基準信号に
よって直交変換され、ＬＰＦ７１．７２によって不要帯
域が除去され、後述するようにして乗算器４４で発生す
る直流電圧成分が除去された後、該周波数変調検波部８
９に与えられている。

該周波数変調検波部８９は、その入力信号をベクトル的
に演算を行い、単位時間Δを当りの位相変化分を表す出
力Δθが以下のようにして算出される。すなわち、ある
時刻における入力信号の値をＡ＝Ｒ１＋ｊＸＩとし、そ
の入力信号の単位時間Δを秒後の値をＢ＝Ｒ２＋ｊＸ２
とするとき、となり、 こうして位相変化分を表す出力Δθを求めることができ
る。

前記増幅変調検出部８８からのアナログ音響信号の出力
はまた、ゲイン調整回路８５に与えられており、このゲ
イン調整回路８５は前記アナログ音響信号の出力音響信
号レベルに対応した出力を、抵抗８６を介して、前記ホ
トカプラ７８の発光ダイオード８７に与える。これによ
って前記増幅回路４８の増幅度は調整制御される。さら
にまたこのゲイン調整回路８５によって、高周波増幅回
路４３の増幅度も調整制御される。

第１クロック信号発生手段である切換制御回路９０は、
予め定める第１パルス幅Ｔ１のクロックパルスから成る
第１クロック信号を出力し、前記切換スイッチＳＷＩ〜
ＳＷ３を連動して制御する。

すなわち、第２図（１）で示されるように、切換スイッ
チＳＷ１が個別接点ａ１に導通しているときには、他の
切換スイッチＳＷ２．ＳＷ３も同様に個別接点ａ２．ａ
３に導通している。このように、個別接点ａ１〜ａ３に
導通した状態が、時刻ｔ１〜ｔ２間の第１パルス幅Ｔ１
だけ継続されると、続いて第２図（２）で示されるよう
に、前記時刻ｔ２から時刻ｔ３までの第１パルス幅Ｔ１
だけ個別接点ｂ１〜ｂ３が導通され、さらにその後、第
２図（３〉で示されるように、時刻ｔ３がら時：Ｍｔ４
までの第１パルス幅Ｔ１だけ個別接点ｃ１〜ｃ３に導通
された後、再び時刻ｔ４がら個別接点ａ１〜ａ３へ導通
される。

また第１図においては、前記切換制御回路９０から出力
される第１クロック信号は、パルス変換回路１００へ与
えられ、第２クロック信号を生成し、前記第２クロック
信号に応じて前記切換スイッチＳＷ４を制御する。前記
第２クロック信号は、前記第１クロック信号のクロック
パルスの導出期間内、すなわち第１パルス幅Ｔ１内にて
導出され、さらに導出開始タイミングおよび導出終了タ
イミングが前記第１クロック信号のクロックパルスと一
致しないクロックパルスから成る。

すなわち、第２図（４）に示されるように、他の切換ス
イッチＳＷ１〜ＳＷ３が個別接点ａ１〜ａ３に導通され
ている時刻ｔ１〜ｔ２での第１クロック信号の第１パル
ス幅Ｔｌ内において、第２クロック信号の第２パルス幅
Ｔ２だけ切換スイッチＳＷ４は個別接点ａ４へ導通され
る。さらに、前記第１クロック信号の導出開始タイミン
グである時刻ｔ１および導出終了タイミングである時刻
ｔ２においては、前記切換スイッチＳＷ４においては、
いずれの個別接点ａ４．ｂ４．ｃ４とも導通されない。

続いて同様に、第２図（５）に示されるように、個別接
点ｂｌ〜ｂ３が導通する時刻ｔ２〜ｔ３において、前記
導出開始タイミングおよび導出終了タイミングが一致し
ない第２パルス幅Ｔ２において、前記切換スイッチＳＷ
４は個別７ 接点ｂ４に導通される。さらにその後、第２図（６）で
示されるように、時刻ｔ３〜ｔ４において、導出開始タ
イミングおよび導出終了タイミングを一致しない第２パ
ルス幅Ｔ２だけ個別接点ｃ４へ導通される。前記時刻ｔ
４以後、再び前述のタイミングにおいて切換スイッチＳ
Ｗ４は前記切換スイッチＳＷＩ〜ＳＷ３の切換タイミン
グに対応して切換えられる。

第３図には、パルス変換回路１００の一例が示されてい
る。切換制御回路９０がらは、第２図く１）〜第２図（
３）に示される第１クロック信号が対応する各ラインか
ら出力され、前記切換スイッチＳＷＩ〜ＳＷ３へ与えら
れる。また前記各ラインには、パルス変換回路１００を
構成する個別の副パルス変換回路１００ａ〜１００ｃが
それぞれ接続されており、対応する第２クロック信号を
生成する。

副パルス変換回路１００ａは、抵抗１３０およびコンデ
ンサ１３１によって構成される積分回路１３２と、抵抗
１３３，１３４によって分圧生成８ される基準電圧と前記積分回路１３２の出力とをレベル
弁別するレベル弁別回路１３５と、さらに前記レベル弁
別回路１３５のローレベルからハイレベルの立上りタイ
ミングによってトリガがかかり、予め定める前記第２パ
ルス幅Ｔ２だけハイレベルの信号を導出する単安定マル
チバイブレーク１３６とによって構成される。

前記副パルス変換回路１００ａへ第２図（１）に示され
る第１クロック信号が入力されると、前記第１クロック
信号の導出開始タイミングから積分回路１３２における
コンデンサ１３１が充電を開始し、その後コンデンサ１
３１の両端にかかる電圧が前記基準電圧とレベル弁別さ
れ、レベル弁別回路１３５けローレベルからハイレベル
に切換えて出力する。前記ハイレベルへの信号の切換え
とともに、単安定マルチバイブレータ１３６はハイレベ
ルの信号を出力し、第２パルス幅Ｔ２後にローレベルへ
切換わる。こうして、第２図（４）に示される第２クロ
ック信号が生成される。したがって、前記第２クロック
信号の導出開始タイミングは、第１クロック信号の導出
開始タイミングと一致せず、また前記第２パルス幅Ｔ２
を適当に設定することによって、前記第２クロック信号
の導出終了タイミングが、第１クロック信号の導出終了
タイミングと一致しないことになる。

第３図において、略して示される副パルス変換回路１０
０ｂ、１００ｃもまた前記副パルス変換回路１００ａと
同様な構成を威す。こうして、副パルス変換回路１００
ｂによって第２図（２）に示される第１クロック信号か
ら第２図（５）に示される第２クロック信号が生成され
、同様に副パルス変換回路１００ｃによって第２図（３
）に示される第１クロック信号から第２図（６）に示さ
れる第２クロック信号が生成される。

なお、本実施例においては、第２クロック信号は切換制
御図ｉｉ！８９０から出力される第１クロック信号から
生成しているけれども、たとえば第２クロック信号は前
記第１クロック信号と同期が取られていれば独立して出
力されてもよい。また、第１クロック信号の１クロック
パルスが導出されている間において、前記第１クロック
信号の導出開始タイミングおよび導出終了タイミングに
一致しなければ複数の分割された第２クロック信号が導
出されるような構成であってもよい。

上述のように構成された受信＠４１において、切換スイ
ッチＳＷＩ〜ＳＷ３が個別接点ｂ１〜ｂ３に導通される
と、乗算器４４には基準信号発生回路４５から接地レベ
ルの信号が入力される。これによって、乗算器４４から
は前記乗算器４４によって発生する直流電圧成分の出力
が信号処理回路４７内の電圧保持回路７３に与えられる
とともに、増幅回路４８の差動増幅器７６の反転入力端
子へ与えられる。このとき、差動増幅器７６からは、前
記差動増幅器７６のオフセット電圧に対応する出力が導
出され、第２クロック信号にて切換えられる切換スイッ
チＳ　Ｗ　４を介して電圧保持回路９７へ保持される。

一方、切換スイッチＳＷＩ〜ＳＷ３が個別接点ａ１〜ａ
３に導通されると、乗算器４４には基準信号発生回路４
５の電圧制御発振回路６１から、１− 第１基準信号が入力される。これによって、前記乗算器
４４からは前記直流電圧成分を含む第１基準信号と受信
信号との乗算結果が出力され、ＬＰＦ７１へ与えられる
。ＬＰＦ７１の出力は、差動増幅器７６の非反転入力端
子に入力され、前記差動増幅器７６からは、ＬＰＦ７１
からの出力と電圧保持回路７３の出力との差に対応した
、すなわち前記直流電圧成分が除去された出力が導出さ
れ、前記切換スイッチＳＷ４を介して電圧保持回路９６
で保持される。

同様に、切換スイッチＳＷＩ〜ＳＷ３が個別接点Ｃ１〜
Ｃ３に導通されると、乗算器４４には基準信号発生回路
４５の位相器６２から、前記第１基準信号と９０度色位
相ずれた第２基準信号が入力される。これによって、前
記乗算器４４からは、前記直流電圧成分を含む第２基準
信号と受信信号との乗算結果が出力され、ＬＰＦ７２に
与えられる。ＬＰＦ７２からの出力は、差動増幅器７６
の非反転入力端子に与えられており、こうして差動増幅
器７６からは、ＬＰＦ７２の出力と電圧保持２− 回路７３の出力との差に対応した、すなわち前記直流電
圧成分が除去された出力が導出され、個別接点ｃ４へ導
通される切換スイッチＳＷ４を介して電圧保持回路９８
にて保持される。

したがって、減算器８２で電圧保持回路７６の保持出力
から電圧保持回路９７の保持出力を減算することによっ
て、差動増幅器７６におけるオフセットのずれが調整さ
れた第１基準信号と受信信号との乗算出力のみを抽出す
ることができ、また減算器８３で電圧保持回路９８の保
持出力から電圧保持回路９７の保持出力を減算すること
によって、第２基準信号と受信信号とのオフセットのず
れが調整された乗算出力のみを抽出することができる。

このように本実施例に従う受信機４１では、第１基準信
号および受信信号の乗算出力と、第２基準信号および受
信信号の乗算出力とを共通の増幅回路４８で増幅するよ
うに構成しているので、従来技術において述べたような
増幅度の差による復調信号への位相歪みの発生が抑えら
れ、高い増幅度を得ることができる。また、乗算器４４
で発生する直流電圧成分は、増幅回路４８において除去
することができ、これによってもまた直流電圧成分に起
因する位相歪みの発生を防止することができる。

第４図は、従来技術の課題を解決するために考えられる
基本的な受信機４１ａの電気的構成を示すブロック図で
ある。受信機４１ａにおいては、前記切換スイッチＳＷ
１〜ＳＷ４の全てが切換制御回路９０から出力される第
１クロック信号に応じて切換動作を実行するように想定
している。

第５図には、受信機４１ａの要所の信号の波形図が示さ
れている。第５図（１）には、増幅回路４８の出力が示
されており、前記第１クロック信号の第１パルス幅Ｔ１
毎に、第１基準信号および受信信号の乗算出力であって
、ＬＰＦ７１にて濾波された濾波出力と、乗算器４４の
固有の直流電圧成分であって、電圧保持回路７３にて保
持された保持出力と、さらに第２基準信号および受信信
号の乗算出力であって、ＬＰＦ’７２にて濾波された濾
波出力とに対して順次的に前記直流電圧成分が除去され
増幅された信号が出力されている。

前記増幅回路４８の出力が記憶回路４つへ与えられ、切
換スイッチＳＷ４によって対応する各電圧保持回路９６
〜９８へ供給される。第５図（２）は、前記切換スイッ
チＳＷ４の切換動作に応じて個別接点ａ４’＼与えられ
る信号の波形図を示し、第５図（３）は同様に個別接点
ｂ４へ与えられる信号の波形図を示し、さらに第５図（
４）もまた同様に個別接点ｃ４へ与えられる信号の波形
図を示す。すなわち、第５図（１）の信号は切換スイッ
チＳＷ４によって前記各個別接点ａ４〜ｃ４へ第５図（
２）〜第５図（４）のように分配して供給される。

ところで、前述の構成においては、切換スイッチＳＷＩ
〜ＳＷ４によって時分割にて信号処理を実行している。

前記時分割により、切換スイッチにて信号を分割すると
、前記切換時において少なからずスイッチングパルスな
どのノイズ成分が発生する。したがって、第５図（１）
〜第５図（４）５ には、前記切換スイッチＳＷＩ〜ＳＷ３において前記第
１クロック信号に応じて切換えられる時間Ｔ１毎に、前
記ノイズ成分が生じる。

第５図（５）には、第５図（２）の参照符Ａで示される
要所の具体図が示されており、前記第１パルス幅Ｔ１の
開始時と終了時、すなわち第１クロック信号の導出開始
タイミングと導出終了タイミングとにおいて、前記スイ
ッチングパルスＳが検出される。前記ノイズ成分は、復
調処理回路５０における復調時において歪みとして表れ
る。第４図に説明される受信機４１ａの構成においては
、切換スイッチＳＷ４もまた、前記第１クロック信号に
応じて切換えているので、電圧保持回路９６〜９８へは
、前記スイッチングパルスなどのノイズ成分に対応する
信号もまた保持することになり、その結果、復調時に発
生する歪みを抑えることができないと考えられる。

けれども、第１図に示される受信機４１の構成において
は、前述のように前記切換スイッチＳＷ４は、第２クロ
ック信号に応じて切換えている。

６ 前記第２クロック信号の第２パルス幅Ｔ２は、前記第１
クロック信号の第１パルス幅Ｔ１に対して導出開始タイ
ミングと導出終了タイミングとが一致しないように設定
されているので、その結果、増幅回路４８から記憶回路
４９へ分配される各信号には、前記第１クロック信号の
切換タイミングで発生しているスイッチングパルスが含
まれない。

また、切換スイッチＳＷ４は、増幅回路４８の後段であ
り、したがって他の切換スイッチＳＷＩ〜ＳＷ３よりも
信号レベルが大きく、その結果、切換動作において発生
するノイズ成分のレベルと信号レベルとの比、すなわち
Ｓ／Ｎ比が他の切換スイッチＳ’ＷＩ〜ＳＷ３において
よりも高い。したがって、他の切換スイッチＳＷＩ〜Ｓ
Ｗ３にて発生したノイズが除去されるとともに、前記第
２クロック信号に応じた切換スイッチＳＷ４の切換動作
にて発生するノイズの悪影響は非常に小さい。

こうして復調時における歪みの発生を抑えることもでき
る。

また前述の実施例においては、復調処理回路５０は、ア
ナログ信号にて処理するように構成されており、したが
って記憶回路４９を構成する電圧保持回路もまた積分回
路から成るアナログ処理装置によって構成されている。

前記復調処理回路は、たとえばデジタル信号処理装置な
どによって構成されてもよく、その結果、記憶回路４つ
の前段にアナログ／デジタル変換器を設け、復調処理回
路の後段にデジタル／アナログ変換器を配設し、さらに
前記記憶回路をＲＡＭなどのメモリによって構成しても
よい。

発明の効果 本発明によれば、受信信号を第１基準信号または第２基
準信号で直交変換した出力から基準信号発生手段が無出
力状態での乗算器の出力を減算するように構成している
ので、乗算器で発生する固有の直流電圧出力を除去した
直交変換出力を得ることができる。したがって、前記直
交変換出力に基づいて検波出力を演算することによって
、位相歪みのない検波出力を得ることができる。

また、受信信号および第１基準信号の乗算出力と、受信
信号および第２基準信号の乗算出力とは、共通の増幅手
段において同一の増幅度で増幅される。これによって、
増幅度を高く設定した場合であっても、検波出力への位
相歪みの発生を抑えることができる。

さらに、前記検波出力は、第１クロック信号の導出開始
タイミングおよび導出終了タイミングと一致しない第２
クロック信号に応じて記憶された記憶手段からの出力に
基づいて演算するので、前記第１クロック信号の切換タ
イミングに応じて発生するノイズ成分を演算することが
なく、これによってもまた、位相歪みの発生を抑えるこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例である受信機４１の電気的構
成を示すブロック図、第２図は切換スイッチＳＷＩ〜Ｓ
Ｗ４の切換動作を説明するためのタイミングチャート、
第３図はパルス変換回路の具体的構成を示すブロック図
、第４図は従来技術の課題を解決するために考えられる
基本的な受信９− 機４１ａの電気的構成を示すブロック図、第５図は受信
機４１ａの要所の信号を示す波形図、第６図は振幅変調
信号をダイレクト検波するための基本的な受信機１の電
気的構成を示すブロック図、第７図は従来技術の受信機
１ａの電気的構成を示すブロック図、第８図および第９
図は乗算器７８で発生する直流電圧成分を除去するため
の構成を示すブロック図である。

Claims (1)

1. 【特許請求の範囲】 予め定める第１パルス幅のクロックパルスから成る第１
   クロック信号を出力する第１クロック信号発生手段と、 第１基準信号と、前記第１基準信号とは位相の異なる第
   ２基準信号と、さらに無出力とを前記第１クロック信号
   に応じて順次的に切換えて導出する基準信号発生手段と
   、 受信信号と前記基準信号発生手段からの出力とを乗算す
   る乗算器と、 前記第１基準信号または第２基準信号と、受信信号との
   乗算出力の低域成分を濾波して濾波出力を得るとともに
   、基準信号発生手段が無出力状態での乗算器の出力を保
   持して出力し、前記濾波出力と保持出力とを前記基準信
   号発生手段の切換動作に応答して順次的に切換えて導出
   する信号処理手段と、 前記信号処理手段からの出力と前記保持出力との差を増
   幅する増幅手段と、 前記第１クロック信号のクロックパルスの導出期間内に
   て導出開始タイミングおよび導出終了タイミングを一致
   することなく導出されるクロックパルスから成る第２ク
   ロック信号を出力する第２クロック信号発生手段と、 前記基準信号発生手段および信号処理手段に対応して設
   けられる複数の記憶領域を有し、前記増幅手段からの出
   力を前記第２クロック信号に応じて各記憶領域に順次的
   に記憶してゆく記憶手段と、前記記憶手段の各記憶領域
   の記憶内容を演算して検波出力を発生する演算手段とを
   含むことを特徴とする受信機。