JPH03167865A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH03167865A
JPH03167865A JP1308614A JP30861489A JPH03167865A JP H03167865 A JPH03167865 A JP H03167865A JP 1308614 A JP1308614 A JP 1308614A JP 30861489 A JP30861489 A JP 30861489A JP H03167865 A JPH03167865 A JP H03167865A
Authority
JP
Japan
Prior art keywords
external lead
lead terminal
glass
glass member
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1308614A
Other languages
English (en)
Other versions
JP2742616B2 (ja
Inventor
Hiroshi Matsumoto
弘 松本
Masaaki Iguchi
井口 公明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1308614A priority Critical patent/JP2742616B2/ja
Priority to US07/573,406 priority patent/US5057905A/en
Publication of JPH03167865A publication Critical patent/JPH03167865A/ja
Application granted granted Critical
Publication of JP2742616B2 publication Critical patent/JP2742616B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体素子を収容する半導体素子収納用パッケ
ージの改良に関するものである。
(従来の技術) 従来、半導体素子を収容するためのパッケージ、特にガ
ラスの溶着によって封止するガラス封止型半導体素子収
納用パッケージは、絶縁基体と蓋体とから戒り、内部に
半導体素子を収容する空所を有する絶縁容器と、該容器
内に収容される半導体素子を外部電気回路に電気的に接
続するための外部リード端子とから構威されており、絶
縁基体及び蓋体の相対向する主面に予め封止用のガラス
部材を被着形成すると共に、絶縁基体主面に外部リード
端子を固定し、半導体素子の各電極と外部リード端子と
をワイヤボンド接続した後、絶縁基体及び蓋体のそれぞ
に被着させた封止用のガラス部材を溶融一体化させるこ
とによって内部に半導体素子を気密に封止している。
(発明が解決しようとする課題) しかし乍ら、この従来のガラス封止型半導体素子収納用
パッケージは通常、外部リード端子がコハ−11z(2
9 WtX Ni−16 WtX Co−55 WtX
Fe合金)や42AIIoy(42 WtχNi−58
 WtX Fe合金)の導電性材料から戒っており、該
コバールや42Al1oy等は透磁率が高く、且つ導電
率が低いことから以下に述べる欠点を有する。
即ち、 ■コバールや42A11oyは鉄(Fe)、ニッケル(
Ni)、コバル} (Co)といった強磁性体金属のみ
から成っており、その透磁率は250〜700 (CG
S)と高い。そのためこのコバールや42A11oy等
から或る外部リード端子に電流が流れると外部リード端
子中に透磁率に比例した大きな自己インダクタンスが発
生し、これが逆起電力を誘発してノイズとなると共に、
該ノイズが半導体素子に人力されて半導体素子に誤動作
を生じさせる、 ■コバールや42A11oyはその導電率が3.0〜3
.5χ(IACS)と低い.そのためこのコバールや4
2AI1oy等から成る外部リード端子に信号を伝搬さ
せた場合、信号の伝搬速度が極めて遅いものとなり、高
速駆動を行う半導体素子はその収容が不可となってしま
う、 ■半導体素子収納用パッケージの内部に収容する半導体
素子の高密度化、高集積化の進展に伴い、半導体素子の
電極数が大幅に増大しており、半導体素子の各電極を外
部電気回路に接続する外部リード端子の線幅も極めて細
くなってきている。そのため外部リード端子は上記■に
記載のコバールや42AIIoyの導電率が低いことと
相俊って電気抵抗が極めて大きなものになってきており
、外部リード端子に信号を伝搬させると、該外部リード
端子の電気抵抗に起因して信号が大きく減衰し、内部に
収容する半導体素子に信号を正確に入力することができ
ず、半導体素子に誤動作を生じさせてしまう、 等の欠点を有していた。
(発明の目的) 本発明は上記欠点に鑑み案出されたもので、その目的は
外部リード端子で発生するノイズ及び外部リード端子に
おける信号の減衰を極小となし、内部に収容する半導体
素子への信号の入出力を確実に行うことを可能として半
導体素子を長期間にわたり正常、且つ安定に作動させる
ことができる半導体素子収納用パッケージを提供するこ
とにある. また本発明の他の目的は高速駆動を行う半導体素子を収
容することができる半導体素子収納用バンケージを提供
することにある。
(課題を解決するための手段) 本発明は内部に半導体素子を収容するための空所を有す
る絶縁容器に外部リード端子をガラス部材を介して取着
して或る半導体素子収納用バノケージにおいて、前記絶
縁容器をフォルステライト質焼結体もしくはジルコニア
質焼結体で、外部リード端子を透磁率200 (CGS
)以下、熱膨張係数95乃至110 XIO−’/ ’
C、導電率10X(IACS)以上の金属で、ガラス部
材をシリカ30.0乃至60.OWtX ,酸化鉛20
.0乃至40.0Wtχ、ナトリウム、カリウムの酸化
物の少なくとも1種10.0乃至20.0WtXから或
るガラスで形威したことを特徴とするものである。
(実施例) 次に本発明を添付図面に基づき詳細に説明する。
第l図及び第2図は本発明の半導体素子収納用?ッケー
ジの一実施例を示し、1は絶縁基体、2は蓋体である。
この絶縁基体lと蓋体2とにより絶縁容器3が構成され
る。
前記絶縁基・体l及び蓋体2はそれぞれの中央部に半導
体素子を収容する空所を形戒するための凹部が設けてあ
り、絶縁基体1の凹部底面には半導体素子4が樹脂、ガ
ラス、ロウ剤等の接着剤を介し取着固定される。
前記絶縁基体1及び蓋体2はフォルステライト質焼結体
もしくはジルコニア質焼結体から成り、第1図に示すよ
うな絶縁基体1及び蓋体2に対応した形状を有するプレ
ス型内に、フォルステライト質焼結体の場合はマグネシ
ア( MgO ) 、シリカ(SiOz)等の原料粉末
を、ジルコニア質焼結体の場合は酸化ジルコニウム(Z
rO■)、イソトリア(Y20:I)等の原料粉末を充
填させるとともに一定圧力を印加して戒形し、しかる後
、戒形品を約1200〜1500゜Cの温度で焼戒する
ことによって製作される。
尚、前記絶縁基体1及び蓋体2を形或するフォルステラ
イト質焼結体もしくはジルコニア質焼結体はその熱膨張
係数が100乃至110 ×10−’/ ℃であり、後
述する封止用ガラス部材の熱膨張係数との関係において
絶縁基体l及び蓋体2と封止用ガラス部材間に大きな熱
膨張の差が生じることはない。
また前記wA縁基体1及び蓋体2にはその相対向する主
面に封止用のガラス部材6が予め被着形成されており、
該絶縁基体1及び蓋体2の各々に被着されている封止用
ガラス部材6を加熱溶融させ一体化させることにより絶
縁容器3内の半導体素子4を気密に封止する。
前記絶縁基体l及び蓋体2の相対向する主面に被着され
る封止用ガラス部材6は、シリカ30.O乃至60.O
Wtχ、酸化鉛20.0乃至40.OWtχ、ナトリウ
ム、カリウムの酸化物の少なくとも1種io.o乃至2
0.OWtXより形威されるガラスから或り、上記各戒
分を所定の値となるように秤量混合すると共に、該混合
粉末を1300〜1400℃の温度で加熱溶融させるこ
とによって製作される。このガラス部材6の熱膨張係数
は110乃至130 XIO−’/ ’eである.?記
封止用ガラス部材6は〈その熱膨張係数が110乃至1
30×10−77℃テアリ、wA縁基体1及び蓋体2の
一各々の熱膨張係数と近似することから絶縁基体1及び
蓋体2の各々に被着されている封止用ガラス部材6を加
熱溶融させ一体化させることにより絶縁容器3内の半導
体素子4を気密に封止する際、絶縁基体l及び蓋体2と
封止用ガラス部材6との間には両者の熱膨張係数の相違
に起因する熱応力が発生することは殆どなく、絶縁基体
1と蓋体2とを封止用ガラス部材6を介し強固に接合す
ることが可能となる。
尚、前記封止用ガラス部材6はシリカ(SiO■)が3
0.OWtX未満であるとガラスの結晶化が進んで絶縁
容器3の気密封止が困難となり、また60.OWtXを
越えるとガラスの熱膨張が小さくなり、絶縁基体1と蓋
体2の熱膨張と合わなくなることからシ’J 力(Si
ng) ハ30.0乃至60.OWtX 17)範囲に
限定される。
また酸化鉛(PbO)が20.OWtX未満であるとガ
ラスの熱膨張が小さくなって絶縁基体lと蓋体2の熱膨
張と合わなくなり、また40.OWtXを越えるとガラ
スの結晶化が進んでm縁容器3の気密封止が困難となる
ことから酸化鉛( PbO )は20.0乃至40.O
WtXの範囲に限定される。
またナトリウム、カリウムの酸化物が10.OWtX未
満であるとガラスを製作する際のガラスの熔融温度が大
幅に上がって作業性が著しく悪くなり、また20.0W
tXを越えるとガラスの耐薬品性が劣化して絶縁容器3
の気密封止の信頼性が大きく低下するためナトリウム、
カリウムの酸化物は10.0乃至20.OWtχの範囲
に限定される。
また前記封止用ガラス部材6は前述した戒分から或るガ
ラスに適当な有機溶剤、溶媒を添加して得たガラスペー
ストを従来周知の厚膜手法を採用することによって絶縁
基体l及び蓋体2の相対向する主面に被着形戒される。
また前記封止用ガラス部材6はホウケイ酸鉛系のガラス
に限定されるものではなく、熱膨張係数が100乃至1
20 ×10−’/ ”cの範囲のガラスであればいか
なるものでも使用することができる。
前記絶縁基体1と蓋体2との間には導電性材料から或る
外部リード端子5が配されており、該外部リード端子5
は半導体素子4の各電極がワイヤ7を介し電気的に接続
され、外部リード端子5を外部電気回路に接続すること
によって半導体素子4が外部電気回路に接続されること
となる。
前記外部リード端子5は絶縁基体lと蓋体2゜の相対向
する主面に被着させた封止用ガラス部材6を熔融一体化
させ、絶縁容器3を気密封止する際に同時に絶縁基体l
と蓋体2との間に取着される.前記外部リード端子5は
非磁性体金属である銅(Cu)から或る芯体の外表面に
クロムー鉄合金(CrFe合金)を接合させたもの、或
いは板状のインバー合金(36.5 WtχNi−63
.5 WtX Fe合金)の上下面に非磁性体金属であ
る銅(Cu)を接合させたもの等から或り、その・透磁
率は200 (CGS)以下、導電率は10!(IAC
S)以上、熱膨張係数は95乃至110 XIO−’/
℃の導電性材料から′威る。
前記外部リード端子5はその透磁率が200 (CGS
)以下であり、透磁率が低いことから外部リード端子5
に電流が流れたとしても外部リード端子5中には大きな
自己インダクタンスが発生することはなく、その結果、
前記自己インダクタンスにより誘発される逆起電力に起
因したノイズを極小となし、内部に収容する半導体素子
4を常に正常に作動させることができる。
また前記外部リード端子5はその導電率がIOX(IA
CS)以上であり、電気を流し易いことから外部リード
端子5の信号伝搬速度を極めて速いものとなすことがで
き、絶縁容器3内に収容した半導体素子4を高速駆動さ
せたとしても半導体素子4と外部電気回路との間におけ
る信号の出し入れは常に正常、且つ確実となすことがで
きる。
また同時に外部リード端子5の導電率が高いことから外
部リード端子5の線幅が細くなったとしても外部リード
端子5の電気抵抗を低く抑えることができ、その結果、
外部リード端子5における信号の減衰を極小として内部
に収容する半導体素子4に外部電気回路から供給される
電気信号を正確に人力することができる。
更に前記外部リード端子5はその熱膨張係数が95乃至
110 ×10−7/ ’cであり、封止用ガラス部材
6の熱膨張係数と近似することから外部リード端子5を
絶縁基体1と蓋体2の間に封止用ガラス部材6を用いて
固定する際、外部リード端子5と封止用ガラス部材6と
の間には両者の熱膨張係数の相違に起因する熱応力が発
生することはなく、外部リード端子5を封止用ガラス部
材6で強固に固定することも可能となる。
かくして、この半導体素子収納用パッケージによれば絶
縁基体lの凹部底面に半導体素子4を取着固定するとと
もに該半導体素子4の各電極をボンディングワイヤ7に
より外部リード端子5に接続させ、しかる後、絶縁基体
1と蓋体2とを該絶縁基体1及び蓋体2の相対向する主
面に予め被着させておいた封止用ガラス部材6を溶融一
体化させることによって接合させ、これによって最終製
品としての半導体装置が完成する。
(発明の効果) 本発明の半導体素子収納用パンヶージによれば、半導体
素子を収容するための絶縁容器をフォルステライト質焼
結体もしくはジルコニア質焼結体で、外部リード端子を
透磁率200 (CGS)以下、熱膨張係数95乃至1
10 ×10−’/ ℃、導電率10X(IAcs)以
上の金属で、ガラス部材をシリカ30.0乃至60.O
Wtχ、酸化鉛20.0乃至40.OWtX 、ナトリ
ウム、カリウムの酸化物の少なくとも1種10.0乃至
20.OWtχから或るガラスで形威したことから外部
リード端子に電流を流したとしても該外部リード端子中
に大きな自己インダクタンスが発生することはなく、そ
の結果、前記自己インダクタンスにより誘発される逆起
電力に起因したノイズを極小となし、内部に収容する半
導体素子を常に正常に作動させることが可能となる。
また外部リード端子の信号伝搬速度を極めて速いものと
なすことができ、絶縁容器内に収容した半導体素子を高
速駆動させたとしても半導体素子と外部電気回路との間
における信号の出し入れを安定、且つ確実となすことが
可能となる。
更に外部リード端子の線幅が細くなったとしても外部リ
ード端子の電気抵抗を低く抑えることができ、その結果
、外部リード端子における信号の減衰を極小として内部
に収容する半導体素子に外部霊気回路から供給される電
気信号を正確に入力することができる。
また更に外部リード端子はその熱膨張係数が絶縁基体、
蓋体及び封止用ガラス部材の各々の熱膨張係数と近似し
、絶縁基体と蓋体との間に外部リード端子を挟み、各々
を封止用ガラス部材で取着接合したとしても絶縁基体及
び蓋体と封止用ガラス部材との間、外部リード端子と封
止用ガラス部材との間のいずれにも熱膨張係数の相違に
起因する熱応力は発生せず、すべてを強固に取着接合す
ることも可能となる。
【図面の簡単な説明】
第I図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図、第2図は第1図に示すバソケージの絶
縁基体上面より見た平面図である。

Claims (1)

    【特許請求の範囲】
  1.  内部に半導体素子を収容するための空所を有する絶縁
    容器に外部リード端子をガラス部材を介して取着して成
    る半導体素子収納用パッケージにおいて、前記絶縁容器
    をフォルステライト質焼結体もしくはジルコニア質焼結
    体で、外部リード端子を透磁率200(CGS)以下、
    熱膨張係数95〜110×10^−^7/℃、導電率1
    0%(IACS)以上の金属で、ガラス部材をシリカ3
    0.0乃至60.0Wt%、酸化鉛20.0乃至40.
    0Wt%、ナトリウム、カリウムの酸化物の少なくとも
    1種10.0乃至20.0Wt%から成るガラスで形成
    したことを特徴とする半導体素子収納用パッケージ。
JP1308614A 1989-08-25 1989-11-27 半導体素子収納用パッケージ Expired - Lifetime JP2742616B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1308614A JP2742616B2 (ja) 1989-11-27 1989-11-27 半導体素子収納用パッケージ
US07/573,406 US5057905A (en) 1989-08-25 1990-08-24 Container package for semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1308614A JP2742616B2 (ja) 1989-11-27 1989-11-27 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH03167865A true JPH03167865A (ja) 1991-07-19
JP2742616B2 JP2742616B2 (ja) 1998-04-22

Family

ID=17983171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1308614A Expired - Lifetime JP2742616B2 (ja) 1989-08-25 1989-11-27 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2742616B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50146899A (ja) * 1974-05-16 1975-11-25
JPS53123080A (en) * 1977-04-02 1978-10-27 Ngk Insulators Ltd Circuit substrate and ceramic package assembly and method of producing same
JPS6265954A (ja) * 1985-09-18 1987-03-25 Nippon Electric Glass Co Ltd アルミナ封着用硼珪酸ガラス
JPS63185318U (ja) * 1987-05-22 1988-11-29
JPS645041A (en) * 1987-06-29 1989-01-10 Shinko Electric Ind Co Manufacture of ceramic body having superconducting circuit pattern

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50146899A (ja) * 1974-05-16 1975-11-25
JPS53123080A (en) * 1977-04-02 1978-10-27 Ngk Insulators Ltd Circuit substrate and ceramic package assembly and method of producing same
JPS6265954A (ja) * 1985-09-18 1987-03-25 Nippon Electric Glass Co Ltd アルミナ封着用硼珪酸ガラス
JPS63185318U (ja) * 1987-05-22 1988-11-29
JPS645041A (en) * 1987-06-29 1989-01-10 Shinko Electric Ind Co Manufacture of ceramic body having superconducting circuit pattern

Also Published As

Publication number Publication date
JP2742616B2 (ja) 1998-04-22

Similar Documents

Publication Publication Date Title
JPH03167865A (ja) 半導体素子収納用パッケージ
JP2742617B2 (ja) 半導体素子収納用パッケージ
JP2691304B2 (ja) 半導体素子収納用パッケージ
JP2742618B2 (ja) 半導体素子収納用パッケージ
JP2747613B2 (ja) 半導体素子収納用パッケージ
JPH03167858A (ja) 半導体素子収納用パッケージ
JP2678509B2 (ja) 半導体素子収納用パッケージ
JP2742613B2 (ja) 半導体素子収納用パッケージ
JP2742614B2 (ja) 半導体素子収納用パッケージ
JP2742612B2 (ja) 半導体素子収納用パッケージ
JP2742611B2 (ja) 半導体素子収納用パッケージ
JP2691310B2 (ja) 半導体素子収納用パッケージ
JP2691309B2 (ja) 半導体素子収納用パッケージ
JP2736463B2 (ja) 半導体素子収納用パッケージ
JP2736462B2 (ja) 半導体素子収納用パッケージ
JP2691308B2 (ja) 半導体素子収納用パッケージ
JP2742615B2 (ja) 半導体素子収納用パッケージ
JP2736454B2 (ja) 半導体素子収納用パッケージ
JPH03218660A (ja) 半導体素子収納用パッケージ
JP2736457B2 (ja) 半導体素子収納用パッケージ
JPH03173156A (ja) 半導体素子収納用パッケージ
JPH03167856A (ja) 半導体素子収納用パッケージ
JPH03167853A (ja) 半導体素子収納用パッケージ
JPH03173164A (ja) 半導体素子収納用パッケージ
JPH03173155A (ja) 半導体素子収納用パッケージ