JPH03166372A - プラズマcvd法による酸化ケイ素薄膜形成方法 - Google Patents

プラズマcvd法による酸化ケイ素薄膜形成方法

Info

Publication number
JPH03166372A
JPH03166372A JP30602889A JP30602889A JPH03166372A JP H03166372 A JPH03166372 A JP H03166372A JP 30602889 A JP30602889 A JP 30602889A JP 30602889 A JP30602889 A JP 30602889A JP H03166372 A JPH03166372 A JP H03166372A
Authority
JP
Japan
Prior art keywords
flow rate
silicon oxide
thin film
oxide thin
plasma cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30602889A
Other languages
English (en)
Other versions
JPH0686660B2 (ja
Inventor
Yoshi Watabe
嘉 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anelva Corp filed Critical Anelva Corp
Priority to JP30602889A priority Critical patent/JPH0686660B2/ja
Publication of JPH03166372A publication Critical patent/JPH03166372A/ja
Publication of JPH0686660B2 publication Critical patent/JPH0686660B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプラズマCVD法による酸化ケイ素薄膜形成方
法に関し、特にリーク電流の面で電気的特性を改善した
酸化ケイ素薄膜を作ることのできるプラズマCVD法に
よる酸化ケイ素薄膜形成方法に関するものである。
〔従来の技術〕
プラズマCVD法による酸化ケイ素薄膜形成方法では、
原料ガスとして、ケイ素原子を含む原料ガスと酸素原子
を含む原料ガスと、更に必要に応じてキャリアガスとが
、反応室で混合した状態で使用される。特に、従来のプ
ラズマCVD法による酸化ケイ素薄膜形威方法では、通
常、前記のすべての原料ガスの流量が、それぞれ放電開
始時点から放電終了時点までの間、装置環境に応じた所
要の一定流量値に保持されるように制御される。
〔発明が解決しようとする課題〕
ところで、上記の従来のプラズマCVD法による酸化ケ
イ素薄膜形成方法によれば、生産上の効率及び実用性を
考慮し,て成膜速度を高めるために反応室を流れる前記
各原料ガスの流量を比較的に高い値に設定している。こ
のため、反応室ではケイ素原子について放電開始直後の
過渡的状態においてケイ素を含む原料ガスの分圧が定常
状態時の分圧と比較して高い状態でケイ素原子が基板に
供給され、酸化ケイ素の層が形成されるという状態が生
じる。このような状態で形威された酸化ケイ素薄膜は電
気的な特性が悪いという不具合を有する。具体的には、
リーク電流が多く且つ電子の抜けた箇所にイオンが発生
し、このため、例えばこのような酸化ケイ素薄膜をTP
T (薄膜トランジスタ)のゲート絶縁膜として使用し
た場合にはTPTの動作特性が変動するという問題が生
じる。
一方、上記のような問題を考慮すれば、酸化ケイ素薄膜
を形成するにあたってその電気的特性を良好なものとす
るためには、放電発生時のケイ素原子の流量を低い値に
設定すれば良い。実際に、J.Balejらは、その論
文において酸化ケイ素膜の電気的特性を向上させるため
にはその成膜速度を低く抑えることが有効であることを
提案している(1.^ppl, Ph7s. 60(9
), I Nvember 1986) o上記論文に
よれば、その結論として或膜速度を0.13nm/s以
下に抑えなければ良好な電気的特性を有する酸化ケイ素
薄膜を形成することはできないとしている。
しかしながら、前述の通り、このような成膜速度では薄
膜形成に時間がかかるので、実用性の観点から採用する
ことはできない。
本発明の目的は、前記の相矛盾する問題を解決し、実用
上有効であり且つ良好な電気的特性を有する酸化ケイ素
薄膜を作ることのできるプラズマCVD法による酸化ケ
イ素薄膜形成方法を提供することにある。
〔課題を解決するための手段〕
本発明に係る第1のプラズマCVD法による酸化ケイ素
薄膜形成方法は、少なくとも、ケイ素原子を含む原料ガ
スと酸素原子を含む原料ガスとを混合して酸化ケイ素薄
膜を形或する方法において、ケイ素原子を含む原料ガス
の流量の制御に関し、放電開始時点での反応室における
流量を制限し、その後流量を増大するように制御される
ことを特徴とする。
本発明に係る第2のプラズマCVD法による酸化ケイ素
薄膜形成方法は、前記第1の方法において、ケイ素原子
を含む原料ガスの放電開始時点での反応室における流量
がOであることを特徴とする。
本発明に係る第3のプラズマCVD法による酸化ケイ素
薄膜形成方法は、前記第1の方法において、ケイ素原子
を含む原料ガスの放電開始時点での反応室における流量
が少流量であることを特徴とする。
本発明に係る第4のプラズマCVD法による酸化ケイ素
薄膜形成方法は、前記第3の方法において、ケイ素原子
を含む原料ガスの少流量の程度が、基板における酸化ケ
イ素薄膜の成膜速度を0.  2nm/s以下にさせる
流量であることを特徴とする。
本発明に係る第5のプラズマCVD法による酸化ケイ素
薄膜形成方法は、前記第1〜第4のいずれか1つの方法
において、放電開始時点の後ケイ素原子を含む原料ガス
の流量が連続的に増大していくことを特徴とする。
本発明に係る第6のプラズマCVD法による酸化ケイ素
薄膜形成方法は、前記第1〜第4のいずれか1つの方法
において、放電開始時点の後ケイ素原子を含む原料ガス
の流量は段階的に増加していくことを特徴とする。
本発明に係る第7のプラズマCVD法における酸化ケイ
素薄膜形成方法は、前記第1〜第6のいずれか1つの方
法において、ケイ素原子を含む原料ガスの流量が増大す
る期間が放電期間全体であることを特徴とする。
本発明に係る第8のプラズマCVD法における酸化ケイ
素薄膜形成方法は、前記第1〜第6のいずれか1つの方
法において、ケイ素原子を含む原料ガスの流量が増大す
る期間が放電開始後の所定期間であり、所定期間経過後
では前記流量が一定値に保持されることを特徴とする。
〔作用〕
本発明のプラズマCVD法による酸化ケイ素薄膜形成方
法によれば、前記のいずれの場合にも、放電開始時点及
びその直後における放電が過渡的状態にある期間にケイ
素原子を含む原料ガスの流量を抑制することによりケイ
素を含む原料ガスの分圧が定常状態時の分圧と比較して
高くなる状態を避け、これによって酸化ケイ素薄膜にお
けるケイ素が過剰に含まれる層の形成を防止した。これ
により、プール・フレンケル放出電流が低減され、リー
ク電流が低減して酸化ケイ素薄膜の電気的特性が改善さ
れた。また放電における前記過渡的期間以外の期間につ
いてはケイ素原子を含む原料ガスの流量を増し、もって
成膜速度を上昇させて薄膜の生産効率を高め、実用的レ
ベルを満足させている。
〔実施例〕
以下に、本発明の実施例を添付図面に基づいて説明する
第1図は本発明に係るプラズマCVD法による酸化ケイ
素薄膜形成方法を実施するためのプラズマCVD反応室
の要部構成の一例を概略的に示す。
第1図において、1は内部に反応室を有する反応室容器
であり、その内部中央にヒータ2とこのヒータ2の両側
に位置するプレート3とを配設し、図中右側のプレート
3に複数の基板4を配設する。
反応室容器1は内部に2つのrf電極5A,5Bが装備
されている。この実施例では、図中右側のrf電極5B
のみにrf電力を供給するように構成され、この右側の
rf電極5Bのみが成膜プロセスに関与する。またrf
電極5Bの一部に形成された孔6及びシャワーヘッド状
のガス導入部を通して原料ガス7が外部から反応室内に
供給される。更に、図中、反応室容器1の例えば下壁に
排気口8が形威され、この排気口8を通して図示しない
外部のポンプによって反応室内部の気体が排気される。
本実施例では、上記装置構成において、ケイ素原子を含
む原料ガスとして例えばシランSiH4、酸素原子を含
む原料ガスとして笑気ガスN20を反応室容器1内の反
応室に供給し、基板4の表面に酸化ケイ素の薄膜を形成
する。なお、本実施例の場合にはキャリアガスは使用し
ていない。従来のプラズマCVD法では、放電開始の時
点から放電終了の時点までの間、反応室におけるS i
 H4とN20の流量は周知の一定流量に保持される。
これに対して本発明の実施例では、N20の流量につい
ては従来と同じ一定流量に設定されるが、SiH4の流
量については下記のように一定量を流さず、放電状態に
応じて変化させ、従来とは全く異なる流量となるように
制御される。
ケイ素原子を含む原料ガスSiH4の反応室における流
量の設定の仕方について述べる。本実施例において、反
応室に流される原料ガスSiH4の流量は放電状態に対
応して変化するように制御される。第2図に原料ガスS
iH4の流量の変化の一例を示す。第2図において、時
刻t1でrf電極5Bにrf電力が供給され、基板4の
前面空間で放電が開始されてプラズマ9が発生し、時刻
t2でrf電力の供給を止め、放電を停止させる。
この時刻t1とt2で決まる時間間隔T1が全体の放電
期間となり、本実施例による酸化ケイ素薄膜の成膜時間
となる。この実施例では、放電期間T,は例えば200
sに設定されている。この放電期間T,の間N20の流
量は一定の流量に設定されている。他方、SiH4の流
量は第2図に示されている通りに変化させられる。すな
わち、放電開始時点1+  (=0)において流量はO
であり、放電開始時点直後の放電状態が過渡的である所
定期間T2の間はS i H 4の流量は例えば2次関
数的な変化特性で増大させ、時刻t3 (=90s)に
おいて例えば3 Q sccmの流量に設定し、その後
放電が停止されるまでの放電状態が安定な定常状態の間
は3 Q sccmの一定値に保持される。このように
原料ガスSiH4の反応室における流量については、放
電期間の時期、すなわち放電状態に応じて変化させるよ
うにした。
上記の時刻t,とt,の差として与えられる所定期間T
2は、図示された実施例では90S(秒)である。しか
し所定期間T2は、90Sに限定されるものではなく、
成膜や装置の条件或いは要求に応じて40〜100Sの
範囲で変化させることができるものである。放電開始後
の過渡的状態から定常状態に移行するまでの時間は40
〜1 0 08程度であるので、T2はこの範囲で選ぶ
のが適当である。
以上のように原料ガスSiH4の流量を制御してプラズ
マCVD法による酸化ケイ素薄膜形成方法を実行すると
、基板4に形成された酸化ケイ素薄膜は、後述する従来
方法との比較で明らかなように、リーク電流が極めて低
減し、例えば絶縁膜として利用される場合にはリーク電
流の面で電気的特性が極めて改善されたものとなる。同
時に、或膜時間の半ばから後半にかけてS i H4の
流量が高くなるように制御したため、或膜速度が向上し
、生産効率の面で実用上の要求を十分満たすことができ
る。
ここで、本発明に係るプラズマCVD法による酸化ケイ
素薄膜形成方法を用いると、何故、酸化ケイ素薄膜のリ
ーク電流が低減されるかということについて説明する。
ケイ素を熱酸化することにより形成された二酸化ケイ素
膜の電気伝導はファウラー●ノルドハイム(Fowle
r−No+dheim )の式によって記述されること
は知られている。これに対し、プラズマCVD法によっ
て形成された酸化ケイ素薄膜の電気伝導については上記
の式で完全に記述することができない。特に低電界領域
では上記の式で記述される以上の電流が流れ、リーク電
流が発生する。その物理的原因を研究したところ、この
増分量のリーク電流はプール・フレンケル(Poole
−Frenkele)放出電流であることが判明した。
更に、このプール●フレンケル放出電流に寄与する電子
を放出する準位は、放電開始直後の放電状態が過渡的で
あるときに形威された、ケイ素原子が過剰に含まれる酸
化ケイ素の層の部分に局在していることが判明した。そ
こで、かかる原因を考慮することにより、放電開始時点
及びその直後においてケイ素原子が過剰な酸化ケイ素の
部分が形威されることを排除すれば、酸化ケイ素薄膜の
リーク電流の面における電気的特性を改善することがで
きることになる。本発明のプラズマCVD法による酸化
ケイ素薄膜形成方法は、上記の考えに基づき発明された
ものである。
次に、第3図は、従来のプラズマCVD法によって形成
された酸化ケイ素薄膜と、本発明によるプラズマCVD
法によっ゛て形威された酸化ケイ素薄膜との特性をを比
較したものである。第3図はプラズマStyx電流In
  (ここで、縦軸のInは、In=J/E=電流密度
(A/cm2) /電界強度(V/cm)の式で定義さ
れる電流である)と印加電圧と間の電流電圧特性を示す
グラフである。
第3図において、aが従来の成膜方法による特性であり
、bが本発明の成膜方法による特性である。
本図で明らかなように、例えば電圧■1を印加した場合
には、従来の成膜方法aと本発明による成膜方法bの間
では、電流値工,の差があり、本発明の成膜方法によれ
ばプール・フレンケル電流がI,分低減されたことにな
る。このように、本発明による成膜方法に従えば、特性
bで明らかなように低電界領域における電流値が低いも
のとなっている。このことは、プール・フレンケル電流
に寄与する電子の放出中心の総数が減少し、プラズマC
VD法によって形威された酸化ケイ素薄膜の電気的特性
が改善されたことを意味する。
第4図は従来の成膜方法(a)と本発明による成膜方法
(b)とによりケイ素基板上に形成された酸化ケイ素薄
膜の深さ方向の定量分析の結果を比較した図で、この図
は、横軸がスパッタリングタイム(酸化ケイ素薄膜の深
さに対応)を表し、縦軸がオージエ(Auger )分
析による信号密度を表し、これにより酸化ケイ素薄膜の
界面における成分原子の分布構造を示している。本図で
明らかなように、従来の或膜方法による場合には、放電
が過渡的である期間に形威されたケイ素Siを含む原料
ガスの分圧が定常状態時の分圧と比較して高い状態であ
る領域Aが存在するのに対し、本発明の成膜方法による
場合にはかかる領域が存在しない。
前記実施例において、原料ガスとしてその他のものを使
用することができる。例えば、酸素原子を含む原料ガス
としてNO2 ,CO2 .02等、ケイ素原子を含む
原料ガスとしてはS 1 2 Hb *S i F4等
の無機系ケイ素化合物やTEOS等の有機系ケイ素化合
物、更にキャリアガスとして不活性或いは反応性が低い
Ar,He,N2等を、それぞれ使用することができる
また、本発明に係るプラズマCVD法による酸化ケイ素
薄膜形成方法は、次のように変更することができる。
本発明による或膜方法では、放電開始時点及び放電開始
直後にSiH4の流量を絞り、その流量を制限すること
に特徴がある。従って、放電開始時点において流量を完
全にOにする必要なく、所要の条件を満たす少流量であ
っても良い。この所要の条件とは、その少流量のSiH
4から期待される基板4における威膜速度が0 .  
2 nm/s以下であることを満足する場合をいう。こ
の条件を満足すれば、前記実施例と同じ効果を発生させ
ることができる。
放電開始直後のSiH.を増大させる期間において、S
iH4の増大のさせ方は、直線的であっても良いし、ま
たその他の関数特性を用いることもできる。更に、連続
的な変化で増大させることもできるし、階段的な変化で
増大させることもできる。加えて、増大させる期間につ
いても、前記実施例の如く、所定の期間の間のみ増大さ
せて、その後は一定値に保持することも可能であるが、
放電期間T1の全体に渡って徐々に増大させることも可
能である。いずれの場合にも、前記実施例と同様な効果
を得ることができる。
〔発明の効果〕
以上の説明で明らかなように、本発明によれば次のよう
な効果を生じる。
プラズマCVD法による酸化ケイ素薄膜形成方法におい
て、放電開始直後の過渡的状態でケイ素原子を含む原料
ガスの反応室における流量を制限し、これにより酸化ケ
イ素薄膜のケイ素の過剰なSiOの領域の形威を防止す
るようにしたため、プール・フレンケル電流の放出中心
の個数を低減することができ、もってリーク電流を低減
し、電気的特性が極めて改善された酸化ケイ素薄膜を形
成することができる。
また、ケイ素原子を含む原料ガスの流量が制限されるの
は、主に放電開始直後の過渡的期間のみであり、その他
の期間は増大された所要の流量が設定されるため、成膜
を迅速に進め、薄膜生産の効率上及び実用上極めて有効
である。
【図面の簡単な説明】
第1図は本発明に係るプラズマCVD法にょる酸化ケイ
素薄膜形成方法を実施する装置の要部構成図、第2図は
原料ガスSiH4の流量の変化の一例を示す特性図、第
3図は従来の成膜方法と本発明による成膜方法の比較を
示すための特性図、第4図は従来の成膜方法で形成した
薄膜と本発明の成膜方法で形成した薄膜との構造上の差
異を示した成分分布図である。 〔符号の説明〕 1・・・・・・反応室容器 2●●・●・●ヒータ 4・・・・・・基板 5B●・・●●rf電極 6・・・・・・原料ガス供給孔 8・・・・・・排気口

Claims (8)

    【特許請求の範囲】
  1. (1)少なくとも、ケイ素原子を含む原料ガスと酸素原
    子を含む原料ガスとを混合し、プラズマCVD法により
    酸化ケイ素薄膜を形成する方法において、ケイ素原子を
    含む原料ガスは、放電開始時点での反応室における流量
    が制限され、その後流量が増大されることを特徴とする
    プラズマCVD法による酸化ケイ素薄膜形成方法。
  2. (2)請求項1記載のプラズマCVD法による酸化ケイ
    素薄膜形成方法において、ケイ素原子を含む原料ガスの
    前記放電開始時点での反応室における流量が0であるこ
    とを特徴とするプラズマCVD法による酸化ケイ素薄膜
    形成方法。
  3. (3)請求項1記載のプラズマCVD法による酸化ケイ
    素薄膜形成方法において、ケイ素原子を含む原料ガスの
    前記放電開始時点での反応室における流量が少流量であ
    ることを特徴とするプラズマCVD法による酸化ケイ素
    薄膜形成方法。
  4. (4)請求項3記載のプラズマCVD法による酸化ケイ
    素薄膜形成方法において、ケイ素原子を含む原料ガスの
    前記少流量の程度は、基板における酸化ケイ素薄膜の成
    膜速度を0.2nm/s以下にさせる流量であることを
    特徴とするプラズマCVD法による酸化ケイ素薄膜形成
    方法。
  5. (5)請求項1〜4のいずれか1項に記載のプラズマC
    VD法による酸化ケイ素薄膜形成方法において、前記放
    電開始時点の後ケイ素原子を含む原料ガスの流量は連続
    的に増大していくことを特徴とするプラズマCVD法に
    よる酸化ケイ素薄膜形成方法。
  6. (6)請求項1〜4のいずれか1項に記載のプラズマC
    VD法による酸化ケイ素薄膜形成方法において、前記放
    電開始時点の後ケイ素原子を含む原料ガスの流量は段階
    的に増加していくことを特徴とするプラズマCVD法に
    よる酸化ケイ素薄膜形成方法。
  7. (7)請求項1〜6のいずれか1項に記載のプラズマC
    VD法による酸化ケイ素薄膜形成方法において、ケイ素
    原子を含む原料ガスの流量が増大する期間は放電期間全
    体であることを特徴とするプラズマCVD法における酸
    化ケイ素薄膜形成方法。
  8. (8)請求項1〜6のいずれか1項に記載のプラズマC
    VD法による酸化ケイ素薄膜形成方法において、ケイ素
    原子を含む原料ガスの流量が増大する期間は放電開始後
    の所定期間であり、前記所定期間経過後では前記流量が
    一定値に保持されることを特徴とするプラズマCVD法
    における酸化ケイ素薄膜形成方法。
JP30602889A 1989-11-24 1989-11-24 プラズマcvd法による酸化ケイ素薄膜形成方法 Expired - Fee Related JPH0686660B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30602889A JPH0686660B2 (ja) 1989-11-24 1989-11-24 プラズマcvd法による酸化ケイ素薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30602889A JPH0686660B2 (ja) 1989-11-24 1989-11-24 プラズマcvd法による酸化ケイ素薄膜形成方法

Publications (2)

Publication Number Publication Date
JPH03166372A true JPH03166372A (ja) 1991-07-18
JPH0686660B2 JPH0686660B2 (ja) 1994-11-02

Family

ID=17952206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30602889A Expired - Fee Related JPH0686660B2 (ja) 1989-11-24 1989-11-24 プラズマcvd法による酸化ケイ素薄膜形成方法

Country Status (1)

Country Link
JP (1) JPH0686660B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183224A (ja) * 1993-11-15 1995-07-21 Applied Materials Inc 薄膜形成方法
JPH07201749A (ja) * 1993-12-28 1995-08-04 Applied Materials Inc 薄膜形成方法
JP2002261285A (ja) * 2001-02-27 2002-09-13 Toshiba Corp 薄膜トランジスタの製造方法
US6541313B2 (en) 1993-03-12 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Transistor and process for fabricating the same
US7241703B2 (en) 2003-05-30 2007-07-10 Matsushita Electric Industrial Co., Ltd. Film forming method for semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541313B2 (en) 1993-03-12 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Transistor and process for fabricating the same
US6939749B2 (en) 1993-03-12 2005-09-06 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing a semiconductor device that includes heating the gate insulating film
JPH07183224A (ja) * 1993-11-15 1995-07-21 Applied Materials Inc 薄膜形成方法
JPH07201749A (ja) * 1993-12-28 1995-08-04 Applied Materials Inc 薄膜形成方法
JP2002261285A (ja) * 2001-02-27 2002-09-13 Toshiba Corp 薄膜トランジスタの製造方法
US7241703B2 (en) 2003-05-30 2007-07-10 Matsushita Electric Industrial Co., Ltd. Film forming method for semiconductor device

Also Published As

Publication number Publication date
JPH0686660B2 (ja) 1994-11-02

Similar Documents

Publication Publication Date Title
TWI838570B (zh) 使用雙(二乙基胺基)矽烷藉由peald沉積具有經改良品質之氧化矽膜的方法
US5593741A (en) Method and apparatus for forming silicon oxide film by chemical vapor deposition
KR102588666B1 (ko) 기판 상의 구조물 형성 방법
JP6856651B2 (ja) 半導体アプリケーション用の水平ゲートオールアラウンドデバイスのためのナノワイヤ製造方法
US11848201B2 (en) Method of manufacturing semiconductor device, recording medium, and substrate processing method
US8492292B2 (en) Methods of forming oxide layers on substrates
US20050223982A1 (en) Apparatus and method for depositing thin film on wafer using remote plasma
US9508531B2 (en) Method of manufacturing semiconductor device by alternatively increasing and decreasing pressure of process chamber
KR20120024473A (ko) 패턴화된 표면의 기판상에 Si? N 결합을 갖는 등각성 유전막을 형성하는 방법
JPH0684888A (ja) 絶縁膜の形成方法
JPWO2007043709A1 (ja) 半導体装置の製造方法およびその製造装置
JP2007519225A (ja) ハフニウムベースの高誘電率誘電体の原子層堆積
AU748409B2 (en) Method for forming film
US20110086517A1 (en) Process for producing silicon nitride film, process for producing silicon nitride film laminate, computer-readable storage medium, and plasma cvd device
EP1269528B1 (en) Method of forming a dielectric film
US10600642B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
EP0637837A2 (en) Method for fabricating a thin film transistor
JP2004165625A (ja) 酸化物薄膜を製造するプラズマ方法
JPH03166372A (ja) プラズマcvd法による酸化ケイ素薄膜形成方法
US7507644B2 (en) Method of forming dielectric layer of flash memory device
JP2002246381A (ja) Cvd方法
KR102462461B1 (ko) 높은 질소 함량을 갖는 실리콘 니트라이드 막
US7446061B2 (en) Method of forming insulating film, method of manufacturing semiconductor device and their controlling computer program
JP4421017B2 (ja) 酸化ケイ素薄膜の成膜方法および成膜装置
JP2004111506A (ja) シリコン酸化膜作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071102

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 14

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 14

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees