JPH0316338A - 相関符号伝送システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は相関符号を用いた伝送システムに関し、特に送
信データの生成方法、該データの受信方広、およびその
装置構造に関する。

〔従来の技術〕

従来、相関符号を用いた伝送システムでは、隣接する襟
数の入力データに我る特定の符号化規則を導入し、出力
信号或分の狭帯域化を図っている。

例えば、猪瀬・宮川著ｒＰＣＭ通信の進歩』（産報）ｐ
ｐ８６に開示された２次バイボーラ（モデイファイドデ
ュオバイナリ）符号では、ビットレートがｆ０のシステ
ムに対して、メインロ一ブがｆ。／２以下となっており
、通常のＮ　Ｒ　Ｚ（Ｎｏｎ　Ｒｅｔｕｒｎ　Ｔｏ　Ｚ
ｅｒｏ）符号に比尺、１／４の帯域となっている。

また、相関伝送符号を用いた通信システムでは、或る時
刻の出力は、その時刻の入力と過去の六カとの組合せに
よって定まるため、フレーム同期用のフレームパターン
を固定とすることが困難となる。このため、受信側での
フレーム同期に関しては、例えば特開昭５９−１１９９
４７号公報の『パーシャルレスポンス伝送方式」に示さ
れるようにフレームパターンは固定とならないが、意図
的に符号則に違反するパターンを揮入することによりフ
レーム同期をとる方法が提案されている。

〔発明が解決しようとする課題〕

上記従来技術（特開昭５９−１１９９４７号）では、フ
レームの同期は可能となるものの、送信側でのフレーム
同期パターンは過去の入力に依存しているため、フレー
ム毎に一定とならず、伝送線路上で一定のパターンが＃
Ｒ測できないという問題があった。更に、公知例ｒＰＣ
Ｍ通信の進歩」ｐｐｓａに述べられているプリコーダを
併用する場合、符号器の出力は過去の全てのデータに依
存するため、フレーム同期パターンの固定は不可能にな
るだけでなく、プリコーダの回路で発生したビット誤り
の影響が、後続のデータに出るため、この誤り伝搬を抑
える必要があった。

本発明の目的は上記フレーム同期パターンを伝送線路上
で固定し、送信データの観測を容易にする伝送シスシム
を提供することにある。

フレーム同期パターンを伝送路上で固定するために、本
発明では後に詳細に説明するように符号器を構成するレ
ジスタをフレーム周期ごとにリセット／プリセットする
ようにした。しかし、符号器内部のレジスタをフレーム
周期毎にリセット／プリセッ１・すると過去のデータの
記録が完全に失われるため符号則バイオレーションが発
生する場合がある。また、受信器側はそのような符号則
バイオレーションが発生すると正しい復号ができない。

復号誤りを防ぐためにはフレーム周期ごとにビタビ復号
器もリセットしなければならないが、受信器の構戊が複
雑となる欠点がある。

本発明の他の目的は、符珍則バイオレーションを発生さ
せることなく、フレーム同期パターンを固定し、送信デ
ータの観測を容易にする伝送システムを提供することに
ある。

〔課題を解決するための手段〕

上記目的を達戊するために、本発明では、送信側の符号
器内部のレジスタ群を一定周期のフレーム毎にリセット
またはプリセットする手段を設ける。また、符号器内部
のレジスタ群の内容を保存したまま、フレーム同期信号
をバイパスする手段を設ける。

以下、第１図および第２図を用いて、これらの手段につ
いて説明する。

第１図は符号器の構成を示している。

符号器のレジスタ４１〜４３、係数器３１〜３３、モジ
ュロ２加算器２１〜２３、加算器６１〜６３、セレクタ
１およびインバータ５０から成る。出力信号を固定化す
るための手段はインバータ５０によって反転されたリセ
ット、またはプリセット信号７をレジスタ４１〜４３の
リセット、またはプリセット端子７１〜７３に入力する
ことにより、実現される。

第２図は、第１図で示したレジスタ４１〜４３、係数器
３１〜３３、モジュロ２加算器２１〜２３、加算器６１
〜６３およびセレクタ１の他に、モジュロ加算器２２の
出力とゼロ入力５を選択するセレクタ１１と、加算器６
２とゼロ入力５を選択するセレクタｌ２を備えており、
セレクタ１１および１２はフレーｔ１同期信号４により
制御される。

また、上記他の目的を達成するために、符号器に３入力
のセレクタを備え，上位からの送信データ、フレーム同
期パターン、そして符号化器の内部データをフレーム同
期信号の制御によって切り換えるようにする。第１４図
は、符号器の構成を示している。レジスタ４１〜４３、
係数器３１〜３３、モジュロ２加算器２１〜２３、加算
器６Ｌ〜６３、セレクタｌＯから戊る，セレクタ１０は
フレーム同期信号８ａ、８ｂの制御により、データ２、
フレーム同期パターン３、符号器内部信号６を切り換え
る。

〔作用〕

相関符号を生或する符号器の動作について説明する。

まず、送信系列は、第３図に示すように送信用データと
フレーム同期用のＳＹＮＣパターンから戊っており、Ｓ
ＹＮＣパターンは，一定の周期Ｔ毎に繰り返し、送信用
データの中に挿入される。

ＳＹＮＣパターンは複数のタイムスロッ１・から戊って
おり、フレーム信号がＨＩＧＨの期間に出力される。ま
た、このフレーム信号に同期した（フレーム信号に先立
って出る）リセッ１・またはプリセット信号を作成し，
この信号により内部レジスタのリセットまたはプリセッ
１〜を行なう。

第３図のタイミング信号を用いて第１図は以下の動作を
行なう。データ２とフレームパターン３はセレクタ１に
入力され、フレーム信号がＨ　Ｉ　Ｇ　Ｈの時はフレー
ムパターンを、Ｌ（１／の時はデータを選択する。セレ
クタ出力は、符号化則を生成するためのレジスタ４３に
入力され、送信クロックと同期して逐一、次段のレジス
タ４２、４１へとシフトされてゆく。各レジスタの出力
は、係数ｓ３１〜３３を経て、次段または次々段からの
係数器出力とモジュロ２加算器２１〜２３により加算さ
れ、最終的にセレクタｌ出力と加算され、レジスタ４３
入力となる。一方，各段のレジスタ出力と係数器の出力
は５加算器６１〜６３により加算され、出力信号を生成
する。

相関符号の符号器では、伝送路上でのビット誤りの影響
を避けるために、″プリコーダ′゛と呼ばれる上記２］
．〜２３のモジュロ２加算器を適用するが、この場合過
去に入力されたデータが、レジスタを介してフィードバ
ックされることになるため、固定の７１ノームパターン
３を入力しても，従来の符号器ではその出力が過去のデ
ータの内容に依存してしまい，フレーム毎にフレームパ
ターンが変化するという欠点がある。そこで、本発明で
は、第３図に示すリセットまたはプリセット信号又はイ
ンバータ５０に通した信号により、内部レジスタ４１〜
４３をリセット又はブリセットし、その内容をフレーム
パターン３が入力される前に、毎回同一にするという動
作を行なう。また、第２図では、第１のレジスタ４３の
係数器３３出力をモジュロ２加算器２２および加算器６
２に通した信号に、各々セレクタ１ｌおよび１２を付加
し、ゼロ値５との選択出力を再びモジュロ２加算器２３
および加算器６３に入力する。このセレクタ１１および
１２はフレーム信号によってその出力が切換えられ， （１）フレー・ム信号：ＨＩＧＨの時：ゼロ入力５（２
）フレーム信号＝ＬＯＷの時；７１および７２を出力す
るという動作を行なうことによって、フレームパターン
時にレジスタ４１〜４３内にある過去のデータの影響を
除去するものである。

上記第１図および第２図の符号化方法により、フレーム
毎に符号器のフ１ノームパターンの固定化が図れ、相関
符診ジステムにおけるフレーム同期が容易にかつ高速に
実現できる。

また，上記他の目的を達或する手段について作用を説明
する。

第１５図１，こ送信フ１ノームの構或を示す。フレーム
同期用のＳＹＮＣパターン３の直前に、符号器内部デー
タ６が挿入される。この制御はフレーム同期信号８によ
り制御される。フレーム同期信誇８ａがＨレベル、フレ
ーム同期信号８ｂがＬレベルの区間Ｔａでは符号器内部
データ６が送出される。フレーム同期信号８ａがＬレベ
ル、フレーム同期信号８ｂがＨレベルの区間Ｔｂではフ
レーム同期パターン３が送出される。フレーｔ５同期信
号８ａおよび８ｂが共にＬレベルの区間Ｔｃではデータ
２が送出される。

この動作を第１４図に即して説明する。セレクタ１０は
上述のようにフレーム同期信号８によって制御され、デ
ータ２、フレーム同期パターン３、符号器内部データ６
のずれかを出力する。セレクタ１０が符号器内部データ
６を出力する場合、モジュロ２加算器２３の２つの入力
には同じ内部データ６が入力されることになる。したが
ってモジュロ２加算６２３の出力は必ず０になる．この
出力はレジスタ４３〜４１へ入力されｊ頃々にシフ］〜
される．レジスタ４１〜４３の個数がＮ個の場合、符号
器内部データ６がセレクタ１０から出力される区間をＮ
ビットとしておけば、Ｎ個のレジスタ４１〜４３の内部
はすべて０にセットされ、フＩノーム同期パターン３は
必ず同じ信号に符号化されることになる。この場合、外
部から強制的に１／ジスタ内容をリセットするわけでは
なく、Ｉノジスタ内容１士符号器内部データ６として送
信信号に反映されるため符号則バイオＩノーションは生
じむい。

〔実施例〕

以下、本発明の第１の実施例を第４図〜第１３図により
説明する。

第４図は第１の実施例を用いた時の相関符号を用いた伝
送システムの構或を示している。送信クロツク１０１に
同期した送信データ１００をスクランブラ１１０に通す
ことにより、ゼロ連続長を有限の長さに抑える。このス
クランブラ出力１１０と固定のフレームパターン１１１
とを多重化器１１３により速度変換および多重化した後
、相関符号用プリコーダ１１４、コーダ１１５および不
要帯域成分を抑圧するための送信フィルタ１１６を通し
て伝送線路１１７に送信する。この際、一定の周期でフ
レームパターンを挿入するためのフレーム制御回路１１
２を設け、これにより多重化部１１３およびブリコーダ
１１４およびコーダ１１５の内部状態を制御し、固定の
フレームパターンを作成する。上記多重化部１１３、ブ
リコーダ１１４およびコーダー１１５が符号器１１８を
構或する。

一方、受信側では，受信フィルタ１２７により帯域外雑
音を除去し、レベル制御のためのＡＧＣ（Ａｕｔｏｍａ
ｔｉｃ　Ｇａｉｎ　Ｃｏｎｔｒｏｌ）　ｌ　２　６、線
路歪を保障するためのイコライザ１２５によりデータ識
別のためのアイパターンを開かせる。イコライザ１２５
出力は、データのＡＤ変換を行なうＡＤ変換部１２３、
および受信信号からクロック或分を抽出するクロック抽
出部１２４に入力される。

ＡＤ変換されたデータは、フレーム同期部１２２および
相関符号の符号則に基づいた最尤復号器１２１に入力さ
れ、ＩＩ　Ｏ　ＩＴまたはＩＩ　Ｉ　Ｉ＋に復号された
データが送信側のスクランブラエ１０と逆の特性を持つ
デスクランブラ１２０に入方され、その出力が受信デー
タとして得られる。ここで、クロック抽出部１２４で抽
出されたクロック信号により、ＡＤ変換を行ない、復号
用のサンプル・データを得る，更に、フレーム同期部１
２２によって得られるフレーム同期信号１０２によって
，最尤復号器１２１の動作をＡｃｔｉｖａｔｅ／　Ｄｅ
ａｃｔｉｒａｔｅする。以上が、相関符号を用いた伝送
シテスムに本発明を適用する場合の実施例であり、相関
符弼の符号則としては，Ｆ　（Ｄ）＝１＋Ｄ，１−Ｄ．
１＋Ｄ”，１−Ｄ”，１＋Ｄ３　１−Ｄ３　１＋Ｄ＋Ｄ
”＋Ｄ”，１＋Ｄ−Ｄ”−Ｄ３等があげられる。ここで
、Ｄは伝送ビットレ−１一単位の遅延を表す。

上記実施例は、どのような符号則に対しても、汎用的に
，適用することができる。

次に符号則として、Ｆ　（Ｄ　）　＝　１　−　Ｄ２（
ＰａｒｔｉａｌＲｅｓｐｏｎｓｅ　Ｃｌａｓｓ４　）を
選んだ場合の本発明の実施例を示す。

第５図は１−Ｄ２に対するプリコーダおよびコーダを示
す。本符号は、２値の入力に対して、出力は３値となる
。本符号器の場合、内部レジスタ１５０および１５１は
２個あり、この内部レジスタの内容（Ｄよ，Ｄ２）を状
態とした時の状態遷移図を第６図に示す。

第７図は、上記符号器１１８を対象とした本発明の実施
回路を示す。本回路は、フレームパターン入力時に内部
レジスタをリセットする方式となっており、２つのＤフ
リップフ口ップ１７２および１７３のリセット端子を用
いている。また、プリコーダのモジュロ２加算器は、Ｅ
ｘｃｌｕｓｉｖｅ−ＯＲ回路１７１によって実呪してい
る。本符号器では、Ｆ（Ｄ）＝１−０２ｈなっているた
め，減算器が必要となってくるが、ここでは、オペアン
プ１７８と抵抗Ｒによって実呪している。ここで、オペ
アンプ入力の４つの論理ゲート１７４〜１７７によって
、（ａ，ｂ）のレベルと（ｃ，ｄ）のレベルを以下のよ
うに定めている。

第３図で述べたように、リセット１号は、７Ｌ／ーム信
号に先立って入カされるが、この時、リセットされる直
前の２個のレジスタの値によっては、直後のフレームパ
ターンにょり１−Ｄ２という符号則に違反する出力が出
てくる可能性がある。

第８図は、リセットまたはプリセソ１・する直前のレジ
スタの内部状態と、リセットまたはプリセット後の出力
との関係を示したものである。ここでｙ。−ｚｐ’Ｉｎ
−ｚはリセットまたはプリセッＩ・する２スロットおよ
び１スロット前の出カ値、ｙｎはリセットまたはプリセ
ット直後の出刃値を示している。

Ｆ（Ｄ）＝１−Ｄ”の場合、第６図がらゎがるように，
その出力系列としては、符号則上禁止される第９図のパ
ターンが生じる。上記のプリセットまたはリセットによ
って符号則に違反するパターンが生じることは好ましく
むい。しかしながら、第８図のｙ。一ａ＋　３／ｎ−ｍ
＋　ｙｎ）を見ると、リセットまたはブリセット後のフ
レームパターンとして、′“０″を入力すると全ての場
合について符号Ｕいこ違反しないことがわかる。従って
、リセットまたはプリセットの直後、“０″を先頭とす
るフレームパターンの入力により、符号器の出力は一定
周期毎に固定のフレームパターンをとることが可能とな
る。

更に、“０″に続くフレームパターンとしては、（１）
符号則を満たす任意のパターン （２）符号則に違反する任意のパターンを選択すること
ができる。（２）の場合は、上記リセットまたはプリセ
ッ１・の場合と異なり、符号則の違反を検出してフレー
ム同期をとることができる。Ｆ（　Ｄ　）　＝　１　＋
　Ｄｘの場合、符号則に違反するパターンとして（Ａ、
Ａ、Ａ），（−Ａ、　−Ａ、−Ａ），　　（−Ａ、Ａ、
−Ａ），　　（Ａ、−Ａ、Ａ），（Ａ、Ｏ，Ａ）．（−
Ａ、Ｏ，−Ａ）を選ぶ、二とができる（但し、Ａは任意
のレベル）。

次に、本発明を適用した受信部の構成例を示す。

第４図に示したように、受信部では相関符号の符号則に
基づいた最尤復号が可能となる。Ｆ（Ｄ）＝１−Ｄ”の
場合に対する復号器の回路構成例を第１０図に示す。１
−Ｄ２に対する復号器の構成法として、１−Ｄの復号器
を２個用意しておき、これを受信入力毎に交互に切り換
えて用いる方法がある。本発明の場合、フＩノーム周期
パターン送信時に内部レジスタをリセットするため、本
来の符号則がキャンセルされる。従って、受信側で符号
則に基づいた復号を行なうと誤まった判定をするため、
受信側においても７１ノーム同期信号に基づいた相関復
号を停止する必要がある。

第１０図の動作を第１１図のタイミングチャートにより
説明する。まず、受信クロック１０４に同期して入力さ
れる受信データ１０３を、Ｄフリップフロップ２００に
よりラッチすると同時に、分周器２０１により受信クロ
ック１０４を分周し、インバータ２０２により分周クロ
ツクの反転クロック２１］を得る。一方、受信側で生成
されるフレーム同期信号１０２をインバータ２０８によ
り反転し、この信号により上記２つの分周クロツク２１
０および２１１のイネーブル／ディスエープルをゲート
２０３および２０４によってかけ、ビタビ復号器クロッ
ク２１２および２１３を得る。

ビタビ復号器２０５および２０６は，上記クロツクによ
って交互に動作し、復号結果を出力するが、セレクタ２
０７によって夕ロック入力のあったビタビ復号器の出力
を選択する。

以上のように、フレーム同期信号をイネーブル信号とし
て利用することによって，本発明に対する最尤復号を実
現することが可能となる。

第工２〜１３図は、本発明を２線化伝送システムに適用
した場合の実施例を示す。まず、２線化伝送方式の１つ
としてＴ　Ｃ　Ｍ　（Ｔｉｍｅ　Ｃｏｎ＋ｐｒｅｓｓｅ
ｄＭｕｌｔｉｐｌｅｘｉｎｇ）方式があり、この方法は
第１２図に示すように、送信バーストと受信バーストを
時分割的に切り換えて用いる方式である。この際、送信
バースト間の周期Ｔは Ｔ≧２Ｘ　　（Ｔａ＋Ｔｏ＋Ｔａ） となるように選ばれる。ここで．ＴＢは送信バースト長
、ＴＤは伝送路の伝搬遅延時間、Ｔａは送信バーストお
よび受信バースｉ・間のガード時間を示している．また
、送信バースＩ・のフレームフォーマットとして第１３
図に示す構成が考えられるが、この場合２フレームパタ
ーンは周期Ｔで繰り返し送信される。本発明のリセット
またはブリセッｈは、送信バースト終了直後、またはフ
レームパターン送信直前のタイミングでかければよく、
２線化伝送システムに対しても同様に適用を図ることが
可能となる。

尚、送信部のレジスタをリセッ１−する際、同期パター
ンは、例えば「ｏ　ｏ　ｏ　＊木＊』（＊は任意の０／
１）と選び、２ビット目の○入力後にリセットをかける
。本実施例において、先頭の２ビットで、１−Ｄ２フィ
ルタに対するＤＣバランスをとった後、送信部のレジス
タをリセットし、符号の禁止則に違反しない０を入力し
，以下後続の「本本＊」によってフレーム同期パターン
を形戊する。以上の例によれば、１−Ｄ１フィルタに対
して、３ビットの連続したＯ入力を先頭に持つフレーム
同期パターンを選ぶことにより、ＤＣバランス機能とフ
レーム同期機能を同時に満足することが可能となる。

また、本発明の第２の実施例を図１５〜ｌ７を用いて説
明する。

第１６図は、本発明の第２の実施例を用いた時の伝送シ
ステムの構或を示している。第４図との違いは多重化部
１１３が３入力であり、プリコーダ１１４の内部データ
が多重化部１１３に入力されている点である。それに伴
い、フレーム制御部１１２の出力も２本になる， 符号則として、Ｆ（Ｄ）＝１−Ｄ”を選んだ場合の符号
器１１８′の構或を第１７図に示す。３入力セレクタ１
７９は第１５図に示されるタイミングに従って、データ
２、フレーム同期パターン３、符号器１１８′の内部デ
ータ６のいずれかを出方する。一例として送信クロック
４．０９６ＭＨｚ、フレーム周期Ｔが１２５μＳの場合
をとると、内部データ６が出力される区間Ｔ＾は符号器
１１８内でレジスタとして２個のフリップフ口ップ１７
２、１７３が用いられているため２　ｂｉｔ分、約４８
８ｎｓとなり、フ１ノーム同期パターン３が出力される
区間Ｔａを６ｂｉｔ分、約１．４６μｓとすると、デー
タ２が出力される区間は５　０　４　ｂｉｔ分、約１２
３μｓとなる。再び第１７図に戻って説明すると、内部
データ６はモジュロ２加算器として用いられるＥｘｃｌ
ｕｓｉｖｅ−ＯＲ回ＩＩ　１　７　１の一方の入力にも
接続されている。セレクタ１７９が内部データ６を出力
すると，　Ｅｘｃｌｕｓｉｖｅ−ＯＲ回路１７１の２つ
の入力は一致するため、出力は必ずＯとなる。この出力
はレジスタとして用いられるフリップフロップ１７２、
１７３にＪｌｌｆｆ番に入力され、レジスタをリセット
する役割を果たす。この後，内部データ６は符号器１１
８′内部で符号化され、リセット直前のフリップフロッ
プ１７２，１７３の内容に応じて、オペアンプ１７８の
出力として以下の１ノベルが得られる． また内部データ６は１フレーム内の送信データのパリテ
ィーを表しているため、受信器内でパリティー検査とし
て用いることも可能である。

また本実施例では、送信デー２が２値の場合を例にとっ
たが、多値入力の場合も各演算素子およびレジスタを多
値対応とすれば、同様の構成で実現できる。

続いて、以上で説明した伝送方式のシステム適用例を示
す。第１８図は交換機に本発明を適用した例である。端
末３２３と交換機３２７はｉｉ　話線３１９を用いて接
続されている。交換機３２７は交換回路０２６および伝
送回路３１７より構成される。また端末３２３は通信イ
ンターフヱース３２１、データ端末３２２ａおよび電３
舌機３２２ｂから構或され、通信インターフェース３２
７はさらに伝送回路３１７とプロトコル処理部３２０か
ら構威される。本発明は電話線３１９を介して接続され
た２つの伝送回路３１７からなるシステムにおいて用い
られる。伝送回路３１７の構戊の一部は第４図および第
１６図に示している。

〔発明の効果〕

本発明により，相関符号伝送システムにおいて固定のフ
レーム同期パターンを送信することができる。

具体的には，固定のフ１ノーム同期パターンが得られる
ことにより、受信部を接続することなく伝送線路上で直
接フレーム信号をモニターすることができる。本機能に
より、フレーム周期毎に複数の論理チャネルを有するシ
ステムに対して、どのチャネルが使用中か否かを直ちに
判定することができる．また、プリコーダ内部で発生し
たビット誤りを一定周期毎にリセットすることにより、
誤り伝搬を最大フレーム周期長以下に抑えることができ
、ビット誤り率の改善を図ることが可能となる。更に、
受信側での伝送符号から２値データへの識別および最尤
復号によるデータの復号に先立って、フレーム同期を行
なうことが可能となるため、上記処理部の遅延に依存し
ない高速の引き込みが可能となる。

また、本発明によれば、符号器の内部データを取り出し
て符号器の入力とすることにより、符号則バイオレーシ
ョンは発生せず、従来のビタビ復号器を適用できる。

【図面の簡単な説明】

第１図および第２図は本発明による符号器の構成図、第
３図は第１図の動作タイミングを示すタイミング・チャ
ート図、第４図は本発明を適用した伝送システムの構或
図、第５図はＰＲ４　（モデファイド・デュオパイナリ
ー）符号の符号器の構戒図、第６図は符号器の状態遷移
図、第７図は第５図回路のｌ実施例を示す回路図、第８
図（ａ）、（ｂ）はそれぞれ符号器の内部レジスタのリ
セットによる出力パターン、および内部レジスタのプリ
セットによる出力パターンを示す図、第９図は、符号則
に違反するパターンを示す図、第１０図は、本発明を適
用した最尤復号回路図、第１１図は第１０図の動作を表
すタイミングチャート図、第１２図はＴＣＭ方式による
２ｌ＆ｌ！化伝送方式を示す図、第１３図はバーストデ
ータのフレームフォーマットを示す図、第１４図は本発
明の第２の実施例における符号器の構成図、第１５図は
第１４図の動作タイミングを示すタイミング・チヤ−！
・図、第１６図は相関符号伝送システムに適用した本発
明の第２の実施例を示す図、第１７図は第１６図中の符
号器の構成図、第１８図は本発明の通信システムへの適
用例を示す図である。 第 Ｓ 緯 茅 ６ 区 ％ （ノ Ｏん 第ｇ図 （ａノ Ｒｅｓｅｔ　（θθ）　Ｌ　ｒ＝　４　今（ｂ） Ｐｒ−ｅｓｅｔ　＜ｙ　＋）しｈｏ−＞第９図 （７） （２） ＩＪ） （４） （Ｓ） （６） 茶７２回 丁・ハ゛−スト同Ｘ月 丁８　・ハースト五 Ｔ＆ ２７′−１”朗間 Ｔｏ ？云迷七吾｛云卯丈遅■■■５ ）ｒノ３　図 第ｙ４欝 ト　　谷

Claims (1)

1. 【特許請求の範囲】 １、既送信データ列および現在の送信データを用いて送
   信レベルを定める相関符号伝送システムにおいて、送信
   データおよびフレーム同期用データを切り換える手段、
   送信データ列を一時的に記憶する複数の記憶手段、該記
   憶手段の内容の組合わせで定まる送信レベルを出力する
   計算手段を有し、一定の周期毎に上記複数の記憶手段の
   内容をリセットまたはプリセットすることにより、フレ
   ーム同期用データ期間内の送信レベルを予め定めた固定
   のパターンとして出力することを特徴とする相関符号伝
   送システム。 ２、前記リセットまたはプリセット動作をフレーム毎の
   最終送信データ入力後にかけることを特徴とする第１請
   求項記載の相関符号伝送システム。 ３、前記リセットまたはプリセット状態にある符号器に
   対して、対象とする相関符号の禁止則を満足するフレー
   ム同期パターンを入力することを特徴とする第１請求項
   または第２請求項記載の相関符号伝送システム。 ４、前記禁止則を満足するフレーム同期パターンの直後
   に禁止則に違反する固定のフレーム同期パターンを付加
   することを特徴とする第３請求項記載の相関符号伝送シ
   ステム。 ５、前記相関符号としてパーシャルレスポンスクラス４
   （モディファイド・デュオバイナリー）を対象とし、禁
   止則に違反する符号器出力として（Ａ、Ａ、Ａ）、（−
   Ａ、−Ａ、−Ａ）、（−Ａ、Ａ、−Ａ）、（Ａ、−Ａ、
   Ａ）、（Ａ、Ｏ、Ａ）、（−Ａ、Ｏ、−Ａ）なるパター
   ン（但し、Ａは任意のレベル）を選択することを特徴と
   する第４請求項記載の相関符号伝送システム。 ６、過去の入力データを用いて現在の出力を定める相関
   符号伝送システムにおいて、一定周期のフレーム毎に送
   信側の符号器内部の記憶手段の内容を用いないで、予め
   用意したフレーム同期パターンを選択して符号器出力と
   することを特徴とした相関符号伝送システム。 ７、前記相関符号の符号器の内部に記憶手段の出力をバ
   イパスする回路を設けたことを特徴とする第６請求項記
   載の相関符号伝送システム。 ８、第１請求項〜第７請求項記載の相関符号伝送システ
   ムにおいて、受信側で、フレーム同期パターンを抽出す
   る手段、および相関符号の有する冗長性を利用した最尤
   復号手段を有し、上記手段から抽出されたフレーム同期
   信号により該復号器の動作をロックし、リセット、プリ
   セットおよびバイパス動作の影響を除去することを特徴
   とした相関符号伝送システム。 ９、相関符号を利用した最尤復号手段であり、フレーム
   同期信号によって復号手段内部の動作をロックまたは解
   除する信号インタフェースを有する最尤復号器。 １０、送信データから伝送フレームを生成して伝送路上
   に送出するための送信部と、受信した伝送フレームから
   送信データを復号するための受信部とからなる相関符号
   伝送システムにおいて、上記送信部は、送信クロック生
   成部、フレーム同期パターンを生成するためのフレーム
   同期パターン生成部と、上記送信クロック生成部からの
   送信クロックに応じてフレーム同期信号を出力する制御
   部と、第１〜第３の入力線を有し、各入力線の入力信号
   を上記フレーム同期信号に応じて選択的に出力するため
   のセレクタと、上記セレクタの出力から伝送フレームを
   生成するための符号器とを備え、上記セレクタの第１の
   入力線には送信データが入力され、第２の入力線には上
   記フレーム同期パターン生成部からのフレーム同期パタ
   ーンが入力され、第３の入力線には、上記符号器の内部
   信号が入力されるようにしたことを特徴とする相関符号
   伝送システム。 １１、上記符号器は、上記送信データを一時的に記憶す
   るための複数のレジスタと、各レジスタからの出力信号
   と上記セレクタ出力とを演算するための第１演算子群と
   、各レジスタの出力信号を加算して送信データとして出
   力するための第２演算子群とを備え、上記第１演算子群
   内にあって、上記セレクタ出力に対して直接演算を行う
   演算子に入力される信号を上記符号器の内部信号として
   用いることを特徴とする第１項記載の相関符号伝送シス
   テム。