JPH03161951A - Failure analyzer for semiconductor element - Google Patents
Failure analyzer for semiconductor elementInfo
- Publication number
- JPH03161951A JPH03161951A JP30125889A JP30125889A JPH03161951A JP H03161951 A JPH03161951 A JP H03161951A JP 30125889 A JP30125889 A JP 30125889A JP 30125889 A JP30125889 A JP 30125889A JP H03161951 A JPH03161951 A JP H03161951A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- hot spot
- phase transition
- picture
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 230000007704 transition Effects 0.000 claims abstract description 23
- 230000002950 deficient Effects 0.000 claims abstract description 20
- 239000004973 liquid crystal related substance Substances 0.000 claims description 26
- 230000015654 memory Effects 0.000 claims description 19
- 230000007547 defect Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、ＬＳＩ等の半導体素子の不良を解析する装置
、特に液晶の相転移現象を応用した半導体素子不良解析
装置に関する。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a device for analyzing defects in semiconductor devices such as LSIs, and particularly to a device for analyzing defects in semiconductor devices that applies the phase transition phenomenon of liquid crystals.
〈従来の技術〉
半導体素子不良解析装置とは、半導体素子が不良動作を
起こした場合に、その原因となるショト或いはリーク等
の不良が発生している箇所を解析する装置をいう。この
種の半導体素子不良解析装置には種々のものがあるが、
その中で液晶が熱によってその相を液晶から液体に転移
する相転移現象を応用したものがある。<Prior Art> A semiconductor device failure analysis device is a device that analyzes the location where a defect such as a short or a leak occurs when a semiconductor device malfunctions. There are various types of semiconductor element failure analysis equipment of this type, but
Among them, there is one that applies the phase transition phenomenon in which liquid crystal changes its phase from liquid crystal to liquid due to heat.
かかる半導体素子不良解析装置による不良解析は以下の
手順で行われる。Failure analysis by such a semiconductor element failure analysis apparatus is performed in the following steps.
■半導体素子の表面に液晶を薄く塗布する。■ Apply a thin layer of liquid crystal to the surface of the semiconductor element.
■液晶が塗布された半導体素子を偏光顕微鏡のステージ
にセットする。なお、当該半導体素子は感通可能になっ
ている。■Set the semiconductor device coated with liquid crystal on the stage of a polarizing microscope. Note that the semiconductor element is electrically conductive.
■半導体素子を液晶の相転移現象が発生ずる直前の温度
にまで加熱する。(2) Heating the semiconductor element to a temperature just before the liquid crystal phase transition phenomenon occurs.
■半導体素子に不良が発生ずるような電圧を印加する。(2) Applying a voltage that will cause defects to the semiconductor element.
■ショー１・、リーク等が発生している不良箇所が発熱
して、その部分の液晶が相転移現象を起こす。■Show 1: A defective location where a leak or the like occurs generates heat, causing a phase transition phenomenon in the liquid crystal at that location.
■相転移現象を起こした箇所は、偏光顕微鏡では黒い点
（以下、ホットスポットとする）として観察される。■The areas where the phase transition phenomenon occurs are observed as black dots (hereinafter referred to as hot spots) under a polarizing microscope.
■ホットスポットが観察されたならば、半導体素子に印
加する電圧を下げるか又は半導体素子の温度を下げるか
してホットスポットを可能な限り小さくする。(2) If a hot spot is observed, reduce the hot spot as much as possible by lowering the voltage applied to the semiconductor element or lowering the temperature of the semiconductor element.
■ホットスポットを写真撮影して、不良箇所の解析を行
う。■Take photos of hot spots and analyze defective locations.
く発明が解決しようとする課題〉
しかしながら、上述した従来の半導体素子不良解析装置
には以下のような問題点がある。Problems to be Solved by the Invention> However, the above-described conventional semiconductor element failure analysis apparatus has the following problems.
■半導体素子の不良箇所を可能な限り詳細に特定するた
めには、相転移現象が発生している箇所、すなわちホソ
１・スポットをできるかぎり小さくした状態で写真撮影
を行わなければならない。このため、半導体素子に印加
する電圧をＦげるか又は半導体素子の温度を下げるかし
てホットスポットを小さくするが、液晶は０．１゜Ｃ程
度の温度変化にも反応して、相転移現象を起こすので、
ホッ１・スポッ１〜を最小にした状態で写真撮影をする
ことはかなり困難である。(2) In order to identify the defective part of a semiconductor element in as much detail as possible, it is necessary to take a photograph of the part where the phase transition phenomenon occurs, that is, to make the spot 1 as small as possible. For this reason, the hot spot can be reduced by increasing the voltage applied to the semiconductor element or lowering the temperature of the semiconductor element, but liquid crystals react to temperature changes of about 0.1°C and undergo phase transitions. Because it causes a phenomenon
It is quite difficult to take photographs with minimum hot spots and spots.
■また、ホットスポットは写真撮影の露光中において一
定でなければならないが、これものと同様の理由によっ
て困難である。■Also, the hot spot must remain constant during the exposure for photography, which is difficult for the same reasons.
■写真は偏光顕微鏡を介した状態、ずなわら偏光された
状態で撮影されるので半導体素子のパターンが不鮮明に
なりがちである。■Photographs are taken with polarized light through a polarizing microscope, so the patterns of semiconductor devices tend to be unclear.
■上述したような理由により、半導体素了の不良箇所の
位置決め精度は４〜５μｍが限度であるとともに不良箇
所の解析に長時間を要する。(2) Due to the above-mentioned reasons, the accuracy of positioning a defective part of a semiconductor substrate is limited to 4 to 5 .mu.m, and it takes a long time to analyze the defective part.
本発明は上記事情に鑑みて創案されたもので、不良箇所
の位置決め精度を向上させることができるとともに、短
時間で不良箇所の解析を行うことができる半導体素子不
良解析装置を提供することを目的としている。The present invention was devised in view of the above circumstances, and an object of the present invention is to provide a semiconductor element failure analysis device that can improve the accuracy of positioning a defective location and analyze the defective location in a short time. It is said that
〈課題を解決するための手段〉
本発明に係る半導体素子不良解析装置は、表面に液晶が
塗布された半導体素子及びその周辺雰囲気を液晶の相転
移現象が発生ずる直前の温度にまで加熱する恒温ブロッ
クと、前記半導体素子に不良を再現する論理パターンに
応した電圧を印加する論理パターン発生器と、前記半導
体素子の不良箇所を液晶の相転移現象として検出する偏
光顕微鏡と、この偏光顕微鏡を介して相転移現象の最暗
点を格納する第ｌメそり及び通常光による半導体素子の
画像を格納する第２メモリとを有し、両画像を同時にモ
ニタに表示する画像処理装置とを備えている。<Means for Solving the Problems> The semiconductor device failure analysis device according to the present invention is a constant temperature device that heats a semiconductor device whose surface is coated with liquid crystal and the surrounding atmosphere to a temperature just before the phase transition phenomenon of the liquid crystal occurs. a logic pattern generator that applies a voltage according to a logic pattern that reproduces a defect to the semiconductor element; a polarizing microscope that detects a defective part of the semiconductor element as a phase transition phenomenon of liquid crystal; a first memory for storing the darkest point of the phase transition phenomenon; and a second memory for storing an image of the semiconductor element under normal light; and an image processing device for simultaneously displaying both images on a monitor. .
〈作用〉
液晶が塗布され、相転移現象が発生する直前の温度にま
で加熱された半導体素子に不良を再現する電圧を論理パ
ターン発生器によって印加し、不良箇所に相転移現象と
してのホットスポットを発生させる。<Operation> A logic pattern generator applies a voltage that reproduces a defect to a semiconductor element coated with liquid crystal and heated to a temperature just before the phase transition phenomenon occurs, creating a hot spot as a phase transition phenomenon at the defective location. generate.
論理パターン発生器による電圧を変化させてホッ１・ス
ポットを可能な限り小さくする。The voltage applied by the logic pattern generator is varied to make the hot spots as small as possible.
ホットスボソトが最も小さくなった時点での画像を第１
メモリに格納する。The first image is the one when the hot spots are the smallest.
Store in memory.
第１メモリに前記画像が格納されたならば、通常光で観
察された半導体素子の画像を第２メモリに格納する。Once the image is stored in the first memory, an image of the semiconductor device observed under normal light is stored in the second memory.
画像処理装置は、第１メモリと第２メモリとに格納され
た画像を重ね合わせてモニタに出力する。The image processing device superimposes the images stored in the first memory and the second memory and outputs the superimposed image to the monitor.
〈実施例〉
以下、図面を参照して本発明に係る一実施例を説明する
。<Example> Hereinafter, an example according to the present invention will be described with reference to the drawings.
第１図は本発明の一実施例に係る半導体素子不良解析装
置の概略的構或図、第２図は半導体素子不良解析装置の
画像処理装置に取り込まれる画像の説明図である。FIG. 1 is a schematic diagram of a semiconductor device failure analysis apparatus according to an embodiment of the present invention, and FIG. 2 is an explanatory diagram of an image taken into an image processing device of the semiconductor element failure analysis apparatus.
本実施例に係る半導体素子不良解析装置は、表面に液晶
が塗布された半導体素子４０及びその周辺雰囲気を液晶
の相転移現象が発生ずる直前の温度にまで加熱する恒温
ブロックＩＯと、前記半導体素子４０に不良を再現する
論理パターンに応じた電圧を印加する論理パターン発生
器２０と、前記半導体素子４０の不良箇所を液晶の相転
移現象とし゜ζ検出ずる偏光顕微鏡３０と、この偏光顕
微鏡３０を介して相転移現象の最昭点７ｌを格納ずる第
１メモリ及び通常光による半導体素子４０の画像を格納
する第２メモリとを存し、両画像を同時にモニタ３８に
表示ずる画像処理装置３７とを有している。The semiconductor element failure analysis apparatus according to the present embodiment includes a constant temperature block IO that heats a semiconductor element 40 whose surface is coated with liquid crystal and the surrounding atmosphere to a temperature just before the phase transition phenomenon of the liquid crystal occurs; A logic pattern generator 20 applies a voltage according to a logic pattern that reproduces a defect to the semiconductor element 40, a polarizing microscope 30 detects the defective part of the semiconductor element 40 as a liquid crystal phase transition phenomenon, and and an image processing device 37 that simultaneously displays both images on a monitor 38. have.
検査対象物としての半導体素子４０の表面には、液晶が
均−に塗布される。この液晶の塗布は、液晶の原液を半
導体素子４０の表面に滴下して、余分な液晶をスキージ
等で除去するか、液晶が熔解された揮発性有機溶剤を半
導体素子４０の表面に滴下して、その後揮発性有機溶剤
を気化させることによって行う。なお、半導体素子４０
にはパターン４Ｉが形威されている。Liquid crystal is evenly applied to the surface of the semiconductor element 40 as the object to be inspected. The liquid crystal is applied by dropping a liquid crystal solution onto the surface of the semiconductor element 40 and removing excess liquid crystal with a squeegee or the like, or by dropping a volatile organic solvent containing dissolved liquid crystal onto the surface of the semiconductor element 40. , followed by vaporizing the volatile organic solvent. Note that the semiconductor element 40
Pattern 4I is evident in this.
恒温ブロソク１０は、半導体素子４０を一定の温度（こ
の場合は、液晶に相転移現象が発生ずる温度Ｔ’Ｃの直
前の温度Ｔ一Δｔ ”Ｃ ）に加熱保持するものであっ
て、略薄皿状の外枠１１と、この外枠１１に内蔵される
ヒータブロック （図示省略）と、半導体素子４０が接
続されるソケット１２と、このソケット】２に装着され
た半導体素子４０をカバーずる保温カハー１３とを有し
ている。なお、図面中１５はプリント基板１５１ によ
ってソケットｌ２に接続されたコネクタであり、ｌｌｌ
ａは半導体素子４０及び周辺雰囲気の温度を調整ずる温
度コンｌ・ローラである。この恒温ブロック１０は、図
示しないＸ−Ｙテーブルに載置され、半導体素子４０は
自動或いは手動で恒温ブロック１０ごと移動されて観察
される。The constant temperature block 10 heats and maintains the semiconductor element 40 at a constant temperature (in this case, a temperature T-Δt''C just before the temperature T'C at which a phase transition phenomenon occurs in the liquid crystal), and is a substantially thin A dish-shaped outer frame 11, a heater block (not shown) built into this outer frame 11, a socket 12 to which a semiconductor element 40 is connected, and a heat insulator that covers the semiconductor element 40 attached to the socket 2. 15 is a connector connected to the socket 12 by a printed circuit board 151.
A is a temperature controller roller that adjusts the temperature of the semiconductor element 40 and the surrounding atmosphere. This constant temperature block 10 is placed on an XY table (not shown), and the semiconductor element 40 is automatically or manually moved along with the constant temperature block 10 and observed.
論理パターン発生器２０は、不良を再現する論理パター
ンに応した電圧を半導体素子４０に印加するものであっ
て、前記コ不クタ１５及びソケッ１・ｌ２を介して半導
体素子４０に接続される。The logic pattern generator 20 applies a voltage to the semiconductor element 40 according to a logic pattern that reproduces a defect, and is connected to the semiconductor element 40 via the connector 15 and the sockets 1 and 12.
偏光顕微鏡３０は、その接眼レンズにビデオカメラ３６
がセッｌ一されており、モニタ３８で半導体素子４０を
観察ずることができるようになっている。この偏光顕微
鏡３０は、光源３１と、光源３１からの光源光Ｌ１を偏
光させる偏光フィルタ３２と、この偏光フィルタ３２に
よって偏光された偏光光Ｌ２を対物レンズ３４側に反射
するハーフミラー３３と、半導体素子４０の表面で反射
された反射光Ｌ，を前記偏光フィルタ３２とは直交する
方向に偏光させる偏光フィルタ３５とを有している。The polarizing microscope 30 has a video camera 36 in its eyepiece.
is set up so that the semiconductor element 40 can be observed on a monitor 38. This polarizing microscope 30 includes a light source 31, a polarizing filter 32 that polarizes the light source light L1 from the light source 31, a half mirror 33 that reflects the polarized light L2 polarized by the polarizing filter 32 toward the objective lens 34, and a semiconductor It has a polarizing filter 35 that polarizes the reflected light L reflected on the surface of the element 40 in a direction perpendicular to the polarizing filter 32.
画像処理装置３７は、ビデオカメラ３６から人力された
画像を格納するとともに、当該画像をモニタ３８に表示
させるものである。この画像処理装置３７は２つのメモ
リ、すなわち液晶の相転移現象によって発生したホット
スポット７０の最暗点７１を画像として格納する第ｌメ
モリと、半導体素子４０のパターンを画像として格納す
る第２メモリとを有している。第１メモリには、最暗点
７１を指し示す十字マーク７２が付与された画像が格納
される。The image processing device 37 stores images manually generated from the video camera 36 and displays the images on the monitor 38 . This image processing device 37 has two memories, namely, a first memory that stores the darkest point 71 of the hot spot 70 generated by the phase transition phenomenon of liquid crystal as an image, and a second memory that stores the pattern of the semiconductor element 40 as an image. It has An image with a cross mark 72 pointing to the darkest point 71 is stored in the first memory.
次に、本実施例に係る半導体素子不良解析装置による不
良解析について説明する。Next, failure analysis by the semiconductor element failure analysis apparatus according to this embodiment will be explained.
■液晶が塗布された半導体素子４０を恒温ブロソク１０
上で論理パターン発生器２０に接続する。■ Semiconductor element 40 coated with liquid crystal is placed in constant temperature bath 10
Connect to the logic pattern generator 20 at the top.
■温度コントローラ１１１ａによって半導体素子４０及
びその周辺雰囲気を相転移現象が発生ずる温度Ｔ゜Ｃの
直前の温度Ｔ一ΔＬ゜Ｃにまで加熱する。(2) The temperature controller 111a heats the semiconductor element 40 and its surrounding atmosphere to a temperature T-ΔL°C just before the temperature T°C at which a phase transition phenomenon occurs.
■論理パターン発生器２０によって不良を再現する電圧
を半導体素子４０に印加し、不良箇所に相転移現象とし
てのホットスポット７０を発生させる （第２図（ａ）
参照）。■A voltage that reproduces a defect is applied to the semiconductor element 40 by the logic pattern generator 20, and a hot spot 70 as a phase transition phenomenon is generated at the defective location (Figure 2 (a)
reference).
■論理バクーン発生器２０による電圧を変化させてホン
トスポッ１−７０を可能な限り小さくする。(2) The voltage generated by the logic vacuum generator 20 is varied to make the real spot 1-70 as small as possible.
■ホットスボッ１・７０が最も小さくなった時点で画像
を第１メモリに格納する。同時に、画像処理によってホ
ットスポット７０の最暗点７１を求め、当該最暗点７１
を指し示す十字マーク７２が前記画像に付与される（第
２図（ｂ）参照）。第１メモリに格納される画像には、
半導体素子４０のパターン４１が明確には表れていない
。- Store the image in the first memory when the hot button 1/70 becomes the smallest. At the same time, the darkest point 71 of the hot spot 70 is determined by image processing, and the darkest point 71 of the hot spot 70 is determined.
A cross mark 72 pointing to the image is added to the image (see FIG. 2(b)). The images stored in the first memory include
The pattern 41 of the semiconductor element 40 is not clearly visible.
■ホットスボッ１・７０の最暗点７１の画像が第１メモ
リに格納されたならば、偏光フィルタ３２、３５を偏光
顕微鏡３０から取り除いて、第２図（Ｃ）に示すような
通常光で観察された半導体素子４０のパターン４１の画
像を第２メモリに格納する。■Once the image of the darkest point 71 of Hot Spot 1 70 is stored in the first memory, remove the polarizing filters 32 and 35 from the polarizing microscope 30 and observe it with normal light as shown in Figure 2 (C). The image of the pattern 41 of the semiconductor element 40 thus obtained is stored in the second memory.
■画像処理装置３７は、第１メモリと第２メモリとに格
納された画像を重ね合わせてモニタ３８に出力する。こ
の場合、モニタ３８には半導体素子４０のパターン４１
，最暗点７ｌ及び十字マーク７２が同時に表示される
（第２図（ｄ）参照）。(2) The image processing device 37 superimposes the images stored in the first memory and the second memory and outputs the superimposed image to the monitor 38. In this case, the pattern 41 of the semiconductor element 40 is displayed on the monitor 38.
, the darkest point 7l and the cross mark 72 are displayed at the same time.
(See Figure 2(d)).
■この画像はハードコピー装置３９から出力されて不良
解析に用いられる。(2) This image is output from the hard copy device 39 and used for failure analysis.
く発明の効果〉
本発明に係る半導体素子不良解析装置は以下のような効
果を有する。Effects of the Invention> The semiconductor device failure analysis apparatus according to the present invention has the following effects.
■画像処理装置がホットスポットを静止画像として取り
込むのでホットスボッｌ・を見掛け上固定できる。すな
わち、微妙な温度変化によるホットスポッ１・の大きさ
の変化、消失等を無視することができる。■The image processing device captures the hot spot as a still image, so the hot spot can be fixed in appearance. That is, it is possible to ignore changes in size, disappearance, etc. of hot spots 1 due to subtle temperature changes.
■ホットスポットの最暗点を画像処理で求めるので、従
来のものより不良箇所の特定に要する時間を短縮するこ
とができる。■Since the darkest point of the hot spot is determined by image processing, the time required to identify defective areas can be reduced compared to conventional methods.
■最暗点が複数個ある場合でも、それらの重心点を求め
ることにより不良箇所を近似的に示すことができる。■Even if there are multiple darkest points, the defective location can be approximately indicated by finding their center of gravity.
■半導体素子のパターンと最暗点を示す十字マークとが
モニタに同時に表示されるので、不良箇所とパターンと
の位置関係の確認が容易になる。- Since the pattern of the semiconductor element and the cross mark indicating the darkest point are displayed simultaneously on the monitor, it becomes easy to confirm the positional relationship between the defective part and the pattern.
■これらの相乗作用によって従来では１時間程度かかっ
ていた半導体素子の不良解析を１０分程度に短縮すると
ともに、不良箇所の位置決め精度を４〜５μｍから１〜
２μｍへと向上さ〜旺るこどができる。■These synergistic effects shorten the failure analysis of semiconductor devices, which previously took about an hour, to about 10 minutes, and improve the positioning accuracy of defective parts from 4 to 5 μm to 1 to 1 μm.
It can be improved to 2 μm and children can grow.
第１図は本発明の−実施例に係る半導体素子不良解析装
置の概略的構成図、第２図は半導体素了不良解析装置の
画像処理装置に取り込まれる画像の説明図である。
１０・・・恒温ブロック、２０・・・論理パターン発生
器、３０・・・偏光顕微鏡、３７・・・画像処理装置、
３８・・・モニタ、４０・・・半導体素子、４１・・・
（半導体素子の）パターン、７０・・・ホットスポッ
ト、７１・・・ （ホントスボントの）最暗点。FIG. 1 is a schematic configuration diagram of a semiconductor element failure analysis apparatus according to an embodiment of the present invention, and FIG. 2 is an explanatory diagram of an image taken into an image processing apparatus of the semiconductor element failure analysis apparatus. DESCRIPTION OF SYMBOLS 10... Constant temperature block, 20... Logic pattern generator, 30... Polarizing microscope, 37... Image processing device,
38...Monitor, 40...Semiconductor element, 41...
(Semiconductor element) pattern, 70...Hot spot, 71... (Honto Bonto) darkest point.
Claims (1)
雰囲気を液晶の相転移現象が発生する直前の温度にまで
加熱する恒温ブロックと、前記半導体素子に不良を再現
する論理パターンに応じた電圧を印加する論理パターン
発生器と、前記半導体素子の不良箇所を液晶の相転移現
象として検出する偏光顕微鏡と、この偏光顕微鏡を介し
て相転移現象の最暗点を格納する第１メモリ及び通常光
による半導体素子の画像を格納する第２メモリとを有し
、両画像を同時にモニタに表示する画像処理装置とを具
備したことを特徴とする半導体素子不良解析装置。(1) A constant temperature block that heats a semiconductor element whose surface is coated with liquid crystal and the surrounding atmosphere to a temperature just before the liquid crystal phase transition phenomenon occurs, and a voltage that corresponds to a logic pattern that reproduces a defect in the semiconductor element. a logic pattern generator that applies a voltage, a polarizing microscope that detects a defective part of the semiconductor element as a liquid crystal phase transition phenomenon, a first memory that stores the darkest point of a phase transition phenomenon through the polarizing microscope, and a normal light source. What is claimed is: 1. A semiconductor device failure analysis device comprising: a second memory for storing an image of a semiconductor device according to the invention, and an image processing device for simultaneously displaying both images on a monitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30125889A JPH03161951A (en) | 1989-11-20 | 1989-11-20 | Failure analyzer for semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30125889A JPH03161951A (en) | 1989-11-20 | 1989-11-20 | Failure analyzer for semiconductor element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03161951A true JPH03161951A (en) | 1991-07-11 |
Family
ID=17894656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30125889A Pending JPH03161951A (en) | 1989-11-20 | 1989-11-20 | Failure analyzer for semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03161951A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015023114A (en) * | 2013-07-18 | 2015-02-02 | 信越半導体株式会社 | Method of evaluating semiconductor element |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50134379A (en) * | 1974-03-28 | 1975-10-24 | ||
| JPS538068A (en) * | 1976-07-09 | 1978-01-25 | Mitsubishi Electric Corp | Finding method of maximum heat evolving points |
| JPS62190843A (en) * | 1986-02-18 | 1987-08-21 | Rohm Co Ltd | Malfunction analyzer for semiconductor chip |
| JPH01138476A (en) * | 1987-11-25 | 1989-05-31 | Rohm Co Ltd | Analyzing device for detective of semiconductor device |
-
1989
- 1989-11-20 JP JP30125889A patent/JPH03161951A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50134379A (en) * | 1974-03-28 | 1975-10-24 | ||
| JPS538068A (en) * | 1976-07-09 | 1978-01-25 | Mitsubishi Electric Corp | Finding method of maximum heat evolving points |
| JPS62190843A (en) * | 1986-02-18 | 1987-08-21 | Rohm Co Ltd | Malfunction analyzer for semiconductor chip |
| JPH01138476A (en) * | 1987-11-25 | 1989-05-31 | Rohm Co Ltd | Analyzing device for detective of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015023114A (en) * | 2013-07-18 | 2015-02-02 | 信越半導体株式会社 | Method of evaluating semiconductor element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW548405B (en) | Apparatus and method for fabricating flat workpieces | |
| TW200423276A (en) | Reading apparatus of probe trace and reading method of probe trace | |
| JPH05280945A (en) | Inspection apparatus of printed state of cream solder | |
| JP2005191387A (en) | Method and device for testing image pickup element | |
| KR20080061774A (en) | Apparatus and method of aligning mask of liquid crystal display | |
| KR100820917B1 (en) | Apparatus and Method for inspecting shape of Flexible Printed Circuit Board | |
| JP2013250225A (en) | Visual inspection device and visual inspection method | |
| JPH03161951A (en) | Failure analyzer for semiconductor element | |
| JP3597484B2 (en) | Solder printing inspection equipment | |
| JP2005017234A (en) | Visual inspection method, visual inspection device, and manufacturing equipment for electronic circuit substrate | |
| JPH10111237A (en) | Manufacture of liquid crystal display device, method and apparatus for optical inspection | |
| JPH11174106A (en) | Apparatus and method for inspection of liquid crystal driving board | |
| TW201514479A (en) | Defect viewing device and defect viewing method | |
| JP2758562B2 (en) | Internal heat generation analyzer | |
| JP3888245B2 (en) | LCD panel inspection equipment | |
| JP3068636B2 (en) | Pattern inspection method and apparatus | |
| JP6347962B2 (en) | Appearance inspection apparatus, appearance inspection method, and program | |
| JPH022947A (en) | Inspecting and repairing apparatus | |
| JP2002181727A (en) | Optical inspection apparatus | |
| JPS6284600A (en) | Apparatus for inspecting mounting of chip part | |
| JPH0428489A (en) | Laser beam machine | |
| JPH0521576A (en) | Liquid crystal analysis method of semiconductor | |
| JP2001201459A (en) | Method and apparatus for inspection of irregularity in periodic pattern | |
| JPH02128181A (en) | Apparatus for heating multikind corresponding semiconductor element | |
| JP3932115B2 (en) | LCD panel inspection equipment |