JPH0316029B2 - - Google Patents

Info

Publication number
JPH0316029B2
JPH0316029B2 JP12675984A JP12675984A JPH0316029B2 JP H0316029 B2 JPH0316029 B2 JP H0316029B2 JP 12675984 A JP12675984 A JP 12675984A JP 12675984 A JP12675984 A JP 12675984A JP H0316029 B2 JPH0316029 B2 JP H0316029B2
Authority
JP
Japan
Prior art keywords
display
substrate
wiring
line
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12675984A
Other languages
Japanese (ja)
Other versions
JPS614095A (en
Inventor
Hiroshi Nakatani
Shigeo Nakatake
Hisao Kawaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP12675984A priority Critical patent/JPS614095A/en
Publication of JPS614095A publication Critical patent/JPS614095A/en
Publication of JPH0316029B2 publication Critical patent/JPH0316029B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 <発明の技術分野> 本発明は表示パネルを有する画像表示装置に関
し、更に詳細には透明導電膜を有する透明基板と
マトリクス状に配置されたスイツチング素子が形
成された対向基板との間に表示媒体を介在せしめ
てなる画像表示装置に関するものである。
Detailed Description of the Invention <Technical Field of the Invention> The present invention relates to an image display device having a display panel, and more particularly, to an image display device having a display panel, and more specifically, a transparent substrate having a transparent conductive film and an opposing panel having switching elements arranged in a matrix. The present invention relates to an image display device in which a display medium is interposed between a substrate and a display medium.

<発明の技術的背景とその問題点> 従来、1対の基板間に介在される表示媒体とし
て例えば液晶を用い、スイツチング素子として薄
膜トランジスタ(以下TFTと略す)を用いた平
面型画像表示装置が開発され、その実用化が促進
されている。
<Technical background of the invention and its problems> Conventionally, a flat image display device has been developed that uses, for example, a liquid crystal as a display medium interposed between a pair of substrates and a thin film transistor (hereinafter abbreviated as TFT) as a switching element. and its practical application is being promoted.

第2図はこのような画像表示装置の主要構成を
示す基本回路図である。第2図において、画像表
示装置の単一画素は、TFT1、表示電極2、透
明電極3および液晶4よりなり、表示パネルとし
て画像を表示する場合にはTFT1を駆動する導
電配線としてゲート線Gi、ソース線Sjが各々240
本以上マトリクス状に配列され、画素数としては
6万個近くが形成される。ゲート線Giおよびソ
ース線Sjは表示パネルの一端から他端まで延び、
その長さは一般のICに比べて充分長く、かつ広
い面積に形成しなければならない。そのため、ゲ
ート線Gi、ソース線Sjの断線あるいはシヨート、
TFTの欠陥発生等の起こる危険性が多分にあり、
表示パネルの歩留まりを低下する原因となる。
FIG. 2 is a basic circuit diagram showing the main structure of such an image display device. In FIG. 2, a single pixel of the image display device consists of a TFT 1, a display electrode 2, a transparent electrode 3, and a liquid crystal 4. When displaying an image as a display panel, a gate line Gi is used as a conductive wiring to drive the TFT 1. Each source line Sj is 240
More than one book is arranged in a matrix, and the number of pixels is nearly 60,000. The gate line Gi and source line Sj extend from one end of the display panel to the other end,
Its length must be sufficiently longer than that of a general IC, and it must be formed over a wide area. Therefore, the gate line Gi and source line Sj may be disconnected or shorted.
There is a high risk of TFT defects occurring, etc.
This causes a decrease in the yield of display panels.

表示パネルの断線欠陥を防ぐために、ゲート線
Gi,Gi′およびソース線Sj,Sj′の両端から別々の
LSIを用に同じ信号を入力する方式があるが、1
つのラインをドライブするために2つのLSIが必
要となり、接続ピツチが細かくなるとともに微細
加工により歩留まりが低下し、駆動用LSIの増加
によるコストアツプを招く。
In order to prevent display panel disconnection defects,
Separate lines from both ends of Gi, Gi′ and source lines Sj, Sj′
There is a method of inputting the same signal for LSI, but 1
Two LSIs are required to drive one line, and as the connection pitch becomes finer, the yield decreases due to microfabrication, and the increase in the number of driving LSIs increases costs.

通常、ドライバLSIの数を減じゲート線Gi、ソ
ース線Sjの接続ピツチを拡げるため、接続端子は
ゲート線およびソース線の奇数番目を1方の辺
に、偶数番目を他方の辺に形成し、接続ピツチを
2倍に拡げて各線の片側からドライブする方式が
とられているが、このような方式によれば、ゲー
ト線Gi、ソース線Sjに断線が生じた場合にその
個所以降においてはライン欠陥となる欠点を有し
ている。
Normally, in order to reduce the number of driver LSIs and widen the connection pitch of gate lines Gi and source lines Sj, connection terminals are formed for odd-numbered gate lines and source lines on one side, and for even-numbered lines on the other side. A method is used in which the connection pitch is doubled and each line is driven from one side. According to such a method, if a disconnection occurs in the gate line Gi or source line Sj, the line after that point is disconnected. It has a defect that becomes a defect.

またゲート線とソース線の交差点でシヨートを
生じている箇所およびTFTの欠陥箇所は、その
近傍のゲート線もしくはソース線をレーザー等で
焼き切り、故意に断線させることにより他の画素
から切り離している。これらの場合も結局はゲー
ト線およびソース線自体の断線と同じこととな
り、断線箇所以後はライン欠陥となつてしまう。
In addition, points where shorts occur at the intersections of gate lines and source lines and defective points in the TFT are separated from other pixels by burning out the nearby gate lines or source lines with a laser or the like to intentionally break them. In these cases, the result is the same as a disconnection of the gate line and source line themselves, and a line defect occurs after the disconnection point.

テレビ画像のような動画を主として表示する表
示装置ではライン欠陥は非常に目立つが点欠陥は
ほとんど確認できない。このため従来より表示パ
ネルのライン欠陥を点欠陥に変換することが提案
されている。以下この構造について説明する。
In display devices that mainly display moving images such as television images, line defects are very noticeable, but point defects are almost invisible. For this reason, it has been proposed to convert line defects in display panels into point defects. This structure will be explained below.

(1) 第1の構造を第3図とともに説明する。(1) The first structure will be explained with reference to FIG.

TFT1と表示電極2をマトリクス状に形成
した第1の基板11(たとえばガラス基板)と
共通電極3を形成した第2の基板(たとえばガ
ラス基板)(図示せず)に液晶を封入した表示
パネルのソース線13が断線した場合、第1の
基板11とは別にそれより大きな外形を持つ第
3の基板(たとえばガラス基板)14を配設
し、第3の基板14上に配線電極15を形成し
て第1の基板11と第3の基板14とを接着固
定し、ソースドライバの出力端子e1と第1の基
板11のソース線13の端子a1とを結線して電
気的導通をとる。次に出力端子e1と第3の基板
14の端子b1とを結線し、第3の基板14上の
他方の端子c1とソース線13の他方の端子d1
を結線する。これによりソース信号が断線部
B1を除いた画素に供給されライン欠陥を点欠
陥として正常な画像が得られる。
A display panel includes a first substrate 11 (e.g., a glass substrate) on which TFTs 1 and display electrodes 2 are formed in a matrix, and a second substrate (e.g., a glass substrate) on which a common electrode 3 is formed (not shown), in which liquid crystal is sealed. If the source line 13 is disconnected, a third substrate (for example, a glass substrate) 14 having a larger external shape is provided separately from the first substrate 11, and the wiring electrode 15 is formed on the third substrate 14. The first substrate 11 and the third substrate 14 are adhesively fixed together, and the output terminal e 1 of the source driver and the terminal a 1 of the source line 13 of the first substrate 11 are connected to establish electrical continuity. Next, the output terminal e 1 and the terminal b 1 of the third substrate 14 are connected, and the other terminal c 1 on the third substrate 14 and the other terminal d 1 of the source line 13 are connected. This causes the source signal to
It is supplied to pixels except B1 , and a normal image is obtained by treating line defects as point defects.

この構造の欠点は、第3の基板14を第1の
基板11に重ねて配置しなければならないため
に端子a1−e1の接続において量産ベースでの適
当な接続手段がなく、例えばソースドライバお
よび出力端子e1をフレキシブル配線板(以後
FPCと記す)上に搭載し、その出力端子e1と第
1の基板11上の端子a1とを多端子同時接続す
る場合にはFPCの下部に位置する第3の基板
14との結線はFPCが障害となつてできない
といつた不都合を生じる。
The disadvantage of this structure is that the third board 14 must be placed over the first board 11, so there is no suitable connection means for connecting the terminals a 1 - e 1 on a mass-produced basis. and output terminal e 1 to the flexible wiring board (hereinafter
FPC), and when connecting the output terminal e 1 and the terminal a 1 on the first board 11 at the same time, the connection with the third board 14 located at the bottom of the FPC is This causes inconveniences such as being unable to do so due to FPC being an obstacle.

(2) 第2の構造を第4図とともに説明する。(2) The second structure will be explained with reference to FIG.

第3図に示した第1の構造を改善する手段と
してプリント回路基板(以後PWBと記す)を
補助基板にいた構造について説明する。
As a means for improving the first structure shown in FIG. 3, a structure in which a printed circuit board (hereinafter referred to as PWB) is used as an auxiliary board will be described.

第4図aは第2の構造を示す平面図、同図b
は同図aのA−A′断面図を示す。
Figure 4a is a plan view showing the second structure, Figure 4b
shows a sectional view taken along line A-A' in Figure a.

第4図a及びbにおいて11は第1の基板、
12は第2の基板、24はソース線、21は
PWB、22はPWB上の補正用配線、23は
FPCを示す。第1の基板11のゲート線、ソ
ース線のドライバはFPC23上に実装され
FPC上の電極(図示せず)と第1の基板11
上の電極l2とは第1の基板11の外周で多端子
接続されている。この後、PWB21をFPC2
3の上部に配置し固定する。
In FIGS. 4a and 4b, 11 is the first substrate;
12 is a second substrate, 24 is a source line, 21 is a
PWB, 22 is correction wiring on PWB, 23 is
Shows FPC. The gate line and source line drivers of the first board 11 are mounted on the FPC 23.
Electrodes on FPC (not shown) and first substrate 11
A multi-terminal connection is made to the upper electrode l 2 at the outer periphery of the first substrate 11 . After this, change PWB21 to FPC2
Place it on the top of 3 and fix it.

表示パネル上で断線B2が生じた場合、ソー
ス線24の端子a2−B2間にはソース信号が供
給されるがB2−d2間には供給されない。ソー
ス線24のソース信号が供給されている側の端
子a2とPWB21上の端子b2を結線し配線22
を通して他方の端子c2とソース線24上の他方
の端子d2とを結線することによりライン欠陥は
取り除かれる。しかし、この場合にはFPC2
3上部にPWB21を配置するため、第1の基
板11上の端子(a2,d2)との間に1mm〜1.5
mmの段差が生じ、金属細線を用いて結線する場
合は非常に不利である。また表示パネルのテス
ト段階で表示欠陥が発見されてもドライバ等を
実装したFPC23と多端子接続し、その上に
PWB21を配置固定した後でなければ表示欠
陥の補正はできない。さらに第1の基板11に
接続したFPC23を折り曲げて表示領域を含
む表示装置の面積を小さくしようとしても、
PWB21の占有する面積により阻害されてし
まうといつた欠点を有する。
When a disconnection B 2 occurs on the display panel, a source signal is supplied between terminals a 2 and B 2 of the source line 24, but not between terminals B 2 and d 2 . Connect terminal a 2 of the source line 24 to which the source signal is supplied and terminal b 2 on the PWB 21, and wire 22
Line defects are removed by connecting the other terminal c 2 and the other terminal d 2 on the source line 24 through the line. However, in this case, FPC2
3. In order to arrange the PWB 21 on the upper part, there is a distance of 1 mm to 1.5 mm between the terminals (a 2 , d 2 ) on the first board 11.
This creates a step difference of mm, which is very disadvantageous when connecting using thin metal wire. In addition, even if a display defect is discovered during the test stage of the display panel, it can be connected to the FPC23 with drivers etc. mounted on it with multiple terminals.
Display defects cannot be corrected until after the PWB 21 is fixed in position. Furthermore, even if you try to reduce the area of the display device including the display area by bending the FPC 23 connected to the first substrate 11,
This has the disadvantage that it is obstructed by the area occupied by the PWB 21.

上記以外に第1の構造では第1の基板11と第
3の基板14との貼り合わせ工程が必要であり、
第2の構造では第1の基板11とPWB21との
固定工程および固定部品が必要となり、双方とも
コストアツプにつながる欠点を有している。
In addition to the above, the first structure requires a step of bonding the first substrate 11 and the third substrate 14,
The second structure requires a process for fixing the first substrate 11 and the PWB 21 and fixing parts, and both have drawbacks that lead to increased costs.

<発明の目的> 本発明は上記従来の欠点を除去するためになさ
れたもので、表示パネル作製プロセス完了時以後
どの時点においても表示パネル上に生ずる欠陥を
容易に補正し、その後駆動回路を接続する前にテ
スト等で表示パネルの駆動電極に駆動信号を印加
するだけで表示画像の検査が可能な画像表示装置
を提供することを目的とし、この目的を達成する
ため、本発明は、互いに重ね合わされた第1及び
第2の基板から成る表示セルと、該表示セル内に
介在されて表示画面を構成する表示媒体と、前記
第1の基板上で前記表示画面の一方縁から他方縁
を貫通して前記表示画面領域外へ延設されて成る
表示駆動用導電配線と、を具備して成る画像表示
装置において、前記第1の基板面上には前記表示
画面の外周に沿つて前記導電配線の欠損を補正す
る補正用配線が配設され、該補正用配線は、前記
表示画面を挟んで片側が前記表示画面を貫通する
前記導電配線の一方端と接続可能な第1接続部位
を有しかつ他方側が前記導電配線の他方端と接続
可能な第2接続部位を有し、該第1及び第2接続
部位で前記導電配線の欠損に基くライン欠陥を点
欠陥に変換する信号供給路の補正機能が前記表示
セル面上に具設されていることを特徴とする。
<Object of the Invention> The present invention has been made in order to eliminate the above-mentioned conventional drawbacks, and it is possible to easily correct defects that occur on the display panel at any time after the completion of the display panel manufacturing process, and then connect the drive circuit. An object of the present invention is to provide an image display device capable of inspecting a displayed image by simply applying a drive signal to the drive electrodes of a display panel in a test or the like before testing. a display cell consisting of a first and second substrate, a display medium interposed within the display cell and forming a display screen, and a display medium penetrating from one edge to the other edge of the display screen on the first substrate; and a display driving conductive wiring extending outside the display screen area, wherein the conductive wiring is provided on the first substrate surface along the outer periphery of the display screen. A correction wiring for correcting a defect is provided, and the correction wiring has a first connection portion connectable to one end of the conductive wiring passing through the display screen on one side with the display screen in between. and the other side has a second connection portion connectable to the other end of the conductive wiring, and correction of the signal supply path converts a line defect based on a defect in the conductive wiring into a point defect at the first and second connection portions. It is characterized in that a function is provided on the display cell surface.

<発明の実施例> 以下、図面を参照して本発明の一実施例を詳細
に説明する。
<Embodiment of the Invention> Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.

第1図aは本発明の一実施例を説明する表示パ
ネル部の構成図、同図bは同図aのX−X′断面
図である。
FIG. 1a is a configuration diagram of a display panel portion explaining an embodiment of the present invention, and FIG. 1b is a sectional view taken along line X-X' in FIG. 1a.

第1図a及びbにおいて、マトリクス状に配設
されるスイツチング素子と該スイツチング素子を
駆動する金属配線(ソース線及びゲート線)が形
成された第1の基板11と、該第1の基板11に
対向配置される第1の基板11より小さく透明導
電膜の対向電極が形成された第2の基板(ガラス
基板)12とで表示セルを構成し、該セル内に電
界効果型ネマテイツク液晶を封入することによ
り、第1の基板11と第2の基板12の重畳領域
内が表示画面となる表示パネルが作製される。金
属配線及び対向電極は駆動回路に接続され、液晶
が表示駆動される。即ち、上記表示画面の一方縁
から他方縁を貫通して表示画面外方へ延設されて
いる金属配線を適宜選択してスイツチング素子を
選択的にオンオフ制御することによりスイツチン
グ素子に直結されたドレイン電極と対向電極との
間に介設されている液晶の電気光学的特性が変化
し、スイツチング素子の選択に対応したマトリク
ス表示が行なわれる。この場合、表示パターンは
第2の基板12を介して観測者に視認される。
In FIGS. 1a and 1b, a first substrate 11 on which switching elements arranged in a matrix and metal wiring (source lines and gate lines) for driving the switching elements are formed; A display cell is constituted by a second substrate (glass substrate) 12 on which a counter electrode of a transparent conductive film is formed, which is smaller than the first substrate 11 and which is arranged opposite to the first substrate 11, and a field-effect nematic liquid crystal is sealed in the cell. By doing so, a display panel is manufactured in which the overlapping region of the first substrate 11 and the second substrate 12 serves as a display screen. The metal wiring and the counter electrode are connected to a drive circuit, and the liquid crystal is driven for display. That is, by selectively controlling the switching elements on and off by appropriately selecting the metal wiring extending outward from the display screen from one edge of the display screen to the other edge, the drain directly connected to the switching element is connected. The electro-optical characteristics of the liquid crystal interposed between the electrode and the counter electrode change, and a matrix display corresponding to the selection of the switching elements is performed. In this case, the display pattern is visible to the observer through the second substrate 12.

このような液晶表示装置は表示パネルを作製す
る段階で多層金属配線および絶縁層を利用して製
作される。即ち第1の基板11上で第2の基板1
2の外側領域に第1の金属を用いて形成したソー
ス線32を延設し、補正用端子a3,d3とソースド
ライバを実装したFPC31との接続用端子hを
形成する。また延設されたソース線32上に絶縁
層34を形成した後、第2の金属を用いて補正用
配線33をソース線32と略々直交する方向に形
成し、この補正用配線33上にソース線32と電
気的に接続可能な第1及び第2接続部位となる接
続用端子b3及びc3を形成する。この端子b3及びc3
はソース線32の補正用端子a3,d3とリード接続
されるものであり、ソース線の間に設けられる。
補正用配線33は更に第1の基板11上で第2の
基板12の外周に沿つてゲート線形成領域35に
延展され、ゲート線(図示せず)に略々直交して
形成され、補正用配線33上の一方に形成された
端子b3と他方に形成された端子c3とが電気的に接
続されて成る。
Such liquid crystal display devices are manufactured using multilayer metal wiring and insulating layers during the manufacturing process of the display panel. That is, the second substrate 1 is placed on the first substrate 11.
A source line 32 made of a first metal is extended to the outer region of the source line 2 to form a connection terminal h between the correction terminals a 3 and d 3 and the FPC 31 on which the source driver is mounted. Further, after forming an insulating layer 34 on the extended source line 32, a correction wiring 33 is formed using a second metal in a direction substantially perpendicular to the source line 32, and a correction wiring 33 is formed on the correction wiring 33. Connection terminals b 3 and c 3 that become first and second connection portions electrically connectable to the source line 32 are formed. This terminal b 3 and c 3
are lead-connected to the correction terminals a 3 and d 3 of the source line 32, and are provided between the source lines.
The correction wiring 33 is further extended on the first substrate 11 along the outer periphery of the second substrate 12 to a gate line formation region 35, and is formed substantially perpendicular to the gate line (not shown). A terminal b 3 formed on one side of the wiring 33 and a terminal c 3 formed on the other side are electrically connected.

即ち、本実施例においては第2の基板12の外
側領域の第1の基板11上の外周4辺にそれぞれ
補正用配線33,33,33,33が相対する2
辺を隣接する2辺のうちの1辺上に延展して接続
形成される。なお、補正用配線33は第1の基板
11上で環状に形成する必要はなく、コの字状に
形成されれば良い。
That is, in this embodiment, the correction wirings 33, 33, 33, 33 are connected to the four sides of the outer periphery of the first substrate 11 in the outer region of the second substrate 12, respectively.
The sides are extended onto one of the two adjacent sides to form a connection. Note that the correction wiring 33 does not need to be formed in an annular shape on the first substrate 11, but may be formed in a U-shape.

補正用配線33の線幅は表示領域にあるソース
線32の2倍程度とし、線間隔も線幅と同等程度
に形成する。また絶縁層34も適当に厚くしてお
けば、ソース線32あるいはゲート線(図示せ
ず)に断線やシヨートの様な欠陥が生じても補正
用配線部33ではこのような欠陥は生じ難くな
る。
The line width of the correction wiring 33 is approximately twice that of the source line 32 in the display area, and the line spacing is also approximately equal to the line width. Furthermore, if the insulating layer 34 is made appropriately thick, even if a defect such as a break or a short occurs in the source line 32 or the gate line (not shown), such a defect will hardly occur in the correction wiring section 33. .

上記表示パネルの作製後、電気テストにより、
ソース線32に欠陥部B3が発見され断線が生じ
ている場合、ソース線32の端子a3から欠陥部
B3までは正常にソース信号が供給されているが、
断線部B3より他方の端子d3(B3〜d3)には信号は
供給されない。
After manufacturing the above display panel, an electrical test revealed that
If a defective part B3 is found in the source line 32 and a disconnection has occurred, the defective part
The source signal is being supplied normally up to B 3 , but
No signal is supplied from the disconnection portion B 3 to the other terminal d 3 (B 3 to d 3 ).

この場合にはソース線32の一端にある端子a3
と補正用配線33の一方端子b3とを結線し、補正
用配線33上の他方の端子c3とソース線上の端子
d3とを結線することによりソース信号は断線部
B3を除いたソース線32全部に供給される。従
つてライン欠陥は除かれ画像表示の上で欠陥がほ
とんど確認できない点欠陥に変換することができ
る。
In this case, the terminal a 3 at one end of the source line 32
and one terminal b3 of the correction wiring 33, and the other terminal c3 on the correction wiring 33 and the terminal on the source line.
By connecting d 3 , the source signal can be connected to the disconnected part.
It is supplied to all source lines 32 except B3 . Therefore, line defects can be removed and converted into point defects that are almost invisible on image display.

即ち、本発明においては、補正用配線33は第
1の基板11の外周縁部に略コ字状に形成されて
おり、ソース線の間に位置する補正用配線33上
に補正用端子が設けられているため、補正用配線
33の一側部上の補正用端子と欠陥部を有するソ
ース線32のソースドライバに接続された側に設
けられた端子とを接続すると共に補正用配線33
の他側部上の補正用端子とソース線32の他端側
に設けられた端子とを結線することにより、ライ
ン欠陥が除かれる。
That is, in the present invention, the correction wiring 33 is formed in a substantially U-shape on the outer peripheral edge of the first substrate 11, and the correction terminal is provided on the correction wiring 33 located between the source lines. Therefore, the correction terminal on one side of the correction wiring 33 and the terminal provided on the side connected to the source driver of the source line 32 having the defect are connected, and the correction wiring 33
By connecting the correction terminal on the other side and the terminal provided on the other end side of the source line 32, line defects are removed.

なお、金属破線及び補正用配線33は従来同様
のAl,Cu,Ni,Au等の箔、蒸着膜、メツキ膜、
印刷層その他で形成することができる。
Note that the metal broken line and the correction wiring 33 are made of foil, vapor deposited film, plating film, etc. of Al, Cu, Ni, Au, etc. as in the past.
It can be formed by a printed layer or the like.

以上の如き構成とすることによつて、 (1) ソース線32上の端子a3,d3のすぐ近傍に補
正用配線の端子b3,c3が形成されかつ両端子a3
〜d3とも同一基板の同一面上にあるため結線の
線長が数100μm程度と非常に短かくすることが
でき、更に段差がないため容易に結線が可能と
なる。
With the above configuration, (1) the terminals b 3 and c 3 of the correction wiring are formed in the immediate vicinity of the terminals a 3 and d 3 on the source line 32, and both terminals a 3
Since both ~d and 3 are on the same surface of the same substrate, the length of the wire connection can be made very short, on the order of several hundred μm, and furthermore, since there are no steps, the wire connection can be made easily.

(2) ソース線32上の端子a3,d3と補正用配線3
3の端子b3,c3は同一面上で形成され、位置を
あらかじめ指定することができるため、結線の
自動化が可能となりコストダウンにつながる。
(2) Terminals a 3 and d 3 on source line 32 and correction wiring 3
Since the terminals b 3 and c 3 of No. 3 are formed on the same surface and their positions can be specified in advance, it is possible to automate the connection, leading to cost reduction.

(3) 補正用配線幅および線間隔を各々数10μmと
すれば配線ピツチは100〜200μmであり補正用
配線33を10本形成しても補正用配線領域は1
〜2mm増加するのみであり表示パネルはほとん
ど大きくならない。
(3) If the correction wiring width and line spacing are each several tens of μm, the wiring pitch is 100 to 200 μm, and even if 10 correction wirings 33 are formed, the correction wiring area is 1.
It only increases by ~2 mm, and the display panel hardly becomes larger.

(4) 補正用配線33は第1の基板11上に形成す
るため、従来例における第3図の第3の基板1
4および第4図のPWB21は不要となり、基
板の貼り付け工程およびPWB21を固定する
部品(図示せず)も不要となり、部品点数を減
少することができるためコストダウンが可能と
なる。
(4) Since the correction wiring 33 is formed on the first substrate 11, it is different from the third substrate 1 in FIG. 3 in the conventional example.
4 and the PWB 21 shown in FIG. 4 are no longer necessary, and the process of attaching the board and the parts (not shown) for fixing the PWB 21 are also no longer necessary, and the number of parts can be reduced, making it possible to reduce costs.

(5) 補正用配線33は通常の表示パネル作製工程
を増加させることなく、形成することができる
ため大幅なコストダウンが可能となる。
(5) Since the correction wiring 33 can be formed without increasing the normal display panel manufacturing process, it is possible to significantly reduce costs.

(6) 補正用配線33を表示パネル上に形成したこ
とにより、表示パネル作製プロセス完了後、電
気テストにより発見される欠陥は液晶を注入封
止した後の段階からいつでも補正可能である。
(6) By forming the correction wiring 33 on the display panel, defects found by electrical tests after the display panel manufacturing process is completed can be corrected at any time after the liquid crystal is injected and sealed.

(7) 本発明にしたがつて欠陥が補正された表示パ
ネルは駆動回路接続前の段階でテスタ等によつ
て駆動電極hに画像信号を印加するだけで、画
像を表示することが出来、欠陥補正後の表示パ
ネルの検査が容易となる。
(7) A display panel whose defects have been corrected according to the present invention can display an image by simply applying an image signal to the drive electrode h using a tester or the like before connecting the drive circuit, and The display panel after correction can be inspected easily.

等の優れた利点を得ることができる。You can obtain excellent advantages such as:

尚、上記説明においてはソース線に対して述べ
たがゲート線においても同様のことが可能であ
る。
Incidentally, in the above explanation, the source line has been described, but the same can be applied to the gate line.

また表示媒体として液晶を、スイツチング素子
としてTFTを用いて説明したが、表示媒体とし
てエレクトロクロミツク材料、スイツチング素子
としてMOSFET、MIM、ダイオード等を用いて
も何らさしつかえない。
Furthermore, although the description has been made using a liquid crystal as a display medium and a TFT as a switching element, there is no problem in using an electrochromic material as a display medium and a MOSFET, MIM, diode, etc. as a switching element.

<発明の効果> 以上の様に、本発明を用いれば、導電配線の欠
損に起因して生ずる信号の供給されない線領域即
ちライン欠陥が、補正用配線の両側部に位置する
接続部位とライン欠陥となつた配線導線の表示パ
ネル左右側外方位置での接続箇所をそれぞれ相互
接続して補正用配線を利用した新たな信号供給路
を架設することによつて信号の供給が可能とな
り、欠損部位のみの点欠陥に変換されることにな
る。従つて表示装置としての歩留りも向上するこ
とになり表示パネル上の欠陥を容易に補正するこ
とができる上にコストダウンを図ることが可能と
なるものである。表示パネル中で発生するライン
欠陥は一般的に多くても数本程度以下のオーダで
ありまた一本の配線導体中に欠損部が2箇所以上
存在する確率は非常に少ない。従つて本発明は少
ない線数の配線導体を表示パネルの外周に配設す
ることにより極めて有効にライン欠陥を消失させ
ることができる。また作業性が良好で大量生産に
も適し、その技術的価値は多大である。
<Effects of the Invention> As described above, if the present invention is used, a line area where no signal is supplied, that is, a line defect, caused by a defect in the conductive wiring can be fixed to the connecting portion located on both sides of the correction wiring and the line defect. By interconnecting the connection points of the damaged wiring conductors at the outer positions on the left and right sides of the display panel and constructing a new signal supply path using correction wiring, it is possible to supply signals, and the defective parts can be fixed. Only point defects will be converted. Therefore, the yield of the display device is improved, and defects on the display panel can be easily corrected, and costs can be reduced. The number of line defects that occur in a display panel is generally on the order of a few lines or less at most, and the probability that two or more defective portions exist in one wiring conductor is extremely low. Therefore, the present invention can eliminate line defects very effectively by arranging wiring conductors with a small number of lines around the outer periphery of the display panel. In addition, it has good workability and is suitable for mass production, and its technical value is great.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図aは本発明の一実施例である液晶表示パ
ネルの構造を示す平面図、第1図bは第1図aの
X−X′断面図、第2図は従来のスイツチング素
子を用いた画像表示装置の基本回路図、第3図及
び第4図a,bはそれぞれ従来の表示パネルの構
造を示す構成図である。 11……第1の基板、12……第2の基板、3
1……FPC、32……ソース線、33……補正
用配線、34……絶縁層。
FIG. 1a is a plan view showing the structure of a liquid crystal display panel according to an embodiment of the present invention, FIG. 1b is a sectional view taken along line X-X' in FIG. 1a, and FIG. The basic circuit diagram of a conventional image display device, FIG. 3, and FIGS. 4a and 4b are block diagrams showing the structure of a conventional display panel, respectively. 11...first substrate, 12...second substrate, 3
1...FPC, 32... Source line, 33... Correction wiring, 34... Insulating layer.

Claims (1)

【特許請求の範囲】 1 互いに重ね合わされた第1及び第2の基板か
ら成る表示セルと、該表示セル内に介在されて表
示画面を構成する表示媒体と、前記第1の基板上
で前記表示画面の一方縁から他方縁を貫通して前
記表示画面領域外へ延設されて成る表示駆動用導
電配線と、を具備して成る画像表示装置におい
て、前記第1の基板面上には前記表示画面の外周
に沿つて前記導電配線の欠損を補正する補正用配
線が配設され、該補正用配線は、前記表示画面を
挟んで片側が前記表示画面を貫通する前記導電配
線の一方端と接続可能な第1接続部位を有しかつ
他方側が前記導電配線の他方端と接続可能な第2
接続部位を有し、該第1及び第2接続部位で前記
導電配線の欠損に基くライン欠陥を点欠陥に変換
する信号供給路の補正機能が前記表示セル面上に
具設されていることを特徴とする画像表示装置。 2 導電配線が表示画面領域内でマトリクス状に
形成されている特許請求の範囲第1項記載の画像
表示装置。
[Scope of Claims] 1. A display cell consisting of first and second substrates stacked on top of each other, a display medium interposed within the display cell to constitute a display screen, and a display medium disposed on the first substrate. In the image display device, the display drive conductive wiring extends outside the display screen area by penetrating from one edge of the screen to the other edge, and the display drive conductive wiring is provided on the first substrate surface. A correction wiring for correcting defects in the conductive wiring is arranged along the outer periphery of the screen, and the correction wiring is connected to one end of the conductive wiring passing through the display screen on one side with the display screen in between. a second connection portion having a possible first connection portion and the other side of which is connectable to the other end of the conductive wiring;
A correction function for a signal supply path that converts a line defect based on a defect in the conductive wiring into a point defect is provided on the display cell surface at the first and second connection portions. Characteristic image display device. 2. The image display device according to claim 1, wherein the conductive wiring is formed in a matrix within the display screen area.
JP12675984A 1984-06-18 1984-06-18 Image display unit Granted JPS614095A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12675984A JPS614095A (en) 1984-06-18 1984-06-18 Image display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12675984A JPS614095A (en) 1984-06-18 1984-06-18 Image display unit

Publications (2)

Publication Number Publication Date
JPS614095A JPS614095A (en) 1986-01-09
JPH0316029B2 true JPH0316029B2 (en) 1991-03-04

Family

ID=14943215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12675984A Granted JPS614095A (en) 1984-06-18 1984-06-18 Image display unit

Country Status (1)

Country Link
JP (1) JPS614095A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2523190B2 (en) * 1989-08-29 1996-08-07 シャープ株式会社 Matrix type display device
JPH04350824A (en) * 1991-05-29 1992-12-04 Sanyo Electric Co Ltd Display device and its disconnection defect remedying method

Also Published As

Publication number Publication date
JPS614095A (en) 1986-01-09

Similar Documents

Publication Publication Date Title
US6980264B2 (en) Repair method for defects in data lines and flat panel display incorporating the same
US6111558A (en) Liquid crystal displays including closed loop repair lines and methods of repairing same
KR100778168B1 (en) Display device
US6922226B2 (en) Liquid crystal display device implementing improved electrical lines and the fabricating method
US20130294003A1 (en) Substrate for display and liquid crystal display utilizing the same
KR101458910B1 (en) Display device
KR100800330B1 (en) Liquid crystal panel for testing signal line of line on glass type
US6587176B2 (en) Display device comprises a plurality of first data drive circuits connected to N data lines and second data driving circuit connected to M data lines, wherein M&lt;N
WO2007135893A1 (en) Display device
KR19980075976A (en) Board for flat panel display for repairing wiring
KR100293982B1 (en) LCD panel
JP2001330850A (en) Liquid crystal display device and its defect rectifying method
KR100293981B1 (en) LCD Display
JPH095381A (en) Method for inspecting connection between liquid crystal panel and drive circuit element
JPH0316028B2 (en)
JPH0316029B2 (en)
KR100734232B1 (en) method for fabricating liquid crystal display device
KR101048710B1 (en) Liquid crystal display
KR101021747B1 (en) Liquid crystal display
KR19990009398A (en) Structure of data application part of liquid crystal display
KR100254871B1 (en) Lcd panel and semiconductor with bump line
KR20060120328A (en) Array substrate for liquid crystal display device
US11774822B2 (en) Liquid crystal display device
JPH0750278B2 (en) Liquid crystal display
JP3418684B2 (en) Active matrix type liquid crystal display

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term