JPH03154519A - Bipolar d/a converter - Google Patents

Bipolar d/a converter

Info

Publication number
JPH03154519A
JPH03154519A JP29568889A JP29568889A JPH03154519A JP H03154519 A JPH03154519 A JP H03154519A JP 29568889 A JP29568889 A JP 29568889A JP 29568889 A JP29568889 A JP 29568889A JP H03154519 A JPH03154519 A JP H03154519A
Authority
JP
Japan
Prior art keywords
polarity
data
registers
converters
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29568889A
Other languages
Japanese (ja)
Inventor
Takuya Omizo
大溝 卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP29568889A priority Critical patent/JPH03154519A/en
Publication of JPH03154519A publication Critical patent/JPH03154519A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To prevent an offset error from fluctuating due to the changeover of the polarity by adding outputs of 2 sets of D/A converters applying DA conversion to a data stored in 2 registers in different polarity, and outputting the result. CONSTITUTION:A data written in registers 2, 3 is cleared when an H logic is issued to a clear terminal CL and a data is fetched when a write signal WR is supplied while an L logic is issued to the clear terminal CL. The data A is fetched in the register 2 when a write command signal WR is supplied while the polarity discrimination circuit SG is at an L logic state, the content of the register 3 is subject to polarity inversion by an inverter 13 and cleared to zero. Thus, one of the registers 2, 3 is cleared to zero without fail and a data corresponding to the analog voltage outputted to the other is written. The data written in the registers 2, 3 is DA-converted by D/A converters 4, 5 and the outputs of DA conversion are inputted to an analog adder 12 and they are added. Thus, even when the polarity changes, the offset voltage does not fluctuate.

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は正と負の両極性のアナログ電圧を出力する両
極型DA変換器に関する。
DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" The present invention relates to a bipolar DA converter that outputs analog voltages of both positive and negative polarities.

「従来の技術」 第6図に従来の両極型DA変換器の構成を示す。"Conventional technology" FIG. 6 shows the configuration of a conventional bipolar DA converter.

従来の両極型DA変換器はデータバスラインを通じて送
られて来るディジタル信号を1時記憶する二つのレジス
タ2及び3と、これら二つのレジスタ2及び3に取込ま
れたディジタルデータをそれぞれDA変換する二つのD
A変換器4及び5と、この二つのDA変換器4及び5が
出力するアナログ電圧を選択して取出す二つのスイッチ
6及び7と、この二つのスイッチ6及び7をディジタル
データに含まれる極性判定ヒツト信号によって選択して
何れか一方をオンに操作するスイッチ制御回路8と、二
つのスイッチ6及び7によって1されて取出されたアナ
ログ信号を増幅するバッファ増幅器9と、このバッファ
増幅器9から出力させるアナログ電圧信号を所定のレベ
ルに増幅する極性反転増幅器11とによって構成される
A conventional bipolar DA converter has two registers 2 and 3 that temporarily store digital signals sent through a data bus line, and performs DA conversion on the digital data taken into these two registers 2 and 3, respectively. two D's
A converters 4 and 5, two switches 6 and 7 that select and extract analog voltages output by these two DA converters 4 and 5, and polarity determination included in digital data between these two switches 6 and 7. A switch control circuit 8 that selects and turns on one of the signals according to the hit signal, a buffer amplifier 9 that amplifies the analog signal taken out by the two switches 6 and 7, and an output from the buffer amplifier 9. The polarity inverting amplifier 11 amplifies an analog voltage signal to a predetermined level.

レジスタ2及び3にはディジタルデータの供給と同期し
て書込指令信号WRが与えられ、DA変換すべきディジ
タルデータを取込む。従って二つのレジスタ2及び3に
は常時同一のディジタルデータが書込まれ、この二つの
同じデータがDA変換器4及び5に入力され、それぞれ
のDA変換器4及び5によって極性が異なるアナログ電
圧に変換する。
A write command signal WR is applied to registers 2 and 3 in synchronization with the supply of digital data, and the digital data to be DA-converted is loaded. Therefore, the same digital data is always written in the two registers 2 and 3, these two same data are input to the DA converters 4 and 5, and the respective DA converters 4 and 5 convert them into analog voltages with different polarities. Convert.

図の例ではDA変換器4はO〜+x mを出力し、DA
変換器5は−x (V)〜0(v)を出力するDA変換
器とした場合を示す。
In the example shown in the figure, the DA converter 4 outputs O~+x m, and the DA
A case is shown in which the converter 5 is a DA converter that outputs -x (V) to 0 (v).

データバスライン1にはDA変換すべきデータの極性を
表わす極性信号SGがlビット含まれており、この極性
信号SGのJ(とLによって二つのスイッチ6及び7が
選択されて何れか一方がオンに操作され、所望の極性を
持つアナログ電圧を極性反転増幅器11で極性反転して
出力する。
The data bus line 1 includes l bits of a polarity signal SG representing the polarity of data to be DA converted, and two switches 6 and 7 are selected by J (and L) of this polarity signal SG, so that one of the switches is When turned on, the polarity inverting amplifier 11 inverts the polarity of an analog voltage having a desired polarity and outputs the analog voltage.

「発明が解決しようとする課題」 第6図に示した回路構成の両極型DA変換器によれば正
側のアナログ出力と負側のアナログ出力はそれぞれ二つ
のDA変換器4及び5から出力されるから、この二つの
DA変換器のオフセント誤差がOになっていないと、第
7図に示すように正側と負側の間でオフセント誤差が大
きく変動する欠点がある0図においてΔE、はDA変換
器4のオフセット誤差、−ΔE2はDA変換器5のオフ
セット誤差を示す。
"Problem to be Solved by the Invention" According to the bipolar DA converter having the circuit configuration shown in FIG. 6, the positive analog output and the negative analog output are output from the two DA converters 4 and 5, respectively. Therefore, if the offset error of these two DA converters is not O, ΔE is The offset error of the DA converter 4, -ΔE2, indicates the offset error of the DA converter 5.

このオフセント誤差は互いに大きさが異なるために補正
が難かしい。またオフセット誤差のためにゼロ点で信号
に不連続が生じる欠点もある。
This offset error is difficult to correct because it has different magnitudes. Another disadvantage is that the offset error causes discontinuity in the signal at the zero point.

更にスイッチ6及び7が切替るとき、スパイクノイズが
発生し、このスパイクノイズによって後段側でアナログ
電圧を利用する回路が誤動作する不都合が生じる。
Further, when the switches 6 and 7 are switched, spike noise is generated, and this spike noise causes a disadvantage that a circuit using an analog voltage at a subsequent stage malfunctions.

この発明の第1の目的は極性の切替によってオフセット
誤差が変動しない両極型DA変換器を提供しようとする
ものである。
A first object of the present invention is to provide a bipolar DA converter in which the offset error does not change due to polarity switching.

この発明の第2の目的は極性の切替があってもスパイク
ノイズが発生しない両極型DA変換器を提供しようとす
るものである。
A second object of the present invention is to provide a bipolar DA converter that does not generate spike noise even when polarity is switched.

「課題を解決するための手段」 この発明においてはDA変換すべきデータの極性に応じ
て何れか一方がデータを取込む二つのレジスタと、 二つのレジスタに記憶したデータをそれぞれ異なる極性
でDA変換する二つのDA変換器と、この二つのDA変
換器のDA変換出力を加算して出力するアナログ加算器
と、 によって両極型DA変換器を構成したものである。
"Means for Solving the Problem" In this invention, there are two registers, one of which takes in data depending on the polarity of the data to be DA-converted, and DA-conversion of the data stored in the two registers with different polarities. A bipolar DA converter is constructed by two DA converters that perform the following steps, and an analog adder that adds and outputs the DA conversion outputs of the two DA converters.

この発明の構成によれば、出力すべき極性に対応した側
のレジスタにDA変換すべきデータを書込み他方のレジ
スタにはゼロを書込む、二つのレジスタに書込んだデー
タは常時二つのDA変換器でそれぞれ異なる極性でDA
変換し、その二つのDA変換器の変換出力をアナログ加
算器で加算して出力する。
According to the configuration of the present invention, data to be DA-converted is written to the register corresponding to the polarity to be output, and zero is written to the other register. Data written to the two registers is always subjected to two DA-conversions. DA with different polarity on each device.
The converted outputs of the two DA converters are added by an analog adder and output.

従ってこの発明の両極型DA変換器によれば、二つのD
A変換器の出力は常時アナログ加算器で加算されており
、出力すべきアナログ電圧の極性は二つのレジスタのデ
ータの有無によって切替られる。
Therefore, according to the bipolar DA converter of the present invention, two D
The outputs of the A converters are constantly added by an analog adder, and the polarity of the analog voltage to be output is switched depending on the presence or absence of data in the two registers.

このようにこの発明では極性切替スイッチを用いないか
ら極性切替時にスパイクノイズが発生することはない。
As described above, since the present invention does not use a polarity changeover switch, no spike noise is generated when changing the polarity.

また二つODA変換器の出力は常時アナログ加算器で加
算されているから、オフセント誤差ΔE1と一ΔE2は
常時加算された状態ΔE1 +(−ΔEx)とされ、小
さい値に維持される。更にアナログ電圧の極性が切替わ
ってもオフセント誤差は変動しない。
Furthermore, since the outputs of the two ODA converters are always added together by the analog adder, the offset errors ΔE1 and -ΔE2 are always added to a state of ΔE1 + (-ΔEx), which is maintained at a small value. Furthermore, even if the polarity of the analog voltage is switched, the offset error does not change.

「実施例」 第1図にこの発明の一実施例を示す。図中1はデータバ
スライン、2及び3はレジスタ、4及び5は互に極性が
異なるアナログ電圧を出力する二つのDA変換器、12
はアナログ加算器を示す。
"Embodiment" FIG. 1 shows an embodiment of the present invention. In the figure, 1 is a data bus line, 2 and 3 are registers, 4 and 5 are two DA converters that output analog voltages with different polarities, and 12
indicates an analog adder.

この発明では二つのレジスタ2及び3はクリア端子CL
を持つレジスタを用い、この二つのレジスタ2及び3の
クリア端子CLに極性判別信号SGを与える。極性判別
信号SGは一方のレジスタ3に対してはインバータ13
によって極性反転して与える。
In this invention, two registers 2 and 3 are connected to the clear terminal CL.
A polarity determination signal SG is applied to the clear terminals CL of these two registers 2 and 3. The polarity determination signal SG is sent to the inverter 13 for one register 3.
The polarity is inverted and given by .

レジスタ2及び3はクリア端子CLにH論理が与えられ
ると書込まれていたデータはクリアされ、クリア端子C
LにL論理が与えられている状態で書込信号WRが与え
られるとデータを取込む。従って第2図に示すように極
性判別信号S G ;’l<L 論理の状態で書込指令
信号WRが与えられると、しジスタ2がデータ八を取込
み、レジスタ3の内容はゼロにクリアされる。
When H logic is applied to the clear terminal CL of registers 2 and 3, the written data is cleared and the clear terminal C
When a write signal WR is applied with L logic being applied to L, data is taken in. Therefore, as shown in FIG. 2, when the write command signal WR is applied with the polarity determination signal S G ;'l<L logic, the register 2 takes in data 8 and the contents of the register 3 are cleared to zero. Ru.

極性判別信号SGがI(論理に反転するとレジスタ2の
内容はゼロにクリアされ、このとき書込信号WRが与え
られるとレジスタ3はデータBを取込む。
When the polarity determination signal SG is inverted to I (logic), the contents of the register 2 are cleared to zero, and when the write signal WR is applied at this time, the register 3 takes in the data B.

このようにしてレジスタ2及び3の一方は必ずゼロにク
リアされ、他方に出力すべきアナログ電圧に対応したデ
ータが書込まれる。
In this way, one of registers 2 and 3 is always cleared to zero, and data corresponding to the analog voltage to be output is written into the other.

レジスタ2及び3に書込まれたデータはDA変換器4と
5でDA変換され、そのDA変換出力がアナログ加算器
12に入力されて加算される。
The data written in registers 2 and 3 is DA-converted by DA converters 4 and 5, and the DA-converted outputs are input to analog adder 12 and added.

アナログ加算器12はこの例では電流加算回路で構成し
た場合を示す。つまりDA変換器4及び5の出力は抵抗
器R1とR2を通じて演算増幅器12Aの仮想接地点に
入力され、この仮想接地点で電流加算される。
In this example, the analog adder 12 is constructed from a current adding circuit. That is, the outputs of the DA converters 4 and 5 are inputted to the virtual ground point of the operational amplifier 12A through the resistors R1 and R2, and the currents are added together at this virtual ground point.

「発明の効果」 第3図はDA変換器4の出力電圧Vi1、第4図はDA
変換器5の出力電圧Vi2、第5図はアナログ加算器1
2の出力電圧V。の各人出力特性を示す。
"Effect of the invention" Figure 3 shows the output voltage Vi1 of the DA converter 4, and Figure 4 shows the DA converter 4 output voltage Vi1.
Output voltage Vi2 of converter 5, FIG. 5 shows analog adder 1
2 output voltage V. shows the output characteristics of each person.

第3図乃至第5図から明らかなように二つのDA変換器
4及び5の出力電圧VIIとVizにオフセット誤差Δ
El と−ΔE2が存在したとしても、アナログ加算器
12の出力電圧■。に含まれるオフセット誤差ΔEoは
ΔEo−ΔE、+(−八E2)となり、小さい値となる
。ここで仮に1ΔE−1ΔEz  lであればΔEo−
0となる。
As is clear from FIGS. 3 to 5, there is an offset error Δ in the output voltages VII and Viz of the two DA converters 4 and 5.
Even if El and -ΔE2 exist, the output voltage of the analog adder 12 ■. The offset error ΔEo included in is ΔEo−ΔE,+(−8E2), which is a small value. Here, if 1ΔE−1ΔEz l, ΔEo−
It becomes 0.

更にオフセット誤差は常にカ目算されているから極性が
変わってもオフセット電圧の変動はない。
Furthermore, since the offset error is always calculated, there is no fluctuation in the offset voltage even if the polarity changes.

従って正から負、負から正への電圧変化に不連続性を与
えることはない。
Therefore, there is no discontinuity in voltage changes from positive to negative and from negative to positive.

また極性切替スイッチを使用しないから、極性切替時に
スパイクノイズが発生することもない。
Furthermore, since a polarity changeover switch is not used, spike noise is not generated when changing the polarity.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を示すブロック図、第2図
はこの発明の詳細な説明するための波形図、第3図乃至
第5図はこの発明の詳細な説明するためのグラフ、第6
図は従来の技術を説明するためのブロック図、第7図は
従来の両極型DA変換器の動作を説明するためのグラフ
である。 1;データバスライン、2.3:レジスタ、45:DA
変換器、12:アナログ加算器。 本 1 図
FIG. 1 is a block diagram showing an embodiment of the invention, FIG. 2 is a waveform diagram for explaining the invention in detail, and FIGS. 3 to 5 are graphs for explaining the invention in detail. 6th
The figure is a block diagram for explaining the conventional technology, and FIG. 7 is a graph for explaining the operation of the conventional bipolar DA converter. 1; Data bus line, 2.3: Register, 45: DA
Converter, 12: Analog adder. book 1 diagram

Claims (1)

【特許請求の範囲】[Claims] (1)A、DA変換すべきデータの極性に応じて何れか
一方にデータを取込む二つのレジスタ と、 B、上記二つのレジスタに記憶したデータをそれぞれ異
なる極性でDA変換する二つの DA変換器と、 C、この二つのDA変換器のDA変換出力を加算して出
力するアナログ加算器と、 によって構成した両極型DA変換器。
(1) A: two registers that take data into one of them depending on the polarity of the data to be DA-converted, and B: two DA conversions that DA-convert the data stored in the above two registers with different polarities. A bipolar DA converter configured by C, an analog adder that adds and outputs the DA conversion outputs of these two DA converters.
JP29568889A 1989-11-13 1989-11-13 Bipolar d/a converter Pending JPH03154519A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29568889A JPH03154519A (en) 1989-11-13 1989-11-13 Bipolar d/a converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29568889A JPH03154519A (en) 1989-11-13 1989-11-13 Bipolar d/a converter

Publications (1)

Publication Number Publication Date
JPH03154519A true JPH03154519A (en) 1991-07-02

Family

ID=17823893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29568889A Pending JPH03154519A (en) 1989-11-13 1989-11-13 Bipolar d/a converter

Country Status (1)

Country Link
JP (1) JPH03154519A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63256020A (en) * 1987-04-13 1988-10-24 Matsushita Electric Ind Co Ltd Digital/analog converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63256020A (en) * 1987-04-13 1988-10-24 Matsushita Electric Ind Co Ltd Digital/analog converter

Similar Documents

Publication Publication Date Title
TW486876B (en) Digital-to-analog converter
JPH03154519A (en) Bipolar d/a converter
JP2001177409A (en) D/a converter
JPS62204617A (en) High resolution analog-digital converter
JPH036119A (en) Analog signal switching circuit
JPS60213126A (en) A/d and d/a converter
JP2000332608A (en) Analog/digital converter and conversion method
SU818001A1 (en) Voltage-to-gray code converter
JPH0427222Y2 (en)
JPH0319429A (en) A/d converter
JPS615625A (en) Correcting device for linearity of da converter
SU1309086A1 (en) Analog storage
JPS61198922A (en) Analog-digital converter
JPS6292522A (en) Analog voltage output circuit
JPS60242728A (en) Sequential comparison type ad converter
JPH06224763A (en) A/d converter circuit
JPS60241307A (en) Multiplication type d-a converter
JPH02170622A (en) D/a converter
JP2000078013A (en) Digital-to-analog conversion method
JPH01160219A (en) Successive approximation a/d converter
JPS6295772A (en) Error display device
JPH02108369A (en) Picture signal memory
JPH043621A (en) A/d converter
JP2007192777A (en) Current detecting device and method, and motor controlling device
JPH04297122A (en) Comparator