JPH03153059A - ケーシングを備える電子回路 - Google Patents

ケーシングを備える電子回路

Info

Publication number
JPH03153059A
JPH03153059A JP2287360A JP28736090A JPH03153059A JP H03153059 A JPH03153059 A JP H03153059A JP 2287360 A JP2287360 A JP 2287360A JP 28736090 A JP28736090 A JP 28736090A JP H03153059 A JPH03153059 A JP H03153059A
Authority
JP
Japan
Prior art keywords
casing
electronic circuit
circuit
ceramic sheet
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2287360A
Other languages
English (en)
Inventor
Dietrich Bergfried
デイートリツヒ・ベルクフリート
Guenter Hege
ギユンター・ヘーゲ
Ulrich Goebel
ウルリツヒ・ゲーベル
Lothar Dr Schmidt
ロタール・シユミツト
Elmar Huber
エルマー・フーバー
Walter Roethlingshoefer
ヴアルター・レトリングスヘーフエル
Rainer Jeske
ライナー・イエースケ
Botho Ziegenbein
ボト・ツイーゲンバイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JPH03153059A publication Critical patent/JPH03153059A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、請求項１の上位概念に記載の少なくとも一部
の領域が焼結されたセラミックシートから形成される基
板上に設けられた、ケーシングを備える電子回路に関す
る。
従来の技術 焼結されないセラミックシートいわゆるグリーンシート
は市場で販売され、このグリーンシートに利用者は導体
路を印刷し、電子回路のための支持プレートとして用い
る。たとえばシルクスクリーン印刷方法で行われる導体
路の被着の後にセラミックシートは焼結される、すなわ
ち特定の温度にさらされて、前の可撓性シートから、堅
牢で扁平なプレートに固化される。多数のセラミックシ
ートを積層し、この成層体をプレスし次いで焼結して扁
平な多層回路を作ることは公知である。多数のレベル面
に配置されている導体路により複雑なレイアウトを実現
することができる。
発明が解決しようとする課題 本発明の課題は、従来の技術に必要である、基板上に設
けられている電子回路を収容する別個のケーンングを不
要とする電子回路を提供することにある。
発明の効果 従来の技術に比して、請求項１の特徴部分に記載の構成
を有する本発明は、従来の技術では基板の上に通常は配
置されている電子回路を収容する別個のケーシングが不
要となる利点を有する、何故ならば基板の少なくとも一
部はセラミックシート（グリーンシート）により形成さ
れ、このセラミックシートは同時にケーシングの少なく
とも１つの部分壁を形成するからである。したがってセ
ラミックシートは２重の役割を果たす、すなわち一方で
は回路支持体として機能し、他方ではケーシング又は部
分ケーシング（例えば蓋）として作用する。
有利には、焼結の前の可撓性セラミックシートのたわみ
性及び成形性を利用して、３次元の形状のケーシング部
材を形成する。焼結されていないセラミックシートは、
ケーシングのために所望の形状に導体路を場合に応じて
成形した後にこの状態で焼結される。電子回路の回路素
子のための収容室を形成するために３次元の成形が行わ
れる。焼結の後にシートは堅牢かつ密なケース壁を形成
する。その内側には、所望の場合には電子回路の回路素
子が装着される。セラミックシートからケーシングの役
割の他に電子回路の支持体としても作用する場合には電
子回路の高い実装密度を実現することができる。
本発明の１つの実施例では、回路支持体と接続されてい
る７ランジ状端縁領域を有するセラミックシートを浴槽
状形状に形成する。回路支持体は例えば扁平なセラミッ
ク基板、有利には厚膜ハイブリッドとして形成すること
ができるこのセラミック基板に対応して配置されている
セラミックシートは、その浴槽状の形状のために、電子
回路を保護するキャップのようなものを形成している。
７ランジ状端縁領域は、セラミック基板へのハーメチッ
クシールにより密封して固定される。
１つの有利な実施例では２つの浴槽状セラミックシート
を用い、それらの７ランジ状端縁領域を、密封されたケ
ーシングが形成されるように互いに接合する。ケーシン
グ壁自身はその内側に電子回路の回路素子を有し、した
がって極端に簡単で低コストの解決方法を提供する。
焼結された２つのセラミックシートを互いに固定する又
はセラミックシートを回路支持体に固定することは接着
剤、導電性接着剤、はんだ、又は焼結されたガラスペー
ストにより行われこの場合には外部の影響に対して密封
された閉鎖が常に行われる。電子回路を給電線及びデー
タ線に接続することができるように、有利にはセラミッ
クシートの端縁領域に、外部に導く電気接続端子を設け
る。接続端子への接続は有利には貫通接続部材により行
われる。
本発明の１つの有利な実施例では、電子回路の回路素子
を冷却する流体が貫流する少なくとも１つのチャネルが
形成されるようにセラミックシートを回路支持体に対応
して設ける。この構成により、許容されない加熱が発生
することなしに、比較的強く加熱される出力半導体の使
用が可能となる。流体としては有利には適当な液体が用
いられる。液体はケーシングの内部に密閉封入され、シ
ｔ；がって液体は特に高温の個所で蒸発し、低温ゾーン
で行われる凝縮の後に再び蒸発個所に戻る。この対流は
すぐれた冷却効果を発揮する。
前述の閉鎖チャネルの代わりに、冷却回路のだめの１つ
の入口と１つの出口とを有するチャネルを設けると有利
である。これにより冷却効率はさらに著しく高まる。特
に回路支持体を少なくとも１つの入口と少なくとも１つ
の出口とにより貫通し、入口と出口はチャネルに連通さ
せることができる。入口及び出口には特にセラミック接
続タップが対応して配置され、したがって冷却流体は入
口のセラミックタップを介して流入し、セラミックプレ
ートの開口部を通過し、チャネルを貫流し、回路支持体
の中の別の開口部を通り、出口に対応して配置されてい
るセラミックタップから再び流出する。有利には接続タ
ップにホースを接続し、このホースに熱交換器等を接続
する。接続タップはさらに流体の充填を容易にする。
セラミックタップは、焼結されたガラスペースト又は接
着剤により回路支持体に固定される別の１つの実施例で
は、換気される拡散区間をチャネルが形成するようにチ
ャネルを狭く、例えば扁平で長く形成する。これにより
ケースの内部室は換気されるが、しがし拡散勾配は、湿
度等の侵入が防止できるほどに小さい。したがって、換
気される回路の腐食又はその他の不利な影響は発生しな
い。したがって、回路部分をさらに特別に不働態化する
必要はない又は不要となる。
実施例 次に本発明を実施例に基づき図を用いて詳しく説明する
。第１図はケーシングｌを示し、ケーンングｌの内部室
２の中に電子回路４の回路素子３が設けられている。回
路素子３は主に出力半導体により形成されている。回路
素子３はケーンングｌの内壁５に配置され、回路素子３
のリード線は有利には、ケーシングｌの部分壁６に設け
られている導体路（図示せず）のポンディングにより電
気接続されている。
ケーシングｌの上記部分壁６は、セラミックシート７す
なわちグリーンシートを焼結したものから成る。第１図
の実施例ではケーシングｌは２つの部分から形成され、
これら２つのケーシング部材 のみから成る。
このようなシートはスクリーン印刷方法で導体路を印刷
される。次いでシートは、焼結の前に存在するたわみ性
及び成形性を利用して、第１図に示されている３次元で
形成されているケーシング部材８に成形され、次いで焼
結されてその形状を固定される。前は可撓性であったセ
ラミック／−ドアは焼結後に堅牢な形状をとる。導体路
が内壁５の上に装着され、したがってこの場所に電子回
路４の回路素子３を装着することができる。第１図の実
施例では前記２つのケーシング部材８は浴槽状に形成さ
れ、それぞれ１つのフランジ状端縁領域９を有し、７ラ
ンジ状端縁領域９はケーシングの密封閉鎖に用いられる
。焼結されたセラミックシート７はしたがって３次元の
形状を形成し、これによりケーシングの役割を果たし、
さらに電子回路４の回路支持体として用いられる。この
場合にシートを積層し、次いでこの成層体を焼結して３
次元のケーシング部材を形成することも可能である。成
層性により電子回路の複雑なレイアウトが可能となる、
何故ならば各層は導体路を備えることができるからであ
る。
ケーシング部材８の前記２つの７ランジ状端縁領域９の
密閉接続は有利には接着剤、導電性接着剤、はんだ、又
は焼結ガラスペースにより行われる。
電子回路４を給電線及びデータ線に接続しなければなら
ないので有利には端縁領域９に、外方に引出されている
電気接続端子１０が設けられている。電気接続端子１０
は回路素子３と導体路を介して接続されており、外部か
らケーシングｌに導かれている給電線及びデータ線に接
続することができる。導体路への接続端子１０の接続は
適当な貫通接続部材１１を介して行われる。
第２図の実施例はケーシングｌを示し、ケーシングｌは
、焼結された浴槽状セラミックシート７と回路支持体１
２とにより形成されている回路支持体１２は扁平なセラ
ミック基板１３であり、セラミック基板１３の上側１４
には電子回路４の回路素子３が配置されている。セラミ
ック基板１３は厚膜ハイブリッド１５であり、厚膜ハイ
ブリッド１５は、前述の構成のように一方ではケーシン
グ部材８を形成し、他方では電子回路のための支持体と
して用いられる。
焼結された浴槽状セラミックシート７は同様にケーシン
グ部材８を形成し、同様にその内壁５に回路素子３を設
けることもできる（図示せず）。第３図の実施例と同様
に７ランジ状端縁領域９を設けることができ、７ランジ
状端縁領域９は適当な手段でセラミック基板１３に密封
固定することができる。さらにセラミック基板１３はそ
の端縁エツジ１６に電子回路４のための電気接続端子１
０を有する。
第３図の実施例でも同様に扁平な回路支持体１２が設け
られ、回路支持体１２はセラミック基板１３として形成
されている。外側に位置する上側１７には電子回路４の
出力半導体装着されている。電子回路４のその他の回路
素子は、簡単化のために図示されていない。前述の実施
例と同様に回路素子３又は出力半導体１８のリード線１
９は導体路とポンディングにより接統されている。
セラミック基板１３は、貫通開口部として形成されてい
る入口２０と、同様に貫通開口部として形成されている
出口２１とにより貫通されている。セラミック基板１３
の下側２２には、焼結された３次元の有利には浴槽状の
セラミックシート７が、このセラミックシート７とセラ
ミ７り基板１３との間にチャネル２３が形成されるよう
に設けられ、チャネル２３は回路素子冷却用流体の貫流
に用いられる。入口２０と出口２１とはチャネル２３に
連通ずる。
セラミック基板１３の上側Ｉ７の上で入口２０と出口２
１とにセラミックタップ２４又は２５が対応して配置さ
れ、セラミックタップ２４及び２５には冷却回路を接続
することができるセラミックタップは例えばガラスペー
スト、接着剤、はんだにより画定される。ガラスペース
トはのり状物質であり、接続領域に塗布され焼結により
固定され、これにより密閉接続を得ることができる。
第３図の前述の実施例により電子回路を特に良好に冷却
することができる、何故ならば、セラミックタップ２４
を貫通する流体は、チャネル２３を貫流する際に損失熱
を効果的に搬出することができるからである。加熱され
た流体は出口２１に対応して配置されているセラミック
タップ２５から排出され、次いで有利には熱交換器を通
過し、したがって流体は冷却されて再び入口２０にセラ
ミックタップ２４を介して供給される。流体としては有
利には液体が用いられる。
セラミック基板１３の下面２２と、焼結されたセラミッ
クシート７の内壁５とに同様に回路素子３又は導体路、
抵抗などを装着することができ、その際には適当な冷却
回路を配置しなければならない。これらの回路素子のた
めにセラミンク基板１３と、焼結されたセラミックシー
ト７とがそれぞれケーシングｌのケーシング部材８を形
成する。
図示されていない別の実施例ではチャネル２３は、換気
される拡散区間を形成するように狭く特に扁平に形成さ
れている。この場合にはセラミックタップ２４及び２５
には冷却回路は接続されておらず、したがってチャネル
２３は外気に換気される。しかしチャネル２３は非常に
狭く、特に扁平に形成されているので、湿度のための拡
散勾配は、湿度等が敏感な回路に侵入することができな
いほどに小さい。
前述の拡散区間を形成するためには、貫通開口部（入口
２０、出口２１）がセラミック基板の中に存在する必要
はない、何故ならば外気への通路は、焼結されたセラミ
ックシート７と回路支持体１２との間の７ランジ状端縁
領域９の中に形成することもできるからである。第２図
及び第３図の実施例で示されているセラミック基板１３
の代わりに、焼結されたセラミックシート７を用いるこ
ともできることは当然であるさらに、別の１つの実施例
では、チャネル２３が外気への通路を有せず、したがっ
て冷却剤として用いられる液体が（例えば出力半導体１
８の下の）高温個所で蒸発し、チャネル２３の低温ゾー
ンで再び凝縮されて蒸発個所に戻る。
この構造によっても非常に良好な冷却効果が得られる。
【図面の簡単な説明】
第１図は電子回路が設けられている焼結されたセラミッ
クシートから成るケーシングの横断面図、第２因は１つ
のケーシング部分がセラミックシートから成り別の１つ
のケーシング部分が扁平なセラミック基板から成るケー
シングの別の１つの実施例の断面図、第３図は電子回路
の回路素子の冷却用流体の貫流のためのチャネルを有す
る別の１つの実施例の断面図である。 ｌ・・・ケーシング、２・・・内部室、３・・・回路素
子４・・・電子回路、５・・・内壁、６・・・部分壁、
７・・・セラミックシート、８・・・ケーシング部材、
９・・・端縁領域、１０・・・接続端子、１１・・・貫
通接続部材、Ｉ２・・・回路支持体、１３・・・セラミ
ック基板１４・・・上側、１５・・・厚膜ハイブリッド
、１６・・・端縁エツジ、１７・・・上側、１８・・・
出力半導体１９・・・リード線、２０・・・入口、２１
・・・出口、２３・・・チャネル、２４・・・セラミッ
クタップ、２５・・・セラミックタップ。 Ｆｉｇ、　１

Claims (1)

  1. 【特許請求の範囲】 １、少なくとも一部の領域が焼結されたセラミックシー
    トから形成される基板上に設けられたケーシングを備え
    る電子回路において、 セラミックシート（グリーンシート）がケ ーシング（１）における少なくとも１つの部分壁（６）
    を形成することを特徴とするケーシングを備える電子回
    路。 ２、焼結の前の可撓性セラミックシート（７）のたわみ
    性及び成形性を利用して、３次元の形状のケーシング部
    材（８）を形成することを特徴とする請求項１に記載の
    ケーシングを備える電子回路。 ３、セラミックシート（７）に導体路を設けることを特
    徴とする請求項１又は２に記載のケーシングを備える電
    子回路。 ４、セラミックシート（７）が電子回路（４）の支持体
    として使用されることを特徴とする請求項１ないし３の
    うちのいずれか１項に記載のケーシングを備える電子回
    路。 ５、回路支持体（１２）と接続されているフランジ状端
    縁領域（９）を有するセラミックシート（７）が浴槽状
    形状を有することを特徴とする請求項１ないし４のうち
    のいずれか１項に記載のケーシングを備える電子回路。 ６、回路支持体（１２）が扁平なセラミック基板（１３
    ）であることを特徴とする請求項１ないし５のうちのい
    ずれか１項に記載のケーシングを備える電子回路。 ７、セラミック基板（１３）を厚膜ハイブリッドとして
    形成することを特徴とする請求項１ないし６のうちのい
    ずれか１項に記載のケーシングを備える電子回路。 ８、回路支持体（１２）が第２の浴槽状セラミックシー
    ト（７）であり、該第２の浴槽状セラミックシート（７
    ）のフランジ状端縁領域（９）を第１のセラミックシー
    ト（７）の端縁領域（９）と連結することを特徴とする
    請求項１ないし７のうちのいずれか１項に記載のケーシ
    ングを備える電子回路。 ９、セラミックシート（７）を接着剤、導電接着剤、又
    は焼結されたガラスペーストによりハーメチックシール
    により密封して固定することを特徴とする請求項１ない
    し８のうちのいずれか１項に記載のケーシングを備える
    電子回路。 １０、第１及び／又は第２のセラミックシート（７）の
    端縁領域に、外部に導かれる電気接続端子（１０）を設
    けることを特徴とする請求項１ないし９のうちのいずれ
    か１項に記載のケーシングを備える電子回路。 １１、電子回路（４）の回路素子（３）を冷却する流体
    が貫流する少なくとも１つのチャネル（２３）が形成さ
    れるようにセラミックシート（７）を回路支持体（１２
    ）に対して配置することを特徴とする請求項１ないし１
    ０のうちのいずれか１項に記載のケーシングを備える電
    子回路。 １２、流体のための少なくとも１つの入口（２０）と少
    なくとも１つの出口（２１）とにより回路支持体（１２
    ）を穿孔し、該入口（２０）と該出口（２１）とはチャ
    ネル（２３）に連通することを特徴とする請求項１ない
    し１１のうちのいずれか１項に記載のケーシングを備え
    る電子回路。 １３、入口（２０）と出口（２１）とに冷却回路のため
    のセラミック接続タップ（２４、２５）を対応して設け
    ることを特徴とする請求項１ないし１２のうちのいずれ
    か１項に記載のケーシングを備える電子回路。 １４、焼結されたガラスペースト又は接着剤によりセラ
    ミック接続タップ（２４、２５）を固定することを特徴
    とする請求項１ないし１３のうちのいずれか１項に記載
    のケーシングを備える電子回路。 １５、換気される拡散区間をチャネル（２３）が形成す
    るように該チャネル（２３）を狭く、例えば扁平に形成
    することを特徴とする請求項１ないし１４のうちのいず
    れか１項に記載のケーシングを備える電子回路。
JP2287360A 1989-10-27 1990-10-26 ケーシングを備える電子回路 Pending JPH03153059A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3935792A DE3935792A1 (de) 1989-10-27 1989-10-27 Elektronische schaltung auf gesinterter keramikfolie
DE3935792.9 1989-10-27

Publications (1)

Publication Number Publication Date
JPH03153059A true JPH03153059A (ja) 1991-07-01

Family

ID=6392344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2287360A Pending JPH03153059A (ja) 1989-10-27 1990-10-26 ケーシングを備える電子回路

Country Status (2)

Country Link
JP (1) JPH03153059A (ja)
DE (1) DE3935792A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6539626B2 (en) 1998-06-05 2003-04-01 Dsm N.V. Process of making curved ceramic moulded part containing internal electrically conductive paths

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408126A (en) * 1993-12-17 1995-04-18 At&T Corp. Manufacture of semiconductor devices and novel lead frame assembly
DE19542883C2 (de) * 1995-02-02 2002-01-17 Fraunhofer Ges Forschung Chip-Gehäusung sowie Verfahren zur Herstellung einer Chip-Gehäusung
DE19615481C5 (de) * 1996-04-03 2013-03-14 Curamik Electronics Gmbh Gewölbtes Metall-Keramik-Substrat
FR2765068B1 (fr) * 1997-06-23 1999-08-06 Alsthom Cge Alcatel Dispositif d'electronique de puissance a systeme de refroidissement ameliore
DE10035170B4 (de) * 2000-07-19 2005-11-24 Siemens Ag Keramikkörper mit Temperiervorrichtung, Verfahren zum Herstellen und Verwendung des Keramikkörpers
DE102013221120A1 (de) 2013-10-17 2015-04-23 Zf Friedrichshafen Ag Steuerungseinrichtung
DE102013221110A1 (de) 2013-10-17 2015-04-23 Zf Friedrichshafen Ag Steuerungseinrichtung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6539626B2 (en) 1998-06-05 2003-04-01 Dsm N.V. Process of making curved ceramic moulded part containing internal electrically conductive paths

Also Published As

Publication number Publication date
DE3935792A1 (de) 1991-05-02

Similar Documents

Publication Publication Date Title
JP4027558B2 (ja) パワーモジュール
US4727454A (en) Semiconductor power module
US5250845A (en) Totally enclosed hermetic electronic module
JP2950290B2 (ja) 高周波集積回路装置およびその製造方法
KR960016239B1 (ko) 반도체장치
US5943213A (en) Three-dimensional electronic module
KR101477578B1 (ko) 열 싱크에 열적으로 커플링된 인쇄회로기판을 구비한전자식 회로 장치
US5403973A (en) Custom conformal heat sinking device for electronic circuit cards and methods of making the same
JP3285864B2 (ja) 電力素子を備えた多層ハイブリッド用の組立ユニット
US6261872B1 (en) Method of producing an advanced RF electronic package
JPH1093017A (ja) 多層構造方式での高実装密度の半導体パワーモジュール
JPH0324067B2 (ja)
CN109075145B (zh) 半导体装置
JPH03153059A (ja) ケーシングを備える電子回路
JPH08505013A (ja) プリント配線板から成る装置
TWI220307B (en) Thermal enhanced package structure and its formation method
JPH08233664A (ja) 熱検出素子
JPH0420279B2 (ja)
JPH0446478B2 (ja)
TWI674653B (zh) 氣體感測器封裝結構
JPH09232711A (ja) 特に電子制御装置内で使用される装置
CN214101918U (zh) 一种可内层互连的多层线路板
JPS61189697A (ja) 電子部品搭載用基板およびその製造方法
JPS645895Y2 (ja)
JPS60160146A (ja) 半導体装置