JPH0315225B2 - - Google Patents

Info

Publication number
JPH0315225B2
JPH0315225B2 JP59215975A JP21597584A JPH0315225B2 JP H0315225 B2 JPH0315225 B2 JP H0315225B2 JP 59215975 A JP59215975 A JP 59215975A JP 21597584 A JP21597584 A JP 21597584A JP H0315225 B2 JPH0315225 B2 JP H0315225B2
Authority
JP
Japan
Prior art keywords
pattern
circuit
sub
data
line width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59215975A
Other languages
Japanese (ja)
Other versions
JPS61100865A (en
Inventor
Masao Hodozuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59215975A priority Critical patent/JPS61100865A/en
Publication of JPS61100865A publication Critical patent/JPS61100865A/en
Publication of JPH0315225B2 publication Critical patent/JPH0315225B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプリント基板のパターン図を作画する
パターン作画装置に係り、特にプロツタ装置を使
用してプリント基板のパターンを用紙上に打出す
ものに関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a pattern drawing device for drawing a pattern diagram of a printed circuit board, and particularly relates to an apparatus for printing a pattern of a printed circuit board onto paper using a plotter device. .

〔従来の技術〕[Conventional technology]

プリント基板の回路パターンをデータ処理装置
を使用して作図するとき、その作図結果がどのよ
うなものであるのか確認するため、この回路パタ
ーンをプロツタ装置により用紙上に作画すること
が行われている。
When drawing a circuit pattern for a printed circuit board using a data processing device, the circuit pattern is drawn on paper using a plotter device in order to confirm the drawing result. .

この場合、プロツタ装置としては、例えば第4
図に示す如く、静電プロツタが使用される。この
静電プロツタは、静電記録紙20が駆動ロール2
1により書込みヘツド電極22とセグメント・バ
ツク電極23間を通過するとき、データ入力部2
4に応じて書込みヘツド電極22がセグメント・
バツク電極23との間で高電圧放電を行い、静電
記録紙20上に入力データにもとづく電荷が蓄積
される。静電記録紙20がトナーステーシヨン2
5を通過するとき、この電荷にトナーを吸着さ
せ、ドライステーシヨン26で余分なトナーを取
去つたのちにトナーを静電記録紙20に融着す
る。このようにして静電記録紙20上に設計した
回路パターンを出力することができる。
In this case, the plotter device, for example,
As shown in the figure, an electrostatic plotter is used. In this electrostatic plotter, the electrostatic recording paper 20 is
1, when passing between the write head electrode 22 and the segment back electrode 23, the data input section 2
4, the write head electrode 22 is segmented.
A high voltage discharge is generated between the back electrode 23 and charges based on input data are accumulated on the electrostatic recording paper 20. The electrostatic recording paper 20 is the toner station 2
5, the toner is attracted to this charge, and after removing excess toner at a dry station 26, the toner is fused to the electrostatic recording paper 20. In this way, the circuit pattern designed on the electrostatic recording paper 20 can be output.

ところで以前のプロツタ装置ではこの回路パタ
ーンの線の大きさが一定の幅のものしか出力する
ことができなかつたので、実際には線の大きさが
パターンによつて異なる場合でも同一の大きさの
線で出力されることになり実際のものと異なるイ
メージを与えることになる。そのため最近ではパ
ターンの大きさを実際のものに応じた大きさに変
えて出力することができるプロツタ装置が開発さ
れている。
By the way, previous plotter devices could only output circuit pattern lines with a certain width, so even if the line sizes differ depending on the pattern, they can output lines of the same size. The image will be output as a line, giving an image different from the actual image. For this reason, recently, plotter devices have been developed that can change the size of a pattern to match the actual size and output it.

プリント基板の回パターンには、第5図に示す
如く、ランドLとラインパターンPがある。第5
図にはランドL0、L1とラインパターンP0、P1
例示している。このランドLは部品が接続された
り、他の回路との電気接続が行われるものであり
ラインパターンPはこのランドL間を接続するも
のである。そしてラインパターンPも大きさが複
数の種類がある。ところでプリント基板の座標系
は、第5図において、実線X−X、Y−Yで示さ
れる主格子と、A−A、B−B、C−Cで示され
る副格子がある。またプロツタ装置でこの回路パ
ターンを出力するとき、これらの主格子及び副格
子の上にパターンを出力していた。
The circuit pattern of the printed circuit board includes a land L and a line pattern P, as shown in FIG. Fifth
The figure illustrates lands L 0 and L 1 and line patterns P 0 and P 1 . These lands L are to which components are connected or electrical connections are made to other circuits, and the line pattern P is to connect these lands L. The line pattern P also has a plurality of sizes. By the way, the coordinate system of the printed circuit board in FIG. 5 includes a main grid indicated by solid lines XX and YY, and sub-lattices indicated by AA, B-B, and CC. Furthermore, when outputting this circuit pattern using a plotter device, the pattern was output on these main grids and sub-grids.

このパターンの出力は、第6図に示す如きフロ
ーチヤートに示す手順にて行われる。
This pattern is output in accordance with the procedure shown in the flowchart shown in FIG.

(1) まず主格子X−X、Y−Yの物理ピツチつま
り実際の大きさを求める。
(1) First, find the physical pitch, that is, the actual size, of the main lattice X-X and Y-Y.

(2) 次に副格子数の数を認識する。そしてこれに
より副格子の物理的ピツチつまり実際のピツチ
を求める。
(2) Next, recognize the number of sublattices. From this, the physical pitch of the sublattice, that is, the actual pitch, is determined.

(3) 実際にプリント基板上に作成する回路パター
ンのパターンデータを入力する。
(3) Input the pattern data of the circuit pattern to be actually created on the printed circuit board.

(4) 入力された設計用パターンデータにもとづ
き、これを実際に記録用紙上に出力するため
の、図面上のパターン座標に変換する。
(4) Based on the input design pattern data, convert it into pattern coordinates on the drawing for actually outputting it on recording paper.

(5) それからこのパターンデータのパターン幅を
記録用紙上に出力するための大きさを求める。
(5) Then, find the pattern width of this pattern data to be output on recording paper.

(6) 前記(4)で求めたパターン座標の各パターンを
前記(5)で算出したパターン幅で作画する。
(6) Draw each pattern with the pattern coordinates determined in (4) above using the pattern width calculated in (5) above.

(7) このようなことをすべてのパターンデータに
ついて行い、全入力データについて座標換算お
よびパターン幅の算出が行われたのちに、これ
を第4図に示すデータ入力部24に出力し、記
録用紙20に回路パターンを出力する。
(7) After performing these steps for all pattern data and performing coordinate conversion and pattern width calculation for all input data, output this to the data input section 24 shown in Fig. 4 and print it on the recording paper. The circuit pattern is output to 20.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところでこのとき、第5図に示す如く、隣接し
た副格子A−A、B−B上に回路パターンを画く
場合、B−B上のパターンが大きいとき隣接する
副格子上のパターン、例えばA−Aの回路パター
ンと接触しているような状態(第5図で黒く塗ら
れている部分)で出力されるという問題がある。
これは副格子B−B及びC−Cに回路パターンが
作画される場合も同様である。このように、実際
は接触していないA−A、B−B上の回路パター
ンやC−C上の回路パターンがあたかも接触して
いるかの如く出力されるので、設計されたパター
ンにミスがあるような誤触を付与するとう問題が
あつた。
By the way, at this time, as shown in FIG. 5, when drawing a circuit pattern on adjacent sub-grids A-A and B-B, when the pattern on B-B is large, the pattern on the adjacent sub-grid, for example A- There is a problem in that the signal is output in a state where it appears to be in contact with the circuit pattern A (the portion painted black in FIG. 5).
This also applies when circuit patterns are drawn on the sub-lattice lines BB and CC. In this way, the circuit patterns on A-A and B-B and the circuit patterns on C-C, which are not actually in contact, are output as if they were in contact, so there may be mistakes in the designed patterns. There was a problem with giving a false impression.

換言すれば、従来のプロツタ装置によるプリン
ト基板のパターン図出力方式では、パターン走行
位置が、主格子及び副格子の大きさによりこれら
の格子上に物理的に、位置決めされており、この
パターンに実際のパターンに応じた幅を持たせて
作画すると、第5図に示す如く、パターンとパタ
ーンまたはパターンとランドが重なつてまい、実
際のパターンは重ならないのにもかかわらず、設
計者に誤解を与えるような問題がある。またパタ
ーンが重ならないように副格子間の距離を大きく
決めると、今度は記録用紙に出力されるパターン
図が大きくなつてしまい、無駄なスペースが生じ
る欠点がある。
In other words, in the conventional printed circuit board pattern output method using a plotter device, the pattern running position is physically positioned on the main grid and sub-grid depending on the size of these grids. If a pattern is drawn with a width corresponding to the pattern, as shown in Figure 5, the patterns or patterns and lands will overlap, giving the designer a misunderstanding even though the actual patterns do not overlap. There are problems like giving. Furthermore, if the distance between the sub-grids is determined to be large so that the patterns do not overlap, the pattern image printed on the recording paper will become larger, resulting in wasted space.

〔問題を解決するための手段〕[Means to solve the problem]

前記の如き問題点を解決するために、本発明で
は副格子間の距離を大きくせず、第5図に示す如
き状態でパターンを出す代りに、従来のようなや
り方で打出したときにパターンが接触する可能性
のある場合には、パターンを副格子上よりシフト
して副格子間に出力するようにするものである。
そしてこのために本発明のプリント基板パターン
作画装置では、主格子及び副格子で定められる座
標系を有し、この座標系に基づいてランドパター
ン位置、ラインパターン走行位置が規定されるプ
リント基板の回路パターンを作画する装置におい
て、前記プリント基板の座標系を作画用の座標系
に変換する座標変換手段と、該作画用座標によ
り、同一主格子内に複数本存在するラインパター
ンを判定するパターン判定手段と、該判定された
ラインパターンの線幅を判定する線幅判定手段
と、該パターン判定手段と該線幅判定手段により
抽出されたラインパターンのうち互いに接触する
ラインパターンの作画用座標系を、該ラインパタ
ーン同志が離れる方向に所定量シフトする制御手
段とを備えたことを特徴とする。
In order to solve the above-mentioned problems, the present invention does not increase the distance between the sub-grids, and instead of ejecting the pattern in the state shown in FIG. 5, the pattern is ejected in the conventional manner. If there is a possibility of contact, the pattern is shifted from above the sub-grids and output between the sub-grids.
For this purpose, the printed circuit board pattern drawing device of the present invention has a coordinate system defined by the main grid and the sub grid, and the printed circuit board circuit has a coordinate system defined by the main grid and the sub grid, and the land pattern position and line pattern running position are defined based on this coordinate system. In an apparatus for drawing a pattern, a coordinate conversion means for converting the coordinate system of the printed circuit board into a drawing coordinate system, and a pattern determination means for determining a plurality of line patterns existing in the same main grid based on the drawing coordinates. , a line width determining means for determining the line width of the determined line pattern, and a drawing coordinate system of line patterns that are in contact with each other among the line patterns extracted by the pattern determining means and the line width determining means, The present invention is characterized by comprising a control means for shifting the line patterns by a predetermined amount in a direction in which the line patterns are separated from each other.

〔作用〕[Effect]

これにより、例えば第5図に示す如く、パター
ンが主格子間に副格子が3本存在する場合に、線
幅の大きな回路パターンP1を副格子B上より副
格子B,C間にシフトさせて第1図bに示す如く
プロツタ装置より作画出力することができるの
で、回路パターンP0とP1が接触して作画される
ようなことはない。
As a result, when the pattern has three sub-lattices between the main grids as shown in FIG. As shown in FIG. 1B, the drawing can be outputted from the plotter device, so that the circuit patterns P0 and P1 will not be drawn in contact with each other.

〔実施例〕〔Example〕

本発明の一実施例を第1図〜第3図にもとづき
説明する。
An embodiment of the present invention will be described based on FIGS. 1 to 3.

第1図aは本発明の一実施例構成図、同bは本
発明により出力されるプリント基板回路パターン
例、同cはプリント基板の座標系及び副格子、論
理線幅説明図、同dはパターンシフト部の詳細
図、第2図は本発明のパターン作画装置の動作順
序を説明するパターン作成順説明図、第3図は本
発明におけるパターン作画手順のうちパターン作
成制御状態説明図である。
FIG. 1a is a configuration diagram of an embodiment of the present invention, FIG. 1b is an example of a printed circuit board circuit pattern output by the present invention, FIG. FIG. 2 is a detailed view of the pattern shift section, FIG. 2 is a pattern creation order explanatory diagram illustrating the operating order of the pattern drawing apparatus of the present invention, and FIG. 3 is a pattern creation control state explanatory diagram of the pattern creation procedure in the present invention.

第1図において1はパターンデータ座標変換
部、2はパターン作画部、3はパターンシフト部
である。
In FIG. 1, 1 is a pattern data coordinate conversion section, 2 is a pattern drawing section, and 3 is a pattern shift section.

パターンデータ座標変換部1は、設計上のデー
タを記録用紙上に出力するための座標変換を行う
ものである。この記録用紙上の座標は、第1図c
に示す如く、例えば主格子X−X、Y−Yと副格
子A−A、B−B、C−Cにより構成され、第1
図cの例では主格子間に3本の副格子が存在する
ものが示されている。そしてこれら主格子、副格
子の座標は、第1図cに示す如く、X−Yの平面
座標において1,1の点0を原点として定められ
る。
The pattern data coordinate conversion section 1 performs coordinate conversion for outputting design data onto recording paper. The coordinates on this recording paper are shown in Figure 1 c
As shown in FIG.
In the example shown in FIG. c, there are three sub-lattices between the main lattices. The coordinates of the main lattice and the sub-lattice are determined with the point 0 of 1,1 in the X-Y plane coordinates as the origin, as shown in FIG. 1c.

ここでプリント基板に回路パターンを設計する
ときに使用する用紙(パターン)は、主格子間に
副格子が1本のみ存在する1本通しと、副格子が
2本存在する2本通しと、副格子が3本存在する
3本通しの3種類があり、同一用紙で主格子間の
副格子数が異なることはない。また回路パターン
の線幅も、論理線幅1、論理線幅2、論理線幅3
の3種類があり、第1図cに示す如く、隣接する
副格子間の幅W2の大きさのものが論理線幅2で
あり、3個の副格子間の幅W3の大きさのものが
論理線幅3であり、論理線幅1は幅W2より小さ
いW1の幅であつて、このW1の大きさは隣接する
副格子上にW1でプロツタ装置により回路パター
ンを作画したとき接触しないような大きさで定め
られW2の2/3位の大きさである。そして回路パタ
ーンが斜めに走行するときは、X軸またはY軸に
45度の角度で走行するように定められ、また主格
子間に論理線幅2の回路パターンが2本存在しな
いように定められる。論理線幅2のの回路パター
ンは副格子Cに存在することはないように設計さ
れる。
Here, the paper (pattern) used when designing a circuit pattern on a printed circuit board is a single pattern with only one sub-grid between the main grids, a double pattern with two sub-grids, and a pattern with two sub-grids. There are three types of three-line grids in which there are three grids, and the number of sub-grids between the main grids does not differ on the same paper. The line width of the circuit pattern is also logical line width 1, logic line width 2, and logic line width 3.
As shown in Figure 1c, there are three types of logical line widths: one with a width W 2 between adjacent sub-lattices is 2, and one with a width W 3 between three sub-lattices. The logic line width is 3, and the logic line width 1 is the width W 1 which is smaller than the width W 2 . The size is set so that they do not touch each other when touched, and is about 2/3 of W 2 . When the circuit pattern runs diagonally, the X-axis or Y-axis
It is determined to run at an angle of 45 degrees, and it is determined that there are no two circuit patterns with a logic line width of 2 between the main grids. The circuit pattern with a logic line width of 2 is designed so that it does not exist in the sub-lattice C.

パターン作画部2はプロツタ装置により出力す
るためのデータを作成するものであり、副格子上
のパターンから副格子間にシフトするパターンに
ついてはパターンシフト部3の判断にもとづきそ
のシフト制御を行う。
The pattern drawing section 2 is for creating data to be output by a plotter device, and performs shift control based on the judgment of the pattern shift section 3 for a pattern to be shifted from a pattern on a sub-grid to between sub-grids.

パターンシフト部3は副格子上のパターンをシ
フト制御するものであり、第1図dに示す如く、
入力データを保持する入力データ保持バツフア1
0、設計に使用されたパターンが前記1本通し1
〜3本通しのいずれかを判定するパターン判定回
路11、回路パターンの線幅が論理線幅1〜論理
線幅3のいずれかを判定する論理線幅判定回路1
2、回路パターンが走行している格子がA,B,
Cのいずれであるかを判定する格子位置判定回路
13、回路パターンをシフト制御するシフト回路
14、回路パターンを格子の中心に作画するよう
に制御する格子中心制御回路15、このパターン
シフト部を総合制御する制御回路16、出力デー
タを選択出力するアンド回路17−0〜17−
2、オア回路18等により構成されている。
The pattern shift section 3 controls the shift of the pattern on the sub-lattice, and as shown in FIG. 1d,
Input data holding buffer 1 that holds input data
0, the pattern used in the design is the same as the one through 1
A pattern determination circuit 11 that determines whether the line width of the circuit pattern is one of three lines, and a logic line width determination circuit 1 that determines whether the line width of the circuit pattern is between the logic line width 1 and the logic line width 3.
2. The grids on which the circuit pattern runs are A, B,
A grid position determination circuit 13 that determines which of the grids is selected, a shift circuit 14 that shifts and controls the circuit pattern, a grid center control circuit 15 that controls the circuit pattern to be drawn at the center of the grid, and this pattern shift section is integrated. Control circuit 16 for controlling, AND circuits 17-0 to 17- for selectively outputting output data
2. It is composed of an OR circuit 18 and the like.

本発明の特徴的な部分であるこのパターンシフ
ト部3の動作を第3図により説明する。
The operation of the pattern shift section 3, which is a characteristic part of the present invention, will be explained with reference to FIG.

(1) まず入力データ保持バツフア10に保持され
たプリント基板のパターンがパターン判定回路
11にて何本通しのものか識別されるが、この
結果1本通しのパターンであると判定されたと
き、この判定結果がパターン判定回路11から
制御回路16に報告される。これにより制御回
路16は入力データ保持バツフア10に保持さ
れたデータをそのまま読出す。このときアンド
回路17−0には制御回路16より「1」が印
加されてオン状態にあるので、このパターンが
1本通しのデータはそのままアンド回路17−
0およびオア回路18を経由してパターン作画
部2に伝達され、そのデータに記入された副格
子上に出力される。いわゆる基本作画方式によ
り作画される。
(1) First, the pattern determination circuit 11 identifies how many lines of the printed circuit board pattern held in the input data holding buffer 10 is a continuous pattern. This determination result is reported from the pattern determination circuit 11 to the control circuit 16. As a result, the control circuit 16 reads out the data held in the input data holding buffer 10 as is. At this time, "1" is applied to the AND circuit 17-0 from the control circuit 16 and it is in the on state, so the data of this pattern is passed through the AND circuit 17-0 as it is.
0 and the OR circuit 18 to the pattern drawing section 2, and output on the sub-lattice written in the data. The image is drawn using a so-called basic drawing method.

(2) 作図すべきパターンが1本通しでなく2本通
しであることがパターン判定回路11で判定さ
れたとき、この回路パターンの線幅が論理線幅
判定回路12により論理線幅1であると判定す
れば、制御回路16はこれらの判定結果によ
り、前記(1)と同様に、アンド回路17−0をオ
ン状態にし、入力データ保持バツフア10のデ
ータをアンド回路17−0およびオア回路18
を経由して出力し、基本作画方式により作画さ
せる。しかし論理線幅1でなければ線幅は前記
W2またはW3の如く大きく、そのままでは例え
ばランドと接触するように作画されることもあ
るので、制御部16は入力データを格子中心制
御回路15により処理させて格子の中心に存在
するように制御するとともにアンド回路17−
1に出力「1」を送出してこれをオン状態に制
御する。これにより入力データは格子中心制御
回路15により処理され、アンド回路17−1
及びオア回路18を経由して出力されるので、
格子の中心にこの回路パターンが存在するよう
にパターン作画部2により作画処理されること
になる。
(2) When the pattern judgment circuit 11 determines that the pattern to be drawn is not one line but two lines, the line width of this circuit pattern is determined by the logic line width judgment circuit 12 to be a logical line width of 1. Based on these determination results, the control circuit 16 turns on the AND circuit 17-0 and transfers the data in the input data holding buffer 10 to the AND circuit 17-0 and the OR circuit 18, as in (1) above.
Output via , and draw the image using the basic drawing method. However, if the logical line width is not 1, the line width is
Since the image is large like W 2 or W 3 and may be drawn in such a way that it comes in contact with a land, the control unit 16 processes the input data by the grid center control circuit 15 so that it is located at the center of the grid. AND circuit 17-
1 to control it to be in the on state. As a result, the input data is processed by the grid center control circuit 15, and the AND circuit 17-1
and is output via the OR circuit 18, so
The pattern drawing section 2 performs drawing processing so that this circuit pattern exists at the center of the grid.

(3) ところでパターンが3本通しであることがパ
ターン判定回路11で判定されたとき、論理線
幅判定回路12でこの回路パターン線幅が論理
線幅1であると判定されれば、制御回路16は
前記(1)と同様に、アンド回路17−0をオン状
態にし、入力力データ保持バツフア10のデー
タをアンド回路17−0およびオア回路18を
経由して出力し、基本作画方式により作画させ
る。また論理線幅判定回路12が線幅を論理線
幅2であると判定すれば、制御回路16は格子
位置判定回路13の出力に応じてシフト回路1
4を次の如く制御する。すなわち、回路パター
ンが副格子A上に位置している場合には、制御
回路16は入力データ保持バツフア10に保持
した回路パターンをシフト回路14に対し伝達
し、この副格子A上の論理線幅2の回路パター
ンを副格子A,B間にシフトさせるとともにア
ンド回路17−2に「1」を出力してこれをオ
ン状態にし、前記副格子A,B間にシフトした
回路パターンのデータをアンド回路17−2お
よびオア回路18を経由してパターン作画部2
に出力させ、これにもとづき副格子A,B間に
回路パターンが位置するように作画制御させ
る。もし格子位置判定回路13の判定が副格子
A上でないと判定したときこれは副格子B上に
位置していることになるので(前記した如く、
副格子C上に論理線幅2の回路パターンは存在
ないように設計されている)、制御回路16は
シフト回路14に対し、この回路パターンを、
第1図bに示す如く、副格子B,C間に位置す
るようにシフトさせ、これをアンド回路17−
2およびオア回路18を経由してパターン作画
部2に伝達させる。ところでこの場合、論理線
幅判定回路12が回路パターンの線幅を論理線
幅1でもなく2でないと判定したとき、この回
路パターンは残りの論理線幅3であるので、制
御回路16は格子中心制御回路15を制御しア
ンド回路17−1をオン状態にして、格子の中
心に回路パターンが位置するように入力データ
を処理させ、この処理されたデータがアンド回
路17−1およびオア回路18を経由して出力
されることになる。この場合、第1図cの副格
子B上に幅がW3の論理線幅3の回路パターン
が作画されるものとなる。
(3) By the way, when the pattern determination circuit 11 determines that the pattern is a series of three lines, if the logic line width determination circuit 12 determines that the circuit pattern line width is a logic line width of 1, the control circuit 16, as in (1) above, turns on the AND circuit 17-0, outputs the data in the input input data holding buffer 10 via the AND circuit 17-0 and the OR circuit 18, and draws a picture using the basic drawing method. let Further, if the logical line width determination circuit 12 determines that the line width is logical line width 2, the control circuit 16 controls the shift circuit 1 according to the output of the grid position determination circuit 13.
4 is controlled as follows. That is, when the circuit pattern is located on the sub-lattice A, the control circuit 16 transmits the circuit pattern held in the input data holding buffer 10 to the shift circuit 14, and changes the logic line width on this sub-lattice A. 2 is shifted between the sub-grids A and B, and "1" is output to the AND circuit 17-2 to turn it on, and the data of the circuit pattern shifted between the sub-grids A and B is ANDed. Pattern drawing section 2 via circuit 17-2 and OR circuit 18
Based on this output, drawing control is performed so that the circuit pattern is located between sub-grids A and B. If the grid position determining circuit 13 determines that it is not on the sub-grid A, it means that it is located on the sub-grid B (as mentioned above,
(The circuit pattern is designed such that there is no circuit pattern with a logic line width of 2 on the sub-lattice C), and the control circuit 16 transmits this circuit pattern to the shift circuit 14.
As shown in FIG.
2 and the OR circuit 18 to the pattern drawing section 2. In this case, when the logic line width determination circuit 12 determines that the line width of the circuit pattern is neither 1 nor 2, the remaining logic line width of this circuit pattern is 3, so the control circuit 16 The control circuit 15 is controlled to turn on the AND circuit 17-1, and the input data is processed so that the circuit pattern is located at the center of the lattice, and this processed data causes the AND circuit 17-1 and the OR circuit 18 to It will be output via In this case, a circuit pattern having a width of W 3 and a logic line width of 3 is drawn on the sub-lattice B of FIG. 1c.

本発明の動作を、第2図のフローチヤートにも
とづき、第1図、第3図その他の図を参照しつつ
説明する。
The operation of the present invention will be explained based on the flowchart of FIG. 2 and with reference to FIGS. 1, 3, and other figures.

第1図aでは省略しているものの本発明ではデ
ータ入力部、前処理部、後処理部、パターン作画
部等を具備している。
Although omitted in FIG. 1a, the present invention includes a data input section, a pre-processing section, a post-processing section, a pattern drawing section, etc.

(a) まず図示省略したデータ入力部よりプログラ
ムやパターン等が記入された制御カードの読み
込みが行われ、また、プリント基板のサイズ、
プリント基板の回路パターン作成領域(プリン
ト基板には挿入操作やプリント基板の種類名記
入のため、その一部に回路パターンが形成され
ない領域がある)、多層の定義領域、主格子間
の物理的ピツチ、論理線幅1〜3とそれらの実
際の物理的サイズつまり物理線幅等が設計基準
データベースより入力される。
(a) First, the control card on which programs and patterns are written is read from the data input section (not shown), and the size of the printed circuit board,
The circuit pattern creation area of the printed circuit board (there is a part of the printed circuit board where no circuit pattern is formed due to the insertion operation and the writing of the printed circuit board type name), the multilayer definition area, and the physical pitch between the main grids. , logical line widths 1 to 3 and their actual physical sizes, that is, physical line widths, etc. are input from the design standard database.

(b) 次に前処理部で、前記用紙サイズとプリント
基板のサイズにより作画出力のの倍率を算出し
たり、書出し位置つまり原点を定めたり、その
他図番等を決定する処理を行う。
(b) Next, the preprocessing section calculates the magnification of the drawing output based on the paper size and the size of the printed circuit board, determines the writing start position, that is, the origin, and performs other processes such as determining the figure number.

(c) 前記データ入力部は次いで、回路パターン用
データを読込む。この回路パターン用データは
プリント基板の回路パターン設計者が設計した
ものであり、回路パターン用データとしては各
回路パターンのプリント基板上での始点と終点
の位置すなわちX,Y座標、その回路パターン
の論理線幅の大きさ等であり、この外に回路パ
ターン設計者名も入力される。このとき回路パ
ターンが連続した折線形状の場合は、各直線部
分毎に1つの回路パターンとみなして取扱うこ
とになる。
(c) The data input section then reads circuit pattern data. This circuit pattern data is designed by a printed circuit board circuit pattern designer, and the circuit pattern data includes the positions of the start and end points of each circuit pattern on the printed circuit board, that is, the X and Y coordinates, and the circuit pattern's The information includes the size of the logic line width, etc., and the name of the circuit pattern designer is also input. At this time, if the circuit pattern has a continuous broken line shape, each straight line portion is treated as one circuit pattern.

(d) 前記(c)により入力された回路パターン用デー
タを前記bにて算出した倍率等のデータにもと
づき、実際に記録用紙上に作画する回路パター
ン用データの座標変換を、第1図aにおけるパ
ターンデータ座標交換部1で行う。ただし第3
図に示す制御はこのパターンデータ座標変換部
1では行わない。
(d) Based on the data such as the magnification calculated in step (b) above for the circuit pattern data input in step (c) above, the coordinate transformation of the circuit pattern data to be actually drawn on the recording paper is performed as shown in Figure 1a. This is performed by the pattern data coordinate exchange unit 1 in . However, the third
The control shown in the figure is not performed by this pattern data coordinate conversion section 1.

(e) このパターンデータ座標変換部1からの入力
データが第1図aのパターンシフト部3に伝達
され、前記(1)〜(3)の如く、第3図に示すフロー
チヤートによる作画パターンの作成制御が行わ
れる。この作画パターンの作成制御はすべての
回路パターンデータに対して終了するまで順次
行われる。
(e) The input data from the pattern data coordinate conversion section 1 is transmitted to the pattern shift section 3 of FIG. Creation control is performed. This drawing pattern creation control is sequentially performed for all circuit pattern data until it is completed.

(f) 第1図aにおけるパターン作画部2は、前記
(e)によりシフトすべきデータについてはシフト
したものを、そのまま出力するものについては
そのまま出力し、また格子の中心に作画するも
のは格子の中心に回路パターンが位置するよう
に処理された回路パターン用データが入力され
るのでこれによりパターン図を作成しプリント
基板パターンを記録用紙に、物理線幅にもとづ
き作画出力する。この作画は前記(c)で入力され
た回路パターン用データとして入力されたすべ
てのプリント基板の回路パターンについて作画
出力される。このとき第1図aでは図示省略さ
れた後処理部が前記各プリント基板の回路パタ
ーンの作画出力結果を示すリストを作成してこ
れを出力する。このリストにより作画出力が成
功したものと失敗したものとがそのプリント基
板番号あるいは図番毎に指示されるので、オペ
レータはこのリストをチエツクすることにより
作画出力が成功したものと失敗したものを区別
することができる。なお作画成功したものはそ
の作画をみることによりプリント基板上の回路
パターンの状態を正確に推想することができ
る。
(f) The pattern drawing section 2 in FIG.
Data that should be shifted by (e) is shifted, data that should be output as is is output as is, and data that is drawn at the center of the grid is processed so that the circuit pattern is located at the center of the grid. A pattern diagram is created using this data, and a printed circuit board pattern is drawn and outputted on recording paper based on the physical line width. This drawing is output for all the circuit patterns of the printed circuit boards input as the circuit pattern data input in (c) above. At this time, a post-processing section, which is not shown in FIG. 1A, creates and outputs a list showing the output results of the circuit patterns of each printed circuit board. This list indicates successful and unsuccessful drawing outputs for each printed circuit board number or drawing number, so the operator can distinguish between successful and unsuccessful drawing outputs by checking this list. can do. If the drawing is successful, the state of the circuit pattern on the printed circuit board can be accurately estimated by looking at the drawing.

〔発明の効果〕〔Effect of the invention〕

本発明によれば回路パターンを実際の物理的サ
イズに応じて作画するとともにプロツタ装置でこ
れを出力するとき設計上では接触していなにもか
かわらず作画出力では接触する可能性が高い場
合、その回路パターンについては少しシフトした
状態で作画するので接触して誤解を生ずることが
なくなつた。
According to the present invention, when drawing a circuit pattern according to the actual physical size and outputting it with a plotter device, if there is a high possibility that there will be contact in the drawing output even though there is no contact in the design, Since the circuit pattern is drawn with a slight shift, there is no chance of misunderstandings caused by contact.

この結果、本発明によりパターン図の見易さ、
パターン配線(幅)の早期チエツクク、又はパタ
ーン図出力量の効率アツプ等をはかることができ
る。
As a result, the present invention makes it easier to see the pattern diagram.
It is possible to check the pattern wiring (width) at an early stage or to increase the efficiency of pattern diagram output.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図aは本発明の一実施例構成図、同bは本
発明により出力されるプリント基板回路パターン
例、同cはプリント基板の座標系及び副格子、回
路パターンの論理線幅説明図、同dはパターンシ
フト部の詳細図、第2図は本発明のパターン作画
装置の動作説明図、第3図は本発明におけるパタ
ーン作成制御状態説明図、第4図はプロツタ装
置、第5図は従来のプロツタ装置による作画例、
第6図は従来のプリント基板パターン作画方式明
図である。 図中、1はパターンデータ座標変換部、2はパ
ターン作画部、3はパターンシフト部である。
FIG. 1a is a configuration diagram of an embodiment of the present invention, FIG. 1b is an example of a printed circuit board circuit pattern outputted by the present invention, and FIG. d is a detailed diagram of the pattern shift section, FIG. 2 is an explanatory diagram of the operation of the pattern drawing device of the present invention, FIG. 3 is an explanatory diagram of the pattern creation control state in the present invention, FIG. 4 is the plotter device, and FIG. An example of drawing using a conventional plotter device,
FIG. 6 is a diagram showing a conventional printed circuit board pattern drawing method. In the figure, 1 is a pattern data coordinate conversion section, 2 is a pattern drawing section, and 3 is a pattern shift section.

Claims (1)

【特許請求の範囲】 1 主格子及び副格子で定められる座標系を有
し、この座標系に基づいてランドパターン位置、
ラインパターン走行位置が規定されるプリント基
板の回路パターンを作画する装置において、 前記プリント基板の座標系を作画用の座標系に
変換する座標変換手段と、 該作画用座標により、同一主格子内に複数本存
在するラインパターンを判定するパターン判定手
段と、 該判定されたラインパターンの線幅を判定する
線幅判定手段と、 パターン判定手段と該線幅判定手段により抽出
されたラインパターンのうち互いに接触するライ
ンパターンの作画用座標系を、該ラインパターン
同志が離れる方向に所定量シフトする制御手段と
を備えたことを特徴とする プリント基板パターン作画装置。
[Claims] 1. It has a coordinate system defined by a main grid and a sub-grid, and based on this coordinate system, the land pattern position,
An apparatus for drawing a circuit pattern on a printed circuit board in which a line pattern running position is defined, comprising: a coordinate conversion means for converting a coordinate system of the printed circuit board into a drawing coordinate system; A pattern determining means for determining a plurality of line patterns, a line width determining means for determining the line width of the determined line pattern, and a pattern determining means for determining the line width of the determined line pattern; 1. A printed circuit board pattern drawing device, comprising: control means for shifting a drawing coordinate system of line patterns that are in contact by a predetermined amount in a direction in which the line patterns are separated from each other.
JP59215975A 1984-10-15 1984-10-15 Printed board pattern drawing system Granted JPS61100865A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59215975A JPS61100865A (en) 1984-10-15 1984-10-15 Printed board pattern drawing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59215975A JPS61100865A (en) 1984-10-15 1984-10-15 Printed board pattern drawing system

Publications (2)

Publication Number Publication Date
JPS61100865A JPS61100865A (en) 1986-05-19
JPH0315225B2 true JPH0315225B2 (en) 1991-02-28

Family

ID=16681336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59215975A Granted JPS61100865A (en) 1984-10-15 1984-10-15 Printed board pattern drawing system

Country Status (1)

Country Link
JP (1) JPS61100865A (en)

Also Published As

Publication number Publication date
JPS61100865A (en) 1986-05-19

Similar Documents

Publication Publication Date Title
JPH0315225B2 (en)
US7389486B2 (en) Arc routing system and method
KR950006476B1 (en) Generating device of coating pattern and pattern coating method
JP4657042B2 (en) Printed circuit board analysis model generation apparatus and program
JP2922042B2 (en) Wiring pattern gap check method
JP3116438B2 (en) Inspection apparatus and inspection method for printed wiring board
JPH0640344B2 (en) How to edit shapes
JP3118310B2 (en) Print processing method of page printer
JP4275541B2 (en) Wiring check method for printed wiring board, wiring check program for realizing this wiring check method, and recording medium recording this wiring check program
JP4366834B2 (en) Pattern design support device and wiring board pattern design method
JP3018714B2 (en) CAD equipment
JP4411743B2 (en) Design data conversion apparatus, pattern design support apparatus, design data conversion method, and circuit board pattern design method.
JPH028346B2 (en)
JPS6314878B2 (en)
JPS59116785A (en) Character/graphic information input display system
JPH067387B2 (en) Automatic layout method
JP3481294B2 (en) Automatic dimension line drawing system
JP2929919B2 (en) Optical character extraction device
JPH0267789A (en) Method for automatically drawing pattern diagram of printed wiring board
JPS63313277A (en) Method for checking wiring pattern
JPS5838831B2 (en) Connection line extraction processing method
JPH06139310A (en) Method for converting cad data at the time of producing photo mask for printed circuit
JPH02287881A (en) Verifying device for design rule of printed circuit board circuit
JPH04111447A (en) Processing device for data on mask pattern of semiconductor integrated circuit
JPH0512380A (en) Printed board arrangement system