JPH03148746A - Processing request communication interface - Google Patents
Processing request communication interfaceInfo
- Publication number
- JPH03148746A JPH03148746A JP28758489A JP28758489A JPH03148746A JP H03148746 A JPH03148746 A JP H03148746A JP 28758489 A JP28758489 A JP 28758489A JP 28758489 A JP28758489 A JP 28758489A JP H03148746 A JPH03148746 A JP H03148746A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- sub system
- processing request
- subsystem
- communication interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 13
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000004044 response Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
Description
異なるサービスプロセッサの配下に属する複数のサブシ
ステムが比較的疎に結合して構成されるシステムにおけ
る処理要求通信インタフェースに関し。
処理実行中のサブシステムがリセットを受けたときに，
処理依頼元のりトライ／終結処理までに要する時間を短
縮することを目的とし。
他のサブシステムから受信した処理要求を実行中である
ことを記憶する手段と５自サブシステムにおけるサービ
スプロセッサからリセット信号を受信したときに，他の
サブシステムからの処理要求を実行中であれば．そのサ
ブシステムに例外終了通知を行う手段とを備えるように
構成する。This invention relates to a processing request communication interface in a system in which a plurality of subsystems belonging to different service processors are relatively loosely coupled. When a subsystem undergoing processing receives a reset,
The purpose is to shorten the time required for the processing requester to try and complete the process. A means for storing that a processing request received from another subsystem is being executed; ．． The subsystem is configured to include means for notifying the subsystem of exceptional termination.
本発明は，異なるサービスプロセッサの配下に属する複
数のサブシステムが比較的疎に結合して構成されるシス
テムにおける処理要求通信インタフェースに関する。
〔従来の技術〕
第３図は従来技術の例、第４図は従来技術の動作説明図
を示す。
第３図に示すサブシステム１０．１１は、それぞれ異な
るサービスプロセッサ（ＳＶＰ）１２゜１３に属し、疎
に結合されている。例えば、サブシステムｌＯからサブ
システム１１に対し、処理要求を出すと、サブシステム
１１では５処理実行部２１で、その処理要求に対する処
理を行い、処理が終了したならば、終了通知を行う。処
理要求元のサブシステムｌＯでは、処理要求を出すと。
タイムアウト検出部２０により、その処理の終了通知に
ついてのタイムアウト時間を監視する。
第４図（イ）は、正常時における動作を示している。処
理要求元サブシステム１０から処理要求を出すと、処理
サブシステム１１では、その処理要求を処理し、終了通
知により、処理結果を通知する。処理要求元サブシステ
ム１０では５その終了通知を受けて、終了処理を行う。
第４図（ロ）は、処理中にサブシステム１１がリセット
を受けた場合の動作を示している。
処理サブシステム１１は、処理要求元サブシステム１０
から処理要求を受けて、それを処理している間に、サー
ビスプロセッサ１３からユニットリセットを受けると、
そのまま処理を打ち切る。
処理を依頼したサブシステム１０は、処理要求について
、タイムアウトの時間監視を行っているので、ある時間
が経過しても終了通知が来ないことを検出して、例外処
理やリトライなどの終了処理を行う。
［発明が解決しようとする課題］
従来方式では、別々のサービスプロセッサに支配される
サブシステムの間で、処理要求が発行さ −
れ、その処理中にユニットリセットを受けると。
これを処理要求元のサブシステムに通知する手段がない
ため、処理要求元のサブシステムで長時間の時間監視を
行ってタイムアウトを検出し、それから終了処理に移る
ことになった。そのため、このような処理を伴う命令で
は、リトライ／終結処理までに、長い時間を要するとい
う問題があった。
本発明は上記問題点の解決を図り、処理実行中のサブシ
ステムがリセットを受けたときに２処理要求元のりトラ
イ／終結処理までに要する時間を短縮することを目的と
している。
〔課題を解決するための手段〕
第１図は本発明の構成例を示す。
第１図において、１０．１１はそれぞれＣＰＵやメモリ
などを有するサブシステム、１２．１３はサブシステム
１０．１１に対する操作・制御を行うサービスプロセッ
サ（ＳＶＰ）、１４は処理要求通信インタフェース、１
５は送信部、１６は受信部、１７は処理実行中記憶部、
１Ｂは例外終了通知部を表す。
サブシステム１０．１１は、それぞれ異なるサービスプ
ロセッサ１２．１３に属し、比較的疎に結合される。
処理実行中記憶部１７は、例えばサブシステムＩＯから
の処理要求を、受信部１６によって受信すると、要求さ
れた処理の実行中状態を記憶する回路である。この実行
中状態の記憶は、要求された処理を終了し、処理要求元
のサブシステムｌＯに対して、終了通知を行うときにク
リアされる。
例外終了通知部１８は処理サブシステム１１におけるサ
ービスプロセッサ１３からリセット信号を受信したとき
に、他のサブシステムｌＯからの処理要求を実行中であ
れば、そのサブシステムｌＯに、送信部１５を介して例
外終了通知を行う。
〔作用〕
本発明では、通常の運用状態で発行されるリセット信号
に対して、処理要求通信インタフェース１４がクリアさ
れないようにし、処理の実行中にリセットを受けると、
処理実行中記憶部１７および例外終了通知部１８により
、リセットがあったことを検出して、リセットによって
処理が終結することを、処理要求元のサブシステム１０
へ通知する。したがって、処理要求元のサブシステムＩ
Ｏでは、タイムアウトを検出するこ七なく、直ちに終了
処理を実行できるようになる。
【実施例〕
第２図は本発明の実施例を説明するための図を示す。
第１図に示すシステムの正常時における動作は。
第４図（イ）に示した従来例と同様に、第２図（イ）図
示のようになる。処理要求元サブシステムｌＯからの処
理要求に対し、処理サブシステム１１は、その処理要求
を処理し、処理が終了したならば、終了通知により、処
理結果を通知する。
処理要求元サブシステムｌＯでは、その終了通知を受け
て、終了処理を行う、なお、処理サブシステム１１では
、処理要求を実行している間、その実行中状態を示すフ
ラグ（図示省略）をオン状態に保持してお（。
第２図（ロ）は、処理中にサブシステム１１がリセット
を受けた場合の動作を示している。
処理サブシステム１１Ｌｔ、処理要求元サブシステムｌ
Ｏから処理要求を受けて、それを処理して いる問に、
サービスプロセッサ１３からユニットリセットを受ける
と、リセット操作により、第１図に示す処理要求通信イ
ンタフェース１４を除いた部分がクリアされ、そのまま
処理を打ち切る。
処理要求通信インタフェース１４は、リセット信号を受
けると、フラグ等によって構成される処理実行中記憶部
１７により、処理実行中の状態を記憶しているので、ユ
ニットリセットによって処理が打ち切られたことを示す
例外終了通知を、処理を依頼したサブシステムｌＯに送
°信する。
この例外終了通知により、処理を依願したサブシステム
ＩＯでは、直ちに終了処理を実行できることになる。す
なわち、タイムアウトを検出するまで、長時間、処理サ
ブシステム１１からの応答を待つ必要がない、したがっ
て処理サブシステムに対する処理要求を伴うような命令
でも、リトライ／終結処理までに要する時間を短縮する
ことが可能になる。
なお、サービスプロセッサからのリセット信号に、強制
リセットと通常リセットの２種類を用意し、強制リセッ
トに対しては、第１図に示す処理要求通信インタフェー
ス１４を含む全体がリセットされるようにし、通常リセ
ットについては、処理要求通信インタフェース１４以外
についてリセ −ットされるようにすることもできる
。この場合。
通常リセットに対して、本発明が適用されることになる
。また。処理要求通信インタフェース１４を、マイクロ
プロセッサ等を用いて構成することも可能である。ソフ
トウェアまたはファームウェアによって、第１図に示す
ものと実質的に同様な機能を実現することは容易である
。
−〔発明の効果〕
以上説明したように、本発明によれば、疎に結合した他
のサブシステムに対して、処理要求を発行するような命
令において、処理実行中のサブシステムがリセットを受
けたときに、タイムアウトの検出を待つ必要がなく、命
令リトライまたは終結処理までに要する時間を短縮する
ことができる。The present invention relates to a processing request communication interface in a system in which a plurality of subsystems belonging to different service processors are relatively loosely coupled. [Prior Art] FIG. 3 shows an example of the prior art, and FIG. 4 shows an explanatory diagram of the operation of the prior art. The subsystems 10, 11 shown in FIG. 3 belong to different service processors (SVPs) 12, 13 and are loosely coupled. For example, when the subsystem IO issues a processing request to the subsystem 11, the subsystem 11 performs processing in response to the processing request in the 5 processing execution unit 21, and when the processing is completed, it notifies the subsystem 11 of completion. When the processing request source subsystem IO issues a processing request. The timeout detection unit 20 monitors the timeout period for the notification of completion of the process. FIG. 4(A) shows the operation under normal conditions. When the processing request source subsystem 10 issues a processing request, the processing subsystem 11 processes the processing request and notifies the processing result by a completion notification. The processing requesting subsystem 10 receives the termination notification 5 and performs termination processing. FIG. 4(b) shows the operation when the subsystem 11 receives a reset during processing. The processing subsystem 11 is the processing request source subsystem 10
If a unit reset is received from the service processor 13 while processing the request,
Abort the process. The subsystem 10 that requested the processing monitors the timeout period for processing requests, so it detects that no termination notification has been received after a certain period of time and performs termination processing such as exception handling or retry. conduct. [Problem to be solved by the invention] In the conventional method, processing requests are issued between subsystems controlled by different service processors.
and if the unit is reset during that process. Since there is no means to notify this to the subsystem that is requesting the process, the subsystem that is requesting the process monitors the process for a long time, detects a timeout, and then moves to termination processing. Therefore, an instruction that involves such processing has a problem in that it takes a long time to complete the retry/closing process. SUMMARY OF THE INVENTION The present invention aims to solve the above-mentioned problems, and aims to shorten the time required for retrying/termination of two processing requesters when a subsystem undergoing processing receives a reset. [Means for Solving the Problems] FIG. 1 shows a configuration example of the present invention. In FIG. 1, 10.11 is a subsystem each having a CPU, memory, etc., 12.13 is a service processor (SVP) that operates and controls the subsystem 10.11, 14 is a processing request communication interface, 1
5 is a transmitting unit, 16 is a receiving unit, 17 is a processing storage unit,
1B represents an exception end notification section. The subsystems 10.11 each belong to different service processors 12.13 and are relatively loosely coupled. The process-in-progress storage unit 17 is a circuit that, when the reception unit 16 receives a process request from, for example, a subsystem IO, stores the in-progress status of the requested process. The memory of this execution state is cleared when the requested process is finished and a completion notification is sent to the subsystem 1O that requested the process. When the exception end notification unit 18 receives a reset signal from the service processor 13 in the processing subsystem 11, if a processing request from another subsystem IO is being executed, the exception end notification unit 18 sends a message to that subsystem IO via the transmission unit 15. An exception termination notification is sent. [Operation] In the present invention, the processing request communication interface 14 is prevented from being cleared in response to a reset signal issued in a normal operating state, and when a reset is received during execution of processing,
The process-in-progress storage unit 17 and the exception end notification unit 18 detect that a reset has occurred, and notify the process requesting subsystem 10 that the process will be terminated by the reset.
Notify. Therefore, the processing requesting subsystem I
With O, the termination process can be executed immediately without detecting a timeout. [Embodiment] FIG. 2 shows a diagram for explaining an embodiment of the present invention. What is the normal operation of the system shown in Figure 1? Similar to the conventional example shown in FIG. 4(A), the configuration is as shown in FIG. 2(A). In response to a processing request from the processing request source subsystem IO, the processing subsystem 11 processes the processing request, and when the processing is completed, notifies the processing result by a completion notification. The processing request source subsystem IO receives the termination notification and performs termination processing. Note that while the processing request is being executed, the processing subsystem 11 turns on a flag (not shown) indicating the execution status. Figure 2 (b) shows the operation when the subsystem 11 receives a reset during processing.
When receiving a processing request from O and processing it,
When a unit reset is received from the service processor 13, the reset operation clears all parts except the processing request communication interface 14 shown in FIG. 1, and the processing is immediately terminated. When the processing request communication interface 14 receives a reset signal, the processing execution storage unit 17 configured by a flag etc. stores the state of processing execution, and therefore indicates that the processing has been aborted due to a unit reset. Sends an exception completion notification to the subsystem IO that requested the process. This exceptional termination notification allows the subsystem IO that requested the process to immediately execute the termination process. That is, there is no need to wait for a response from the processing subsystem 11 for a long time until a timeout is detected, and therefore the time required for retrying/closing processing can be shortened even for an instruction that involves a processing request to the processing subsystem. becomes possible. There are two types of reset signals from the service processor: forced reset and normal reset, and in response to forced reset, the entire process including the processing request communication interface 14 shown in FIG. 1 is reset. Regarding the reset, it is also possible to reset other than the processing request communication interface 14. in this case. The present invention is applied to normal reset. Also. It is also possible to configure the processing request communication interface 14 using a microprocessor or the like. It is easy to implement functionality substantially similar to that shown in FIG. 1 through software or firmware. - [Effects of the Invention] As explained above, according to the present invention, a subsystem executing processing receives a reset in an instruction that issues a processing request to another loosely coupled subsystem. In this case, there is no need to wait for timeout detection, and the time required for instruction retry or finalization can be shortened.
第１図は本発明の構成例。
第２図は本発明の実施例を説明するための図。
第３図は従来技術の例。
第４図は従来技術の動作説明図を示す。
図中、１０．１１はサブシステム、１２．１３はサービ
スプロセッサ、１４は処理要求通信インタフェース、１
５は送信部、１６は受信部、１７は処理実行中記憶部、
１Ｂは例外終了通知部を表す。
特許出願人 工業技術院長 杉油 賢１ ブフ
システム しｏｒピ）１
ｒ′■不４１蛸Φ月１人分り
（イ）五市瞠
″Ｘ＞？□朝の災や引列FIG. 1 shows a configuration example of the present invention. FIG. 2 is a diagram for explaining an embodiment of the present invention. Figure 3 is an example of conventional technology. FIG. 4 shows an explanatory diagram of the operation of the prior art. In the figure, 10.11 is a subsystem, 12.13 is a service processor, 14 is a processing request communication interface, 1
5 is a transmitting unit, 16 is a receiving unit, 17 is a processing storage unit,
1B represents an exception end notification section. Patent applicant: Director of the Agency of Industrial Science and Technology Ken Sugiyu 1 Buch System Shiorpi) 1
r'■Un41 octopusΦ1 person per month (a) Goichi ``X＞?□Morning disaster and line-up
Claims (1)
る複数のサブシステム（１０、１１）が比較的疎に結合
して構成されるシステムにおける処理要求通信インタフ
ェースであって、 他のサブシステムから受信した処理要求を実行中である
ことを記憶する手段（１７）と、 自サブシステムにおけるサービスプロセッサからリセッ
ト信号を受信したときに、他のサブシステムからの処理
要求を実行中であれば、そのサブシステムに例外終了通
知を行う手段（１８）とを備えたことを特徴とする処理
要求通信インタフェース。[Scope of Claim] A processing request communication interface in a system configured by relatively loosely coupling a plurality of subsystems (10, 11) belonging to different service processors (12, 13), means (17) for storing information indicating that a processing request received from a subsystem is being executed; For example, a processing request communication interface characterized by comprising means (18) for notifying the subsystem of exceptional termination.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28758489A JPH03148746A (en) | 1989-11-06 | 1989-11-06 | Processing request communication interface |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28758489A JPH03148746A (en) | 1989-11-06 | 1989-11-06 | Processing request communication interface |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03148746A true JPH03148746A (en) | 1991-06-25 |
Family
ID=17719197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28758489A Pending JPH03148746A (en) | 1989-11-06 | 1989-11-06 | Processing request communication interface |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03148746A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58134559A (en) * | 1982-02-05 | 1983-08-10 | Fuji Facom Corp | Data transfer control system |
-
1989
- 1989-11-06 JP JP28758489A patent/JPH03148746A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58134559A (en) * | 1982-02-05 | 1983-08-10 | Fuji Facom Corp | Data transfer control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0619753B2 (en) | Communication interface protocol | |
| JPH03148746A (en) | Processing request communication interface | |
| JPH01149155A (en) | I/o channel controller | |
| JP2535664B2 (en) | Waiting method for satisfying processing conditions | |
| JPH07253912A (en) | Process monitor device | |
| JP2680842B2 (en) | Data processing device | |
| JP2504833B2 (en) | Process execution management method | |
| JPH0789327B2 (en) | Information processing system | |
| JPS62143154A (en) | Input/output controller | |
| JP2814988B2 (en) | Failure handling method | |
| JP2513120B2 (en) | Non-stop type information processing device | |
| JPH03246743A (en) | Inter-processor communication system | |
| JPS62266636A (en) | Information processor | |
| JP3316739B2 (en) | Device interface control method | |
| JPH0431421B2 (en) | ||
| JP2642768B2 (en) | I / O device control method | |
| JPH04271446A (en) | System for executing test and diagnosis of shared storage device | |
| JPH01304562A (en) | Adapter monitor system | |
| JPH0836443A (en) | Power-on control method and information processor | |
| JPH0380360A (en) | Multiprocessor system | |
| JPH03100832A (en) | Task control system | |
| JPH0546423A (en) | Master/slave relation transfer processing device for process | |
| JPH05158861A (en) | Information processing system | |
| JPH02213967A (en) | Data transfer control system | |
| JPH05181780A (en) | Input/output control device and its method |