JPH03141724A - Phase locked loop oscillation circuit - Google Patents

Phase locked loop oscillation circuit

Info

Publication number
JPH03141724A
JPH03141724A JP1280061A JP28006189A JPH03141724A JP H03141724 A JPH03141724 A JP H03141724A JP 1280061 A JP1280061 A JP 1280061A JP 28006189 A JP28006189 A JP 28006189A JP H03141724 A JPH03141724 A JP H03141724A
Authority
JP
Japan
Prior art keywords
output
voltage
controlled oscillator
oscillator
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1280061A
Other languages
Japanese (ja)
Inventor
Tadao Nakagawa
匡夫 中川
Takashi Ohira
孝 大平
Masayoshi Aikawa
正義 相川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1280061A priority Critical patent/JPH03141724A/en
Publication of JPH03141724A publication Critical patent/JPH03141724A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE:To vary an oscillating frequency without using a variable frequency divider and to simplify circuit configuration by providing a means to add (subtract) an external control voltage, which sets the oscillating frequency of a voltage controlled oscillator, to the control signal of the voltage controlled oscillator. CONSTITUTION:A reference signal inputted from an input terminal 11 is inputted to a sampling phase detector 12 and the output is inputted through an LPF 13, etc., to a voltage controlled oscillator 14. Next, the output of the oscillator 14 is taken out from an output terminal 15 as a microwave output, fed back and connected to the detector 12 and a phase locked loop is constituted. In such a case, a adder circuit 17 is provided to add an external control voltage VC to be supplied to an input terminal 16 to the control signal of the oscillator 14 to be outputted from the detector 12 from the output part of the detector 12 to the control signal input part of the oscillator 14. (Under this condition, the circuit 17 not only executes an adding operation but also executes a subtracting operation). Thus, the oscillating frequency can be made variable without using the variable frequency divider and the circuit configuration is simplified. Then, a noise characteristic is improved and a loop filter can be easily designed.

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は、マイクロ波帯において発振周波数が可変であ
る位相同期発振回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a phase-locked oscillation circuit whose oscillation frequency is variable in the microwave band.

(従来の技術) 位相同期発振回路は、高周波の発振回路として広く知ら
れている。
(Prior Art) A phase-locked oscillation circuit is widely known as a high-frequency oscillation circuit.

第4図は、従来の発振周波数が可変である位相同期発振
回路の構成を示すブロック図である。
FIG. 4 is a block diagram showing the configuration of a conventional phase-locked oscillation circuit with variable oscillation frequency.

図において、入力端子41から入力された基準信号は、
位相比較器42の一方の入力端子に入力され、その出力
は低域通過フィルタ(LPF)43を介して電圧制御発
振器(VC○)44に入力される。電圧制御発振器44
の出力は、マイクロ波出力として出力端子45から取り
出されるとともに、可変分周器46を介して位相比較器
42の他方の入力端子に帰還接続され、位相同期ループ
が構成される。
In the figure, the reference signal input from the input terminal 41 is
It is input to one input terminal of a phase comparator 42, and its output is input to a voltage controlled oscillator (VC◯) 44 via a low pass filter (LPF) 43. Voltage controlled oscillator 44
The output is taken out from the output terminal 45 as a microwave output, and is feedback-connected to the other input terminal of the phase comparator 42 via the variable frequency divider 46, thereby forming a phase locked loop.

このように、電圧制御発振器44の出力を分周した後に
基準信号との位相比較を行い、その誤差に比例した出力
を低域通過フィルタ43を介して電圧制御発振器44の
制御人力として与える構成により、出力端子45には基
準信号に同期した高安定なマイクロ波出力を取り出すこ
とができる。
In this way, by frequency-dividing the output of the voltage-controlled oscillator 44, the phase is compared with the reference signal, and an output proportional to the error is given as the control power of the voltage-controlled oscillator 44 via the low-pass filter 43. , a highly stable microwave output synchronized with the reference signal can be taken out from the output terminal 45.

なお、この構成において、可変分周器46に設定される
分周比に応じて、電圧制御発振器44の発振周波数を変
更することができる。
Note that in this configuration, the oscillation frequency of the voltage controlled oscillator 44 can be changed according to the frequency division ratio set in the variable frequency divider 46.

〔発明が解決しようとする課題] ところで、可変分周器として知られているデュアル・モ
ジュラス・プリスケーラなどの回路は複雑であり、動作
可能な周波数は低い。したがって、発振器出力がマイク
ロ波帯である場合には、可変分周器の前段に高速の固定
分周器を備え、周波数を低くする必要があった。このこ
とは、位相比較を行う対象の基準信号の周波数を低くす
ることであり、雑音特性を悪化させ、ループフィルタ(
低域通過フィルタ43)の設計を困難にする要因になっ
ていた。
[Problems to be Solved by the Invention] By the way, circuits such as a dual modulus prescaler known as a variable frequency divider are complex, and the operable frequency is low. Therefore, when the oscillator output is in the microwave band, it is necessary to provide a high-speed fixed frequency divider before the variable frequency divider to lower the frequency. This lowers the frequency of the reference signal for phase comparison, which worsens the noise characteristics and reduces the loop filter (
This has become a factor that makes it difficult to design the low-pass filter 43).

本発明は、可変分周器を用いずに発振周波数を可変にす
ることができ、かつ回路構成が簡単な位相同期発振回路
を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a phase synchronized oscillation circuit that can vary the oscillation frequency without using a variable frequency divider and has a simple circuit configuration.

〔課題を解決するための手段] 本発明は、一方の入力端子に基準信号が人力されるサン
プリング位相検波器と、このサンプリング位相検波器の
出力信号から高域成分を除去する低域通過フィルタと、
この低域通過フィルタを介したサンプリング位相検波器
の出力信号を制御信号として発振周波数が設定され、そ
の発振器出力がサンプリング位相検波器の他方の入力端
子に帰還接続される電圧制御発振器とを備え、基準信号
に同期した発振器出力を生成する位相同期発振回路にお
いて、サンプリング位相検波器の出力部から電圧制御発
振器の制御信号入力部までの間に、電圧制御発振器の発
振周波数を設定する外部制御電圧を電圧制御発振器の制
御信号に加算または減算する手段を備えて構成する。
[Means for Solving the Problems] The present invention includes a sampling phase detector into which a reference signal is manually input to one input terminal, and a low-pass filter that removes high-frequency components from the output signal of the sampling phase detector. ,
a voltage controlled oscillator whose oscillation frequency is set using the output signal of the sampling phase detector via the low-pass filter as a control signal, and whose oscillator output is feedback-connected to the other input terminal of the sampling phase detector; In a phase-locked oscillator circuit that generates an oscillator output synchronized with a reference signal, an external control voltage that sets the oscillation frequency of the voltage-controlled oscillator is connected between the output of the sampling phase detector and the control signal input of the voltage-controlled oscillator. It is configured to include means for adding to or subtracting from the control signal of the voltage controlled oscillator.

〔作 用〕[For production]

位相比較器としてサンプリング位相検波器を用いること
により、超高周波信号(マイクロ波出力)を低周波信号
(基準信号)でサンプリングし、直接的に低周波信号の
高調波成分と超高周波信号の位相比較が可能になるので
分周器は不要である。
By using a sampling phase detector as a phase comparator, a super high frequency signal (microwave output) is sampled with a low frequency signal (reference signal), and the phase of the harmonic components of the low frequency signal and the super high frequency signal can be directly compared. is possible, so no frequency divider is required.

本発明は、位相同期発振回路の外部に設けられた電圧源
から供給された外部制御電圧が、サンプリング位相検波
器から出力される電圧制御発振器の制御信号に加算され
ることにより、電圧制御発振器の発振周波数を変更する
ことができる。
In the present invention, an external control voltage supplied from a voltage source provided outside the phase-locked oscillator circuit is added to a control signal for the voltage-controlled oscillator output from a sampling phase detector, thereby controlling the voltage-controlled oscillator. Oscillation frequency can be changed.

なお、電圧制御発振器の発振周波数は、基準信号周波数
の整数倍近くになるとサンプリング位相検波器により位
相の引込みが行われ、同期状態となる。
Note that when the oscillation frequency of the voltage controlled oscillator becomes close to an integral multiple of the reference signal frequency, the phase is pulled in by the sampling phase detector, and a synchronized state is achieved.

[実施例] 以下、図面に基づいて本発明の実施例について詳細に説
明する。
[Example] Hereinafter, an example of the present invention will be described in detail based on the drawings.

なお、本発明の位相同期発振回路においては、位相比較
器としてサンプリング位相検波器を用いる。ナンプリン
グ位相検波器は、超高周波信号を低周波信号でサンプリ
ングすることにより、直接的に低周波信号の高調波成分
と超高周波信号の位相比較を行うものである。文献(阪
その他、「Xハンド位相同期発振器」、昭62信学会半
導体・材料部門全天2−28)では、発振周波数が固定
の位相同期発振回路の構成要素として、講電体共振器で
安定化された周波数可変幅の狭い電圧制御発振器ととも
に、このサンプリング位相検波器を用いた構成が示され
ている。
Note that in the phase-locked oscillation circuit of the present invention, a sampling phase detector is used as the phase comparator. A numbering phase detector samples a super high frequency signal with a low frequency signal to directly compare the phases of the harmonic components of the low frequency signal and the super high frequency signal. In the literature (Saka et al., "X-hand phase-locked oscillator", 1986 IEICE Semiconductor and Materials Division Zenten 2-28), as a component of a phase-locked oscillator circuit with a fixed oscillation frequency, it is stabilized in a lecture resonator. A configuration using this sampling phase detector together with a voltage controlled oscillator with a narrow frequency variable width is shown.

サンプリング位相検波器を位相比較器として用いた位相
同期発振回路では、基準信号周波数と電圧制御発振器の
周波数が整数倍になると、サンプリング位相検波器の出
力が一定となり、位を目同期ループが同期状態となる。
In a phase-locked oscillator circuit that uses a sampling phase detector as a phase comparator, when the reference signal frequency and the frequency of the voltage-controlled oscillator become an integral multiple, the output of the sampling phase detector becomes constant, and the synchronized loop becomes synchronized. becomes.

本発明は、このサンプリング位相検波器を周波数可変幅
の広い電圧制御発振器とともに用い、外部制御電圧によ
り発振周波数を可変とする構成をとることにより、基準
信号周波数の任意の整数倍の周波数で同期可能とするも
のである。
The present invention uses this sampling phase detector together with a voltage controlled oscillator with a wide frequency variable range, and by adopting a configuration in which the oscillation frequency is made variable by an external control voltage, it is possible to synchronize at a frequency that is an arbitrary integral multiple of the reference signal frequency. That is.

第1図は、本発明の第一実施例構成を示すブロック図で
ある。
FIG. 1 is a block diagram showing the configuration of a first embodiment of the present invention.

図において、入力端子11から人力された基準信号は、
サンプリング位相検波器12の一方の入力端子に入力さ
れ、その出力は低域通過フィルタ(LPF)13を介し
て電圧制御発振器(VCO)14に人力される。電圧制
御発振器14の出力は、マイクロ波出力として出力端子
15から取り出されるとともに、サンプリング位相検波
器12の他方の入力端子に帰還接続され、位相同期ルー
プが構成される。
In the figure, the reference signal manually input from the input terminal 11 is
The signal is input to one input terminal of a sampling phase detector 12, and its output is input to a voltage controlled oscillator (VCO) 14 via a low pass filter (LPF) 13. The output of the voltage controlled oscillator 14 is taken out as a microwave output from an output terminal 15, and is feedback-connected to the other input terminal of the sampling phase detector 12, thereby forming a phase-locked loop.

ここで、本発明の特徴とするところは、サンプリング位
相検波器12の出力部から、電圧制御発振器14の制御
信号入力部までの間に、入力端子16に供給される外部
制御電圧VCをサンプリング位相検波器12から出力さ
れる電圧制御発振器14の制御信号に加算する加算回路
17を備えた構成にある。なお、本実施例では、低域通
過フィルタ13と電圧制御発振器14との間に加算回路
17を挿入する構成である。
Here, the feature of the present invention is that the external control voltage VC supplied to the input terminal 16 is connected to the sampling phase between the output part of the sampling phase detector 12 and the control signal input part of the voltage controlled oscillator 14. The configuration includes an adder circuit 17 that adds to the control signal of the voltage controlled oscillator 14 output from the detector 12. In this embodiment, the adder circuit 17 is inserted between the low-pass filter 13 and the voltage-controlled oscillator 14.

このような構成の位相同期発振回路では、外部制御電圧
により発振周波数を変更し、基準信号周波数の整数倍近
くになるとサンプリング位相検波器I2により位相の引
込みが行われ、同期状態となる。このとき、位相同期ル
ープの同期引込み範囲が、例えば基準信号周波数の2倍
以下になるように設計すれば、発振周波数上基準信号周
波数以外では同期しないように設定することができる。
In the phase-locked oscillator circuit having such a configuration, the oscillation frequency is changed by an external control voltage, and when the oscillation frequency approaches an integral multiple of the reference signal frequency, the sampling phase detector I2 pulls in the phase, resulting in a synchronized state. At this time, if the synchronization pull-in range of the phase-locked loop is designed to be, for example, twice the reference signal frequency or less, it is possible to set the oscillation frequency so that synchronization does not occur at frequencies other than the reference signal frequency.

入力端子16に供給される外部制御電圧VCは、一つの
電源電圧を抵抗分割する回路を複数用意し、これらを切
り換えることによって与えることができる。また、読出
し専用メモリ (ROM)とディジタル/アナログ(D
A)変換器によっても同様に、外部制御電圧V、を制御
することができる。
The external control voltage VC supplied to the input terminal 16 can be provided by preparing a plurality of circuits that resistively divide one power supply voltage and switching between them. In addition, read-only memory (ROM) and digital/analog (D
A) The external control voltage V, can be controlled by a converter as well.

なお、加算回路17は、加算動作を行うものに限らず減
算動作を行うものであってもよく、入力端子16に供給
される外部制御電圧■ゎは、正負いずれの電圧であって
もよい。
Note that the addition circuit 17 is not limited to one that performs an addition operation, but may also be one that performs a subtraction operation, and the external control voltage supplied to the input terminal 16 may be either a positive or negative voltage.

第2図は、本発明の第二実施例構成を示すブロック図で
ある。
FIG. 2 is a block diagram showing the configuration of a second embodiment of the present invention.

本実施例では、サンプリング位相検波器12と低域通過
フィルタ13との間に加算回路17を挿入する構成を示
す。
This embodiment shows a configuration in which an adder circuit 17 is inserted between the sampling phase detector 12 and the low-pass filter 13.

なお、その動作は第一実施例とまったく同様である。Note that the operation is exactly the same as that of the first embodiment.

第3図は、本発明の第三実施例構成を示すプロ・ンク図
である。
FIG. 3 is a diagram showing the configuration of a third embodiment of the present invention.

本実施例では、電圧制御発振器14′が2ボートの制御
入力部を有し、一方の制御入力ポートには低域通過フィ
ルタ13を介したサンプリング位相検波器12の出力を
取り込み、他方の制御入力ポートには外部制御電圧■。
In this embodiment, the voltage controlled oscillator 14' has two control input ports; one control input port receives the output of the sampling phase detector 12 via the low-pass filter 13, and the other control input port receives the output of the sampling phase detector 12 via the low-pass filter 13. ■ External control voltage on the port.

を取り込む構成とする。The configuration is to incorporate.

なお、電圧制御発振器14′と同様に、低域通過フィル
タ13あるいはサンプリング位相検波器12に、外部制
御電圧V、を加算する回路部を設けてもよい。
Note that, similarly to the voltage controlled oscillator 14', a circuit section for adding the external control voltage V may be provided to the low-pass filter 13 or the sampling phase detector 12.

〔発明の効果] 上述したように、本発明は、サンプリング位相検波器を
用いた位相同期発振回路において、その発振周波数を可
変とすることができる。
[Effects of the Invention] As described above, the present invention can make the oscillation frequency variable in a phase synchronized oscillation circuit using a sampling phase detector.

すなわち、マイクロ波帯の周波数シンセサイザにおいて
、固定分周器を用いる必要ないので5?%信号を高く設
定することができる。したがって、雑音特性を向上させ
、ループフィルタの設計を容易にすることができる。
In other words, in a microwave band frequency synthesizer, there is no need to use a fixed frequency divider, so 5? % signal can be set high. Therefore, the noise characteristics can be improved and the design of the loop filter can be facilitated.

また、本発明は、デュアル・モジュラス・プリスケーラ
などの複雑な回路を用いる必要がなく、簡単な回路構成
で発振周波数を可変できる位相同期発振回路(周波数シ
ンセサイザ)が実現でき、素子数および消費電力の改善
を図ることができる。
Furthermore, the present invention does not require the use of complex circuits such as a dual modulus prescaler, and can realize a phase-locked oscillator circuit (frequency synthesizer) that can vary the oscillation frequency with a simple circuit configuration, reducing the number of elements and power consumption. Improvements can be made.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第一実施例構成を示すブロック図。 第2図は本発明の第二実施例構成を示すブロック図。 第3図は本発明の第二実施例構成を示すブロック図。 第4図は従来の発振周波数が可変である位相同期発振回
路の構成を示すブロック図。 11・・・入力端子、12・・・サンプリング位相検波
器、13・・・低域通過フィルタ(LPF)、14.1
4′・・・電圧制御発振器(VCO)、15・・・出力
端子、16・・・入力端子、17・・・加算回路、41
・・・入力端子、42・・・位相比較器、43・・・低
域通過フィルタ(LPF)、44・・・電圧制御発振器
(VCO)、45・・・出力端子、46・・・可変分周
器。
FIG. 1 is a block diagram showing the configuration of a first embodiment of the present invention. FIG. 2 is a block diagram showing the configuration of a second embodiment of the present invention. FIG. 3 is a block diagram showing the configuration of a second embodiment of the present invention. FIG. 4 is a block diagram showing the configuration of a conventional phase-locked oscillation circuit with variable oscillation frequency. 11... Input terminal, 12... Sampling phase detector, 13... Low pass filter (LPF), 14.1
4'... Voltage controlled oscillator (VCO), 15... Output terminal, 16... Input terminal, 17... Addition circuit, 41
...Input terminal, 42...Phase comparator, 43...Low pass filter (LPF), 44...Voltage controlled oscillator (VCO), 45...Output terminal, 46...Variable component Peripheral organs.

Claims (1)

【特許請求の範囲】[Claims] (1)一方の入力端子に基準信号が入力されるサンプリ
ング位相検波器と、 このサンプリング位相検波器の出力信号から高域成分を
除去する低域通過フィルタと、 この低域通過フィルタを介した前記サンプリング位相検
波器の出力信号を制御信号として発振周波数が設定され
、その発振器出力が前記サンプリング位相検波器の他方
の入力端子に帰還接続される電圧制御発振器と を備え、前記基準信号に同期した前記発振器出力を生成
する位相同期発振回路において、前記サンプリング位相
検波器の出力部から前記電圧制御発振器の制御信号入力
部までの間に、前記電圧制御発振器の発振周波数を設定
する外部制御電圧を前記電圧制御発振器の制御信号に加
算または減算する手段を備えた ことを特徴とする位相同期発振回路。
(1) A sampling phase detector into which a reference signal is input to one input terminal; a low-pass filter that removes high-frequency components from the output signal of this sampling phase detector; a voltage controlled oscillator whose oscillation frequency is set using the output signal of the sampling phase detector as a control signal, and whose oscillator output is feedback-connected to the other input terminal of the sampling phase detector, the voltage controlled oscillator synchronized with the reference signal; In a phase-locked oscillator circuit that generates an oscillator output, an external control voltage that sets the oscillation frequency of the voltage-controlled oscillator is connected to the voltage between the output of the sampling phase detector and the control signal input of the voltage-controlled oscillator. A phase synchronized oscillation circuit characterized by comprising means for adding to or subtracting from a control signal of a controlled oscillator.
JP1280061A 1989-10-27 1989-10-27 Phase locked loop oscillation circuit Pending JPH03141724A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1280061A JPH03141724A (en) 1989-10-27 1989-10-27 Phase locked loop oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1280061A JPH03141724A (en) 1989-10-27 1989-10-27 Phase locked loop oscillation circuit

Publications (1)

Publication Number Publication Date
JPH03141724A true JPH03141724A (en) 1991-06-17

Family

ID=17619761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1280061A Pending JPH03141724A (en) 1989-10-27 1989-10-27 Phase locked loop oscillation circuit

Country Status (1)

Country Link
JP (1) JPH03141724A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049735A (en) * 2007-08-21 2009-03-05 Oki Electric Ind Co Ltd Pll oscillation circuit
JP2010534444A (en) * 2007-07-23 2010-11-04 テラダイン、 インコーポレイテッド Phase lock on spurious signal frequency
JP2012060581A (en) * 2010-09-13 2012-03-22 Toshiba Corp Phase synchronization circuit and radio receiver

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010534444A (en) * 2007-07-23 2010-11-04 テラダイン、 インコーポレイテッド Phase lock on spurious signal frequency
JP2009049735A (en) * 2007-08-21 2009-03-05 Oki Electric Ind Co Ltd Pll oscillation circuit
JP2012060581A (en) * 2010-09-13 2012-03-22 Toshiba Corp Phase synchronization circuit and radio receiver

Similar Documents

Publication Publication Date Title
EP0644657B1 (en) Phase-locked oscillator circuit
US5140284A (en) Broad band frequency synthesizer for quick frequency retuning
JP2000031820A (en) Frequency synthesizer
US4459560A (en) Plural phase locked loop frequency synthesizer
JPH03141724A (en) Phase locked loop oscillation circuit
JPH03284083A (en) Sampling clock generating circuit
WO2004006437A1 (en) Phase locked loop circuit, electronic device including a phase locked loop circuit and method for generating a periodic signal
GB2567463A (en) Phase locked loop circuit
JP2704000B2 (en) Phase locked loop circuit
JPH03186017A (en) Phase locked oscillation circuit
JP2004241960A (en) Frequency synthesizer
JP2785996B2 (en) PLL frequency synthesizer
JPS62285521A (en) Frequency synthesizer
JPH11195982A (en) Pll circuit
JPS63131618A (en) Frequency synthesizer
JPH0349320A (en) Frequency synthesizer
JPH04256218A (en) Low noise phase lock oscillation circuit
JPH02192318A (en) Frequency synthesizer
KR200155562Y1 (en) Frequency synthesizer
JP2002152037A (en) Phase locked loop oscillation circuit
JP2563256B2 (en) Microwave frequency synthesizer
JPH01277025A (en) Phase locked oscillating circuit
JPS6135601A (en) Modulator
JPH06326603A (en) Pll frequency synthesizer circuit
JP2006129330A (en) Frequency synthesizer