JPH03129726A - 半導体装置の製造方法及び化学的気相成長装置 - Google Patents

半導体装置の製造方法及び化学的気相成長装置

Info

Publication number
JPH03129726A
JPH03129726A JP27074789A JP27074789A JPH03129726A JP H03129726 A JPH03129726 A JP H03129726A JP 27074789 A JP27074789 A JP 27074789A JP 27074789 A JP27074789 A JP 27074789A JP H03129726 A JPH03129726 A JP H03129726A
Authority
JP
Japan
Prior art keywords
substrate
gas
layer
film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27074789A
Other languages
English (en)
Inventor
Hitoshi Ito
仁 伊藤
Renpei Nakada
錬平 中田
Takayuki Endo
隆之 遠藤
Haruo Okano
晴雄 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JPH03129726A publication Critical patent/JPH03129726A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体装置の製造方法及び化学的気相成長装
置に係り、特に電極配線の形成に用いられる半導体装置
の製造方法及び化学的気相成長装に直間する。
(従来の技術) 半導体装置の高集積化は素子の微細化によってもたらさ
れている。例えば、IMDRAM、256KSRAM等
の超LSIは1〜1.2amの設計基準で作られ、さら
に高集積化を目的としてサブミクロンの設計基準で作ら
れようとしている。
しかし、この微細化は、超LSIの製造を次第に困難に
している。これを配線技術を例に説明する。微細化は、
横方向の縮小を主としてなされ、縦方向の縮小はその割
に進んでいない。これは、超LSIは、導電体薄膜と絶
縁体薄膜との積層で構成されるが、各薄膜は信頼性の観
点から急激に薄くすることはできないためである。この
ため、各素子を相互に接続するために絶縁膜に形成され
る接続孔は、横方向の開口径がどんどん小さくなるのに
対し、縦方向の孔の深さは余り変わらず、相対的に細く
て深い孔になる。
この接続孔の細くて深い形状の程度を表わす量としてア
スペクト比という概念がある。これは接続孔の開口径を
基準として7接続孔の深さの程度を表したものであり、
接続孔が細くて深くなればなるほどアスペクト比は大き
くなる。例えば16MDRAMでは、開口径が0.5a
m、深さが165μm前後になると予想されており、こ
の場合、アスペクト比は3前後になる。
このようにアスペクト比の大きい接続孔に、従来の高速
スパッタリング法により配線材としてのアルミニウム(
AI)、Al・St、A1・Sl・Cu合金膜(以下こ
れらアルミニウムを主成分とする金属膜をA1合金膜と
呼ぶ)を形成する場合、シャドウィング効果により、孔
の底部ではアルミニウム合金膜の膜厚が薄くなり、段差
被覆性の悪いアルミニウム合金膜が形成されやすいとい
う問題がある。
このような段差被覆性の悪いアルミニウム合金膜に通電
すると、接続孔の底部の膜厚の薄い部分には相対的に電
気的ストレスが大きくかかるため、アルミニウム合金が
切れ易くなり、配線の信頼性が著しく低下するという問
題が生じる。この問題を解決するため、アスペクト比の
大きい接続孔に導電性材料を埋め込んで平坦にする試み
がいくつか検討されている。
更に、配線材であるアルミニウム合金膜をシリコン基板
に直接接触させるとアルミニウムによる拡散層“突き抜
け”という問題がたびたび生じる。
これは、つぎのような理由による。すなわち、シリコン
基板内に形成される基板と反対導電型の拡散層の形成深
さは、デザイン・ルールの縮小に什いゲート長の制御性
をあげるためにますます浅くなる傾向にあり、このよう
な拡散層上にアルミニウム膜を直接接触させて熱処理を
すると、シリコンとアルミニウム原子との相互拡散によ
り、アルミニウム原子がシリコン基板側に深く入り込む
ためである。これが著しい場合には浸蝕したアルミニラ
ムが、拡散層を破壊することもある。
この問題を解決するため、シリコン基板とアルミニウム
配線材との間に原子の相互拡散を抑制する目的で、障壁
層を介在させる方法が提案されている。この障壁層の形
成には、例えばマグネトロンスパッタリングでチタンを
形成した後に反応性スパッタリングでチタン窒化膜を形
成するという方法がとられる。しかし、このような従来
の方法では、接続孔のアスペクト比が1曽大すると均一
な障壁層を形成するのが困難であった。
このようなアスペクト比の大きい接続孔内に均一な障壁
層を形成する方法として、近年、化学的気相成長法(C
VD)を用いようとする試みが盛んである。
この1つの理由は、減圧下で化学的気杆J成長法を行う
とソースガスのいわゆる回り込み効果により、段差被覆
性に優れた薄膜が得易いためである。
もう1つの理由は、条件の選択によって、−回のCVD
工程で、基板上のシリコンあるいは金属膜などの特定の
領域上にのみ高融点金属膜を、形成し、絶縁膜の上には
形成しない、いわゆる選択成長を行うことができるため
である。
特に、この特定の領域上にのみ選択的に薄膜成長を行う
選択CVD法は、半導体装置の製造プロセスを簡略化し
、自己整合的に特定の領域上にのみ高融点金属膜あるい
高融点金属のシリサイド膜を形成することができるため
、前記半導体装置の配線形成技術にかかわる幾つかの問
題を解決することができる方法として期待されている。
例えば、接続孔の底部は通常シリコン表面であるかアル
ミニウム合金膜であるため、選択CVD法によりこのよ
うなシリコンあるいは金属表面と絶縁膜との混在する基
板に、アスペクト比を低減して基板表面を平坦にすると
共に、接続孔に対して自己整合的に一回のCVD工程に
よって、高融点金属膜あるいは高融点金属のシリサイド
膜を形成することができる。
しかしながら、この高融点金属膜あるいは高融点金属の
シリサイド膜の選択的CVD法にも、超LSIの配線形
成技術に応用する上で重要な問題があった。
これは、基板表面に形成されている自然酸化膜の問題で
ある。
例えば、タングステン(W)の選択CVD法は、六フッ
化タングステン(WFs)等のWのハロゲン化物と水素
(H2)やシラン(S i H4)等の還元剤との混合
ガスを原料ガスとして、減圧CVD法によりシリコンや
アルミニウム合金膜等の導体表面にのみW膜を成長し、
シリコン酸化膜等の絶縁膜上には形成しないW膜の形成
方法であるが、この方法では、シリコンやアルミニウム
合金膜等の導体表面の自然酸化膜が、Wの堆積時の特性
や堆積したWと下地導体との間の電気的特性に重要な役
割を果たすことがわかってきた。
超LSIプロセスでは、1つの工程から次の工程に移る
場合には、必ず大気中での基板の搬送がある。このとき
、基板表面に存7Eする導体膜は大気中の酸素によって
酸化され、その表面には自然酸化膜が成長する。
すなわち、通常、基板内に素子形成を行い、絶縁膜を堆
積して、この基板内の素子領域とあるいは下層配線領域
とコンタクトするための接続孔あるいは層間接続孔を形
成したのち、この接続孔あるいは層間接続孔に選択CV
D膜を形成するという方法がとられる。そして、実際は
、接続孔あるいは層間接続孔の形成後、レジスト剥離工
程、表面清浄化工程を経て、希弗酸(例えば水:弗酸=
200 : 1)により、Wg形形成域の自然酸化膜を
除去し、純水による洗浄、乾燥工程を経、CVD炉に該
基板を設置するという順序で処理か進行する。しかし、
この方法でも、希弗酸処理後の純水洗浄と乾燥の工程で
基板は再度大気にさらされるため、金属領域表面には再
度自然酸化膜か成長するという問題があった。
この自然酸化膜の形成された基板にW膜を堆積しようと
すると、W膜が均一に戊長し得ない、堆積の再現性がと
れない、電気的特性がばらつく等の現象がみられた 特に、層間接続孔の埋め込みの場合、W/Alの接触抵
抗は、AI/AIの接触抵抗に比較して高いという問題
があった。
(発明が解決しようとする課題) このように、選択CVD法に限らず、薄膜を基板表面全
体に成長させるC V D (Illankat C’
VD )、AI膜(DCVD、Cu膜(7)CVD等、
金属膜をCVD法によって形成する場合には、基板や配
線層等の下地材料と、金属膜との電気的導通をとること
が重要な問題となる。
下地材料表面は、大気中に出せば容易に酸化される。し
かし、電気的導通をとることを目的として金属膜を堆積
するとき、堆積する金属膜と下地基板との間に絶縁膜で
ある自然酸化膜を介することは、電気的抵抗を増大する
と共に、金属膜の堆積に障害をもたらし、再現性低下の
原因となっていた。
このため、基板表面を大気中にさらすことなく、清浄に
処理する技術が必要であった。
そこで、CVD装置として使用する真空容器内でスパッ
タリングやプラズマエツチング処理などのドライ処理に
よって基板表面の自然酸化膜をエツチング除去し、その
ままCVDを行うという方法も提案されている。
しかしながら、スパッタリングやプラズマエツチング処
理によって表面処理を行うと、表面に荒れが生じるため
か、この方法でも良好な界面を得ることは困難であり、
また選択CVDにおいては選択性が低下するという問題
があった。
本発明は、前記実情に鑑みてなされたもので、下地材料
の表面処理として、湿式化学処理やスパッタリングやプ
ラズマ処理を用いた従来の処理における、高い接触抵抗
、堆積膜厚の著しい不均一性、下地表面の荒れ等の問題
を解決し、電気的特性に優れた界面を形成すると共に、
再現性に優れた良好な堆積を行うことのできる薄膜堆積
方法を提供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) そこで本発明の第1の半導体装置の製造方法では、導体
薄膜の形成に先立ち、基板表面を硼素(B)、ヒ素(A
s)、燐(P)あるいはハロゲン原子のうちのすくなく
とも1種の原子を含む気相化合物を一成分とするガス雰
囲気中にさらす工程と、こののち、真空雰囲気、水素(
N2 ) 、アルゴン(Ar)、窒素(N2)のうちか
ら選ばれる少なくとも一つ以上のガス雰囲気中で基板を
熱処理する工程との前処理工程を経た後、第2の導体薄
膜を形成するようにしている。
また、本発明の第2では、この第2の導体薄膜形成の前
処理工程として、基板表面を加熱しながら硼素(B)、
ヒ素(As)、燐(P)あるいはハロゲン原子のうちの
すくなくともI PJiの原子を含む気相化合物を一成
分とするガス雰囲気中にさらすようにしている。
さらにまた、本発明の第3では、下地導体上に絶縁膜を
形成し、接続孔を形成した後、下地導体と絶縁膜とが混
在する表面に対して選択CVDを行い、下地導体上に選
択的に第2の導体層を形成するに先立ち、基板表面を硼
素(B)、ヒ素(As)、燐(P)あるいはハロゲン原
子のうちのすくなくとも1種の原子を含む気相化合物を
一成分とするガス雰囲気中にさらし、こののち、真空雰
囲気、水素(N2 ) 、アルゴン(Ar)、窒素(N
2)のうちから選ばれる少なくとも一つ以上のガス雰囲
気中で基板を熱処理するようにしている。
また、本発明の第4では、上記選択CVDの前処理工程
として、基板表面を加熱しながら硼素(B)、ヒ素(A
s)、燐(P)あるいはハロゲン原子のうちのすくなく
とも1種の原子を含む気相化合物を一成分とするガス雰
囲気中にさらすようにしている。
さらに本発明の第5では、この第2の導体薄膜形成の前
処理工程として、硼素(B)、ヒ素(AS)あるいは燐
(P)原子のうちの少なくとも1種の原子を含む気相化
合物を一成分とするガス雰囲気中にさらすようにしてい
る。
また、本発明の第6では、選択CVDにおいて、半導体
基板表面または半導体基板上に形成された第1の導体層
表面全体に形成する絶縁膜を、少なくともその表面層を
形成するときに、物質Mの構成原子をAl  (i=1
.2.…)、原子A1のMullikenの電気陰性度
をχiとしたときに、物質Mの電気陰性度Δχを Σχi Δχミ Σ i で定義し、Δχ(A)を特に選択的に堆積しようとする
金属の化合物の上記定義による電気陰性度としたとき、 /Σiで定義し、Δχ(A)l<2.5となるように選
択している。
さらに、CVD装置において、真空容器内壁及び前記真
空容器内の前記ガスに曝される面の材料は、その構成原
子をA、(iは構成原子の番号)AlのMullike
nの電気陰性度をχ4としたとき、前記材料の電気陰性
度を Σχ Δχミ     …(A) Σ i で定義し、さらにΔχ(B)を堆積する薄膜の原料ガス
化学種の前記(A)式による電気陰性度で定義したとき
、 5<Δχ(M)または Δχ(M)−Δχ(B)l<2.5 を満たすような材料で構成するようにしている。
(作用) すなわち、ガス雰囲気中にさらす工程において硼素(B
)、ヒ素(As)、燐(P)あるいは/Xロゲン原子等
の各原子は、接続孔底部の自然酸化膜をエツチングある
いは還元するが、同時にこれらの原子は下地表面に吸着
および化学結合し、[l前酸化膜の除去によって生成さ
れたこれら化合物は、そのまま基板表面に残留している
ものと考えられる。
そして、この状態で熱処理を加えることにより、これら
化合物の全てが昇華あるいは還元されて基板表面から除
去せしめられる。
この熱処理工程においては、これら吸着原子および化学
結合した数層を除去するだけであるので表面に荒れを生
じたりすることはない。
また、この方法では、基板表面および絶縁膜表面にダメ
ージを残すことなく清浄な表面を得ることができるため
、選択CVD法により極めて選択性よく第2の導体薄膜
の形成を行うことができる。
さらにまた、ガス雰囲気中にさらす工程において基板表
面を加熱すると、硼素(B)、ヒ素(As)、燐(P)
あるいはハロゲン原子等の各原子は、接続孔底部の自然
酸化膜を還元し、揮発性の化合物を生成するため、基板
表面に原子が残留することなく清浄な基板表面を得るこ
とができる。
従って、選択CVDにおいてはいうまでもなく全面堆積
の場合にも、接触抵抗が小さく信頼性の高い第2の導体
薄膜を形成することができる。
また、表面処理工程として硼素(B)、ヒ素(As)あ
るいは燐(P)原子のうちの少なくとも1種の原子を含
む気相化合物を一成分とするガス雰囲気中にさらす工程
を用いるようにすれば、熱処理を経ることなく薄膜形成
を行うようにしても接触抵抗の小さい薄膜形成を行うこ
とが可能である。
さらにまた、金属膜の選択CVDについて種々の実験を
行った結果、特に金属膜の選択CVDを行う場合、選択
性を維持するために、特に次の範囲の材料を絶縁膜また
は絶縁膜表面層に選ぶようにすれば選択性のすぐれた金
属膜を得ることかできることがわかった。
例えばWの選択CVDを例にとって説明する。
W、F、S i、AJ、O,L等のMullikenの
電気陰性度は第6図のようになる。
WF6の結合をあられすW−Fの電気陰性度をχ(W)
+χ(F) Δχ (W−F)” で表わす。ここでχ(W)、χ(F)、はW、  Fの
電気陰性度である。いろいろな材料を、Δχて整理する
と、第7図および第5図のようになる。
このときΔχ(W−F)を中心にして考えてΔχ(W−
F)に近いものほどWがつきにくかった。
このため例えば、LiF、5i02.TiO2等Δχ(
W−F)に近い材料を選べば選択性よくWをSi、AJ
上に堆積できた。
例えばWの選択CVDの場合、Δχ(W−F)7.4で
あるので、 5<Δχまたは Δχ−Δχ(W−F)l≦2.4 のちのをもちいればよかった。また、LiFのようなΔ
χ(W−F)になるべく近い値のものを用いると、前記
表面エツチング工程後でも選択性のくずれる程度を著し
く抑制することができた。特にこの値は他の材料の選択
CVDでも応用できた。
また、このような材料で反応室内壁および原料ガスに曝
される面を覆うと、金属膜が反応室内に堆積せず、原料
ガスの消失やゴミの発生等を著しく抑制し、堆積の効率
を向上できる。
(実施例) 以下、本発明の実施例について図面を参照しつつ詳細に
説明する。
実施例1 本発明で用いる実験装置の概略を第4図に示す。
この実験装置は、3つの真空容器301.302.30
3で構成され、各真空容器はゲートパルプ309,31
0.311で空間的に仕切られている。
そして各真空容器301,302.303は高真空排気
系(1000j!/s広域型ターボ分子ポンプと300
01 / sのドライポンプ、図中特に図示せず)で独
立に排気され、到達真空度1O−8Torrに維持され
ている。
さらに真空容器301には、抵抗加熱型熱源を具備した
基板載置治具306が取り付けられており、本発明では
主に加熱処理用として用いている。
そして処理用のガスはストップバルブ312.313を
介してガス配管(図示せず)から導入するようになって
いる。
真空容器302は、主にプラズマ処理の為に用いるもの
で、基板支持具307に対向するように高周波放電のた
めの電極が設けられている。プラズマ電極、プラズマ電
源等の電気系統図は特に図示していない。基板支持具3
07には必要に応じて絶縁膜で被覆された抵抗加熱型の
熱源をとりっけるようにしてもよい。また、プラズマ処
理のためのガスは、ストップバルブ314を介してガス
配管から供給するようにしている。なお、ここではガス
は全て質量流量計によって制御しているが、これらガス
配管系は特に図示していない。
特にCDE方式のプラズマを利用した処理を行う際には
、ストップバルブ315を介して配管に石英管をとりつ
け、この石英管にマイクロ波放電のためのキャビティを
設置して放電を行い、ガスのラジカルを生成し、それに
ストップバルブ315を開けて真空容器内302に導入
するようにしている。
さらに、真空容器303では、主に金属膜の堆積を行う
。ここで308は基板支持具であり、これは石英板また
は抵抗加熱熱源から構成される。
この基板支持具308が抵抗加熱熱源である場合には、
被処理基板は下側から暖められ、石英板である場合には
、基板支持具308に対向する真空容器の壁に石英板を
とりつけ、この石英板を介して赤外線ランプで基板を加
熱する。またガスはストップバルブ316,317を介
してガス配管から真空容器303に供給する。
なお、真空容器の圧力の制御は重要であるので10−4
〜I Torrまで測定できる絶対真空度測定型の真空
計と10−9〜10−5Torrを測定するためのイオ
ンゲージをそれぞれ取り付けている。305はウェハ搬
送用のアームである。
この装置を用いたプロセスを簡単に説明する。
ストップバルブ312を介して配管からN2ガスを流し
、真空容器301内の圧力を大気圧に戻し、上面の蓋(
図示せず)を取り外して被処理基板を基板支持具306
に載置した後、上面の蓋を取り付け、排気系を介して真
空排気する。このときストップバルブ312は閉じてお
く。
そして真空容器301内の圧力がlXl0−7T。
「r以下になったことを確認した後、基板支持具に設け
られたピンで基板を持ち上げゲートバルブ310.31
8を開けて、ウェハ搬送用のアーム305によって基板
を容器301から302に移送する。このとき系の圧力
はI X 10−”Torr以下てあった。
このようにして、真空容器302での処理が終了すると
、真空度がI X 10−7Torr以下であることを
確認した後、先と逆の手順で基板は真空容器301に戻
される。
そして、真空雰囲気または必要に応じてストップバルブ
313を介した配管からAr、H2またはこれらの混合
ガス雰囲気で熱源306を昇温し加熱処理をする。
このようにして加熱処理の終了した基板を動揺の搬送方
法でCVDを行う真空容器303に移送し、加熱昇温後
金属膜を堆積する。
そして最後に基板を真空容器301に移送し大気に戻し
たのち取り出す。
特に加熱処理はCVDを行う真空容器303で行うよう
にしても同様の効果を得ることができる。
次に、具体的な処理工程について説明する。
まず、素子分離のなされたシリコン基板1表面に、所望
の素子領域(図示せず)の形成を行った後、酸化シリコ
ン膜2を形成し、この上層にマグネトロンスバタリング
法により第1の配線層としてアルミニウム合金膜3を形
成し、通常のフォトリソ法および反応性イオンエツチン
グ(RIE)法によりこのアルミニウム合金膜をパター
ニングし、この上層に、CVD法により層間絶縁膜とし
て膜厚1.4μmの酸化シリコン膜4を形成したのち、
第1図(a)に示すように、フォトリソ法および反応性
イオンエツチング法により、層間接続孔5を形成する。
この反応性イオンエツチング工程では、反応性ガスとし
てCF4を用いる。
このようにして形成された層間接続孔5の底部のアルミ
ニウム合金表面には、反応性イオンエツチングで開孔す
るときのエツチングガスのフッ素、炭素等が取り込まれ
、いわゆるダメージ層が形成されている。さらにその表
面層は、空気中の酸素に酸化されて酸化膜が形成されて
いる。層間接続孔5の底部のアルミニウム合金表面のダ
メージ層と自然酸化膜層の混在した層を第1図(a)で
は混在層6として示した。
このような状態の基板1を真空容器の中に入れ、第1図
(b)に示すように、BCl3ガスをガス流量10 c
c/min、圧力2 X 10−2Torr、基板温度
20℃、高周波人力電力200 Watt、基板バイア
ス500V、エツチング時間120Sの条件でエツチン
グした。このとき、−層目アルミニウム合金膜の表面は
、120〜15〇八/ winの速度エツチングされ、
酸化シリコンは約15〇八/minの速度でエツチング
される。そして、アルミニウム合金膜表面のダメージ層
や自然酸化膜はエツチング除去され清浄な表面を得るこ
とができるが、この状態でアルミニウム合金膜2の表面
をX線光電子分光法を用いて調べると、硼素、塩素のス
ペクトルが観M1され、その表面にはこれら硼素、塩素
等の原子Gが存在していることがわかる。
この後、第1図(C)に示すように、この処理後の基板
を真空を破ることなく別の真空容器に移し、真空度I 
X 10−6Torr以下に設定して、400℃で1分
間加熱する。これにより、アルミニウム合金膜の表面に
吸着結合していた硼素、塩素等の原子は昇華あるいは蒸
発してアルミニウム合金膜表面から消失する。
続いて、この処理後の基板を真空を破ることなく、CV
Dを行う真空装置に移し、基板温度350℃、WF6流
量10cc/m1nSS i H4流量10cc/l!
in、堆積圧力0. 15Torr、堆積時間60sで
タングステンの堆積を行い、第1図(d)に示すように
、惟積速度約0.2μm/minてタングステン膜7を
層間接続孔5内に埋め込む。
このようにして、均一でかつコンタクト抵抗の小さいタ
ングステン膜7からなる第2層配線パターンを得ること
ができる。
このように、BCl3ガスプラズマによって発生せしめ
られたBラジカルおよびC1ラジカルか、自然酸化膜や
ダメージによる変質層を除去するが、清浄となった一層
目アルミニウム合金膜表面にはBおよびC1原子が吸着
結合している。(ここではBが自然酸化膜を還元し、こ
の還元されたA1とCIとが反応してAlCl3が生成
され、表面に残留するものと思われる。)そこで、本発
明の方法によれば、プラズマ処理後の基板を熱処理する
ことによりこのBおよびCI原子を昇華蒸発せしめ、純
粋なアルミニウム合金膜表面を得た後、選択CVD法に
よりタングステン膜を形成するようにしているため、ア
スペクト比の大きい接続孔内にも極めて選択性よく、コ
ンタクト性の優れた配線層を形成することが可能となる
なお、比較のために、第1図(b)に示したように、−
層目アルミニウム合金膜の表面にBCl3プラズマ処理
を行った基板を、熱処理を行うことなくそのまま、(真
空を破ることなく)、CVD装置に移し、基板温度35
0℃、WF6流量10cc/winSS i H4流量
10 Ce/+nln%堆積圧力0゜15Torr、堆
積時間60sでタングステンの堆積を行ったが、W膜は
堆積しなかった。
また、堆積温度を450℃に上げるとW膜の堆積は見ら
れたが、第3図(d)に示すように、局所的な堆積であ
った。
なお前記実施例では、自然酸化膜やダメージによる変質
層の除去に、BCl3ガスプラズマを用いたが、このよ
うに電気的エネルギーを用いて生成したプラズマあるい
はイオンを用いる場合には、基板を(例えば200℃程
度に)加熱しつつ処理するようにすれば、さらに短時間
で処理が可能となる。
さらにまた、前記実施例ではBCl3のRFプラズマに
よる処理について説明したが、これに限定されることな
く、処理後に揮発・昇華性の化合物が清浄アルミニウム
表面に吸着するような処理条件であれば良く、例えばB
2 H6、BN、AsH3,PH3,CI2.HCI、
Br2.HBr。
12、Hl等を用いても良いことはいうまでもない。
さらに、前記実施例では、変質層の除去後に基板表面に
吸着したB、CI原子を処理する条件として、400℃
に加熱するようにしたが、BやAlCl3は昇華性の物
質であるため、圧力1×10=Torr以下でかつ酸化
性雰囲気でなければよく、400℃以下であっても時間
を長くすれば良い。
但し、450℃以上となると下地のアルミニウムが融解
し、ヒロックの発生などの不都合が生じることが多い。
さらに、処理雰囲気としては、酸化性雰囲気でない真空
下であればよいが、H2,N2.Arまたはこれらの混
合ガス雰囲気でも同様の効果を得ることができた。
また、第2の導体層の形成に際し、トリメチルアルミを
用いた選択CVD法によりアルミニウム層を形成する場
合にも本発明は有効である。
この場合条件としては、例えばCVD装置に移し、基板
温度300℃、Al(CHa)3流量15cc/m1n
SA r (キャリアガス)流量500 cc/mIn
、堆積圧力Q、Q5Torrとした。このようにして、
堆積速度0.1μm/winで良好なアルミニウム層を
形成することができる。
加えて、前記実施例では、第2の導体層の形成か選択C
VD工程である場合について説明したが、全面堆積CV
D工程をはじめ、スパッタリング法等、他の方法を用い
るようにしても良いことはいうまでもない。
実施例2 次に本発明の第2の実施例について説明する。
前記実施例では、自然酸化膜やダメージによる変質層を
、高周波放電によって生起したBCl3ガスプラズマに
よって除去した後に加熱し、表面に残留するBやAlC
l3を除去するようにしたが、変質層の除去をマイクロ
波放電によって生起したBC13ガスプラズマによって
行うようにしても良い。
すなわち、前記第1の実施例と同様にして、第1図(a
)に示したように、層間接続孔5の底部にアルミニウム
合金表面のダメージ層と酸化膜層の混往した混在層6を
有する基板1を真空容器の中に入れ、第1図(b)に示
すように、BC13ガスをガス流Ink 10 cc/
win、圧力2 X 10−2Torr、 基板温度2
0℃1、マイクロ波周波数13.6〜IH21マイクロ
波人力電力1o o Waitの条件でエツチングした
。このとき、−層目アルミニウム合金膜の表面は、10
0 A/rAinのエツチング速度でエツチングされる
一方、酸化シリコンは約2o八/ minの速度でエツ
チングされる。そして、アルミニウム合金膜表面のダメ
ージ層や自然酸化膜はエツチング除去され清浄な表面を
得ることができるが、この状態でアルミニウム合金膜2
の表面をX線光電子分光法を用いて調べると、実施例1
の場合と同様、硼素、塩素のスペクトルが観測され、そ
の表面にはこれらの原子Gが吸着結合していることがわ
かる。
この後、第1図(e)に示したのと同様、この処理後の
基板を真空を破ることなく別の真空容器に移し、真空度
I X 10−6Torr以下に設定して、400℃で
1分間加熱する。これにより、アルミニウム合金膜の表
面に吸着結合していた硼素、塩素等の原子は昇華あるい
は蒸発してアルミニウム合金膜表面から消失する。
続いて、この処理後の基板を真空を破ることなく、CV
D装置に移し、基板温度350℃、WF6流量10cc
/min、 S i H4流m 10 cc/min、
堆積圧力0. 15Torr、堆積時間60sでタング
ステンの堆積を行い、第1図(d)に示したのと同様に
、堆積速度約0.2μm/winでタングステンl1I
7を層間接続孔5内に埋め込む。
このようにして、均一でかつコンタクト抵抗の小さいタ
ングステン膜7からなる第2層配線パターンを得ること
ができる。
実施例3 次に本発明の第3の実施例について説明する。
前記第1および第2の実施例ではエツチングガスとして
BCl3を用いた例について説明したが、BCl3に限
定されることなく、アルシン(AsHa)やフォスフイ
ン(PH3)等地のガスプラズマを用いた場合にも適用
可能である。
第3の実施例では、アルシン(ASH3)を用いて高周
波放電によるプラズマ処理によって変質層を除去する例
について説明する。
すなわち、前記第1および第2の実施例と同様にして、
第1図(a)に示したように、層間接続孔5の底部にア
ル、ミニラム合金表面のダメージ層と酸化膜層の混在し
た混在層6を有する基板1を真空容器の中に入れ、第1
図(b)に示したように、AsH3ガスをガス流量20
 cc/l1in、圧力2×1O−2Torr、基板温
度20℃、高周波人力電力200 Watt、基板バイ
アス−400vの条件でエツチングした。このとき、−
層目アルミニウム合金膜の表面は、6〇八/ minの
エツチング速度でエツチングされる一方、酸化シリコン
は約4〇八/minの速度でエツチングされる。そして
、アルミニウム合金膜表面のダメージ層や自然酸化膜は
エツチング除去され清浄な表面を得ることができるか、
この状態でアルミニウム合金膜2の表面をX線光電子分
光法を用いて調べると、実施例1および実施例2の場合
と同様、ヒ素のスペクトルが観測され、その表面にはこ
れらの原子Gが吸着結合していることがわかる。
この後、第1図(C)に示したのと同様、この処理後の
基板を真空を破ることなく別の真空容器に移し、真空度
I X 10−6Torr以下に設定して、300℃で
1分間加熱する。これにより、アルミニウム合金膜の表
面に吸着結合していたヒ素等の原子は昇華あるいは蒸発
してアルミニウム合金膜表面から消失する。
続いて、この処理後の基板を真空を破ることなく、CV
Dを行うための真空容器に移し、基板1M度320℃、
WF6流量10cc/m1nSS i H4流量10 
cc/ff1in、堆積圧力0.10Torr、てタン
グステンの堆積を行い、第1図(d)に示したのと同様
に、堆積速度約0.2μm/minでタングステン膜7
を層間接続孔5内に埋め込む。
このようにして、均一でかつコンタクト抵抗の小さいタ
ングステン膜7からなる第2層配線パターンを得ること
ができる。
なお、この場合も、実施例2と同様、マイクロ波放電で
AsH3からAsまたはASHXラジカルを作って、プ
ラズマ処理をするようにしても同様の効果を得ることが
できた。
また、この場合、加熱処理工程を省略してもW実施例4 さらに、本発明の第4の実施例として、フォスフイン(
PH−3)を用いた高周波放電によるブラズマ処理によ
って変質層を除去する例について説明する。なお、この
場合も、加熱処理工程は必ずしも必要でない。
すなわち、前記第1乃至第3の実施例と同様にして、第
1図(a)に示したように、層間接続孔5の底部にアル
ミニウム合金表面のダメージ層と酸化膜層の混在した混
在層6を有する基板1を真空容器の中に入れ、第1図(
b)に示したように、PH3ガスをガス流量20CCI
IIIn、圧力2X10−2Torr、基板温度20℃
、高周波人力電力200Valt、基板バイアス−38
0vの条件でエツチングした。このとき、−層目アルミ
ニウム合金膜の表面は、60 A / ginのエツチ
ング速度でエツチングされる一方、酸化シリコンは約6
0A/sinの速度でエツチングされる。そして、アル
ミニウム合金膜表面のダメージ層や自然酸化膜はエツチ
ング除去され清浄な表面を得ることができるが、ごの状
態でアルミニウム合金膜2の表面をX線光電子分光法を
用いて調べると、リンのスペクトルが観、1P1され、
その表面にはこれらの原子Gが吸着結合していることが
わかる。
この後、第1図(e)に示したのと同様、この処理後の
基板を真空を破ることなく別の真空容器に移し、真空度
I X 10−6Torr以下に設定して、400℃で
1分間加熱する。これにより、アルミニウム合金膜の表
面に吸着結合していたヒ素等の原子は昇華あるいは蒸発
してアルミニウム合金膜表面から消失する。
続いて、この処理後の基板を真空を破ることなく、CV
Dを行うための真空容器に移し、基板温度320℃、W
F6流量10 cc/alnSS H4流量10 cc
/sin、堆積圧力0. 10Torr、でタングステ
ンの堆積を行い、第1図(d)に示したのと同様に、堆
積速度的0.2μm/winでタングステン膜7を層間
接続孔5内に埋め込む。
このようにして、均一でかつコンタクト抵抗の小さいタ
ングステン膜7からなる第2層配線パターンを得ること
ができる。
なお、この場合も、実施例3と同様、マイクロ波放電で
PH3からPまたはPHxラジカルを作って、プラズマ
処理をするようにしても同様の効果を得ることができた
なお、前述したように、実施例3および4のようなハロ
ゲン原子を含まないガス雰囲気中で前処理をした場合に
は、熱処理を行わなくても良好なタングステン膜を形成
することが可能となる。
実施例5 次に本発明の第5の実施例について説明する。
前記実施例では、自然酸化膜やダメージによる変質層を
、BCl3ガスプラズマによって除去した後に加熱し、
表面に残留するBやAlCl3を除去するようにしたが
、BCl3ガスプラズマ雰囲気で基板表面を加熱しなが
ら処理するようにしても良い。
すなわち、第1図(a)に示したのと同様に、基板表面
に形成された絶縁膜2上に第1の配線層としてのアルミ
ニウム合金膜3を形成しこの上層を覆う絶縁膜4に接続
孔5を形成した後、真空容rpr−の中に入れ、BCl
3ガスをガス流m 10 cc/mln。
圧力2 X 10−2Torr、基板温度400℃、人
力電力100 Walt、基板バイアス−500v1工
ツチング時間150sの条件でエツチングした。このと
き、−層目アルミニウム合金膜の表面は、2゜O〜5O
Aエツチングされる、酸化シリコンは約12〇八/si
nの速度でエツチングされる。そして、アルミニウム合
金膜表面のダメージ層や自然酸化膜はエツチング除去さ
れ清浄な表面を得ることができる。そして、X線光電子
分光法を用いて調べても、硼素、塩素のスペクトルは観
測されず、表面は、第1図(C)に示したのと同様、清
浄な状態となっている。
そして前記第1の実施例と同様にして、遺択CVD法に
よりこの上層に第2の配線層を形成することにより〜コ
ンタクト抵抗も低く信頼性の高い第2の配線層を得るこ
とができる。
なお、この場合、−層目アルミニウム合金膜表面を加熱
しつつBC1aプラズマの雰囲気にさらすことにより、
表面の自然酸化膜と反応してAIと揮発性の83 C1
303とが生成され、83C1303は蒸発してしまう
ため、アルミニウム合金膜表面は清浄となるものと思わ
れる。
実施例6 前記実施例では第1の配線層の上に第2の配線層を形成
する例について説明してきたが、シリコン基板表面にコ
ンタクトするように配線を形成する場合についても有効
である。
次に本発明の第6の実施例として、シリコン基板表面に
形成されたコンタクト孔内にタングステン膜を選択CV
D法により形成する方法について説明する。
まず、第2図(a)乃至第2図(c)に示すように比抵
抗5Ω・c1m程度のp型のシリコン基板101の表面
に、窒化シリコン膜102を形威しこれをバターニング
した後、これをマスクとして表面酸化を行い、素子分離
絶縁膜103を形成する。
この後、第2図(d)に示すように、この窒化シリコン
膜102を除去する。
そしてし、第2図(e)に示すように、ヒ素をイオン注
入し、n型拡散層104を形成する。このとき表面には
自然酸化膜105が形成されている。
そして、第2図(r)に示すように、CVD法により酸
化シリコン膜106を堆積した後、第2図(g)に示す
ように、フォトリソ法によりコンタクト孔107を開口
する。
そして、このn型拡散層104にコンタクトするように
タングステン膜を選択CVD法により堆積する場合、堆
積に先立ち、実施例1乃至5で用いたのと同様の処理を
行い表面の清浄化をおこなうようにする。
この後、第2図(g)に示すように、この基板を真空容
器の中に入れ、BCl3ガスをガス流量10 ce/w
in、圧力2 X 10−2Torr、基板温度20℃
、人力電力100 Watt、基板バイ7スー 500
 V、エツチング時間140Sの条件でエツチングした
このとき、n型拡散層104の表面は、20〜50人エ
ツチングされる、酸化シリコンは約50人/sinの速
度でエツチングされる。そして、表面のダメージ層や自
然酸化膜はエツチング除去され清浄な表面を得ることが
できる。しかし、X線光電子分光法を用いて調べると、
硼素、塩素のスペクトルが観測され、これらの原子が残
留していることがわかる。
この後、400℃、1分の熱処理を行うことにより、第
2図(h)に示すよ、うに、清浄な表面状態を得ること
ができる。
そして、第2図(1)に示すように、選択CVD法によ
りこの上層にバリヤメタル層としてのタングステン層1
08を形成する。
そして最後に第2図(j)に示すように、アルミニウム
層などの配線層109を形成することにより、コンタク
ト抵抗も低く信頼性の高い配線層を得ることができる。
なお、本発明は上記実施例に限定されることなく、例え
ば被処理体としては、シリコン基板、多結晶シリコン薄
膜に限らず、アモルファスシリコン薄膜、シリコン窒化
膜、金属薄膜、金属シリサイド薄膜、金属窒化膜などに
も適用可能であり、ハロゲン元素を含むガスとしても、
励起されることによりそれらの被処理体をエツチングす
る活性種を生じるものであればなんでもよい。
しかしながら、特に金属膜の選択CVDを行う場合、選
択性を維持するために特に次の範囲の材料を絶縁膜また
は絶縁膜表面層に選べば選択性にすぐれた薄膜形成を行
うことが可能となる。
例えばWの選択CVDを例にとって説明する。
W、F、S i、Ai、0.L等のMullikenの
電気陰性度は表1のようになる。
WF6の結合をあられすW−Fの電気陰性度をχ(W)
十χ(F) Δχ(W−F)ミ で表わす。ここでχ(W)、χ(F)、はW、  Fの
電気陰性度である。いろいろな材料を、Δχて整理する
と、第2表および第5図のようになる。
このときΔχ(W−F)を中心にして考えてΔχ(W−
F)に近いものほどWがつきにくかった。
このため例えば、LtF、5i02.TiO2等Δχ(
W−F)に近い材料を選べば選択性よくWをSt、Aj
i上に堆積できた。
例えばWの選択CVDの場合、Δχ(W−F)7.4で
あるので、 5<Δχまたは Δχ−Δχ(W−F)l≦2.4 のちのをもちいればよかった。
また、LiFのようなΔχ(W−F)になるべく近い値
のものを用いると、前記表面エツチング工程後でも選択
性のくずれる程度が著しく抑制できた。特にこの値は他
の材料の選択CVDでも応用できた。また、このような
材料で第4図で示した反応室内壁および原料ガスに曝さ
れる面を覆うと、金属膜が反応室内に堆積せず、原料ガ
スの消失やゴミの発生等を著しく抑制し、堆積の効率を
向上できた。
その他、要旨を逸脱しない範囲で変形して応用できる。
なお、上記実施例に限定されることなく、エツチングガ
スやガス条件、薄膜等種々選択することができるうえ、
本発明の要旨を逸脱しない範囲で適宜変形応用可能であ
る。
〔発明の効果〕
以上説明してきたように、本発明の方法によれば、導体
薄膜の形成に先立ち、基板表面を硼素(B)、ヒ素(A
s)、燐(P)あるいはハロゲン原子のうちの少なくと
も1種の原子を含む気相化合物を一威分とするガス雰囲
気中にさらしたのち、真空雰囲気あるいは水素(N2)
、アルゴン(Ar)、窒素(N2)のうちから選ばれる
少なくとも一つ以上のガス雰囲気中で基板を熱処理した
後、導体薄膜を形成するようにしているため、均一でコ
ンタクト抵抗の低い導体薄膜の形成が可能となる。
また、本発明の方法によれば、導体薄膜の形成に先立ち
、基板表面を加熱しながら、硼素(B)、ヒ素(As)
、燐(P)あるいはハロゲン原子のうちの少なくとも1
種の原子を含む気相化合物を−成分とするガス雰囲気中
にさらしたのち、導体薄膜を形成するようにしているた
め、均一でコンタクト抵抗の低い導体薄膜の形成が可能
となる。
【図面の簡単な説明】
第1図は(a)乃至第1図(d)は本発明の第1の実施
例の配線パターンの形成工程を示す図、第2図(a)乃
至第2図(j)は本発明の第6の実施例の半導体装置の
製造工程を示す図、第3図(d)は比較のために従来の
方法で表面処理をした場合の配線パターンの形成状態を
示す図、第4図は本発明で用いた実験装置を示す図、第
5図は物質の電気陰性度を示す図、第6図はMulli
kenの電気陰性度を示す表図、第7図はMullik
enの電気陰性度から求めた各物質の電気陰性度を示す
表図である。 1…シリコシ基板、2…酸化シリコン膜、3…アルミニ
ウム合金膜、4…酸化シリコン膜、5…層間接続孔、6
…ダメージ層と酸化膜層の混在した層、7…タングステ
ン膜、101…シリコン基板、102…窒化シリコン膜
、103…素子分離絶縁膜、104…n型拡散層、10
5…自然酸化膜、106…酸化シリコン膜、107…コ
ンタクト孔、108…タングステン層、109…配線層
。 ト孔、108・・・タングステン層、109・・・配線
層。 (Q) (b) 第 図(*の1) (C) (d) 第 図(−′lの2) 第 図 (イの2) 第3 図(d) 第60 1゜ 事件の表示 平成1年特許廓第270747号 2゜ 発明の名称 )1′、導体装置の製造方法及び化学的気相成長装置3
、補正をする者 事件との関係  特許出願人 (307)株式会社 東芝 4゜ 代 理 人 明細書の発明の詳細な説明の欄、図面の簡f11.な説
明の欄および図面の図番。7露丙iぷ、 7、補正の内容 (1)本願明細書第31ページ第16行目および第49
ページ第5行目の「第3図(d〉」を「第3図」に訂正
する。 (2)本願の明細書の添付図面の図番の「第3図(d〉
」を「第3図」に訂正する。

Claims (9)

    【特許請求の範囲】
  1. (1)半導体基板または半導体基板上に形成された第1
    の導体層の表面に、第2の導体薄膜を形成する工程を含
    む半導体装置の製造方法において、第1の導体層を形成
    した基板表面を硼素 (B)、ヒ素(As)、燐(P)あるいはハロゲン原子
    のうちの少なくとも1種の原子を含む気相化合物を一成
    分とするガス雰囲気中にさらす第1の導体層の表面エッ
    チング工程と、 真空雰囲気あるいは水素(H_2)、アルゴン(Ar)
    、窒素(N_2)のうちから選ばれる少なくとも一つ以
    上のガス雰囲気中で基板を所定の温度に加熱する熱処理
    工程と、 前記半導体基板または半導体基板上に形成 された前記第1の導体層に直接接触して、第2の導体薄
    膜を形成する導体薄膜形成工程とを含むようにしたこと
    を特徴とする半導体装置の製造方法。
  2. (2)前記表面エッチング工程は、 硼素(B)、ヒ素(As)、燐(P)ある いはハロゲン原子のうちの少なくとも1種の原子を含む
    気相化合物のみからなるガスあるいはこの気相化合物を
    水素(H_2)、アルゴン(Ar)、窒素(N_2)の
    うちから選ばれる少なくとも一種以上のガスで希釈した
    混合ガス中で、高周波放電または直流放電を生起するこ
    とによって発生せしめたプラズマに前記基板表面をさら
    して処理するプラズマ処理工程であることを特徴とする
    請求項(1)記載の半導体装置の製造方法。
  3. (3)前記表面エッチング工程は、 硼素(B)、ヒ素(As)、燐(P)ある いはハロゲン原子のうちの少なくとも1種の原子を含む
    気相化合物のみからなるガスあるいはこの気相化合物を
    水素(H_2)、アルゴン(Ar)、窒素(N_2)の
    うちから選ばれる少なくとも一つ以上のガスで希釈した
    混合ガス中でマイクロ波放電を生起することによって発
    生せしめた気相励起種を用いて前記基板表面を処理する
    ケミカルドライエッチング(CDE)工程であることを
    特徴とする請求項(1)記載の半導体装置の製造方法。
  4. (4)半導体基板または半導体基板上に形成された第1
    の導体層の表面に、第2の導体薄膜を形成する工程を含
    む半導体装置の製造方法において、基板を加熱しながら
    、硼素(B)、ヒ素 (As)、燐(P)あるいはハロゲン原子のうちの少な
    くとも1種の原子を含む気相化合物を一成分とするガス
    雰囲気中にさらす表面エッチング工程と、 前記半導体基板または半導体基板上に形成 された前記第1の導体層の表面に、第2の導体薄膜を形
    成する導体薄膜形成工程とを含むようにしたことを特徴
    とする半導体装置の製造方法。
  5. (5)半導体基板または第1の導体層上に接続するよう
    に第2の導体薄膜を形成する工程を含む半導体装置の製
    造方法において、 半導体基板表面または第1の導体層表面全 体に絶縁膜を形成した後、接続孔を形成する接続孔形成
    工程と、 前記接続孔内に露呈する半導体基板表面ま たは第1の導体層表面を硼素(B)、ヒ素(As)、燐
    (P)あるいはハロゲン原子のうちの少なくとも1種の
    原子を含む気相化合物を一成分とするガス雰囲気中にさ
    らす表面エッチング工程と、真空雰囲気あるいは水素(
    H_2)、アルゴン(Ar)、窒素(N_2)のうちか
    ら選ばれる少なくとも一つ以上のガス雰囲気中で基板を
    所定の温度に加熱する熱処理工程と、 前記半導体基板表面または半導体基板表面 に形成された前記第1の導体層の表面に、選択CVD法
    により第2の導体薄膜パターンを形成する導体薄膜形成
    工程とを含むようにしたことを特徴とする半導体装置の
    製造方法。
  6. (6)半導体基板表面または半導体基板上に形成された
    第1の導体層表面全体に形成する絶縁膜は、少なくとも
    その表面層を形成するときに、物質Mの構成原子をA_
    1(i−1,2,…)、原子A_1のMulliken
    の電気陰性度をχiとしたときに、物質Mの電気陰性度
    Δχを Δχ≡Σχi/Σi で定義し、Δχ(A)を特に選択的に堆積しようとする
    金属の化合物の上記定義による電気陰性度としたとき、 5<Δχまたは|Δχ−Δχ(A)|<2.5であるこ
    とを特徴とする請求項(5)記載の半導体装置の製造方
    法。
  7. (7)半導体基板または半導体基板上に形成された第1
    の導体層の表面に、第2の導体薄膜を形成する工程を含
    む半導体装置の製造方法において、基板表面を硼素(B
    )、ヒ素(As)ある いは燐(P)原子のうちの少なくとも1種の原子を含む
    気相化合物を一成分とするガス雰囲気中にさらす表面エ
    ッチング工程と、 前紀半導体基板または半導体基板上に形成 された前記第1の導体層の表面に、第2の導体薄膜を形
    成する導体薄膜形成工程とを含むようにしたことを特徴
    とする半導体装置の製造方法。
  8. (8)表面に絶縁層及び半導体層あるいは第1の半導体
    層が露出した基体の前記半導体層あるいは第1の導体層
    上に選択的に第2の導体層膜を形成するに際し、 前記絶縁層表面膜は、前記絶縁層の構成原 子をA_1(i−1,2,…)、原子A_1のMull
    ikenの電気陰性度をχ_1としたときに、前記絶縁
    層の電気陰性度Δχを Δχ≡Σχ_1/Σi…(A) で定義し、さらにΔχ(A)を前記半導体層あるいは第
    1の導体層に選択的に堆積するための第2の導体層を構
    成する物質の化合物ガスの上記(A)式による電気陰性
    度で定義したときに 5<ΔχまたはlΔχ−Δχ(A)l<2.5を満たす
    ようにしたことを特徴とする半導体装置の製造方法。
  9. (9)真空容器と、 反応性ガス供給系とを備え、 前記真空容器内に基板を収納し、前記容器 内に前記基板表面に薄膜を堆積するように構成された化
    学的気相成長装置において、 前記真空容器内壁及び前記真空容器内の前 記ガスに曝される面の材料は、その構成原子をA_1(
    iは構成原子の番号)A_1のMullikenの電気
    陰性度をχ_iとしたとき、前記材料の電気陰性度を Δχ≡Σχ_1/Σi…(A) で定義し、さらにΔχ(B)を堆積する薄膜の原料ガス
    化学種の前記(A)式による電気陰性度で定義したとき
    、 5<Δχ(M)または lΔχ(M)−Δχ(B)l<2.5 を満たすような材料で構成されるようにしたことを特徴
    とする化学的気相成長装置。
JP27074789A 1989-07-17 1989-10-18 半導体装置の製造方法及び化学的気相成長装置 Pending JPH03129726A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP18434089 1989-07-17
JP1-184340 1989-07-17

Publications (1)

Publication Number Publication Date
JPH03129726A true JPH03129726A (ja) 1991-06-03

Family

ID=16151585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27074789A Pending JPH03129726A (ja) 1989-07-17 1989-10-18 半導体装置の製造方法及び化学的気相成長装置

Country Status (1)

Country Link
JP (1) JPH03129726A (ja)

Similar Documents

Publication Publication Date Title
US5356835A (en) Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US5747384A (en) Process of forming a refractory metal thin film
US5498768A (en) Process for forming multilayer wiring
EP1081751A2 (en) Methods of pre-cleaning dielectric layers of substrates
US20040048460A1 (en) Semiconductor device and method of fabricating the same
KR940000906B1 (ko) 반도체장치의 제조방법
JPH0697111A (ja) バリアメタルの形成方法
JPH09148268A (ja) 半導体装置の製造方法
KR100295567B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
US6573181B1 (en) Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
US20010035583A1 (en) Semiconductor device with pure copper wirings and method of manufacturing a semiconductor device with pure copper wirings
JP3270196B2 (ja) 薄膜形成方法
JPS6353949A (ja) 金属配線の形成方法
JP2726438B2 (ja) 薄膜形成装置
JP3887123B2 (ja) ドライエッチング方法
US6548398B1 (en) Production method of semiconductor device and production device therefor
JP2553590B2 (ja) 金属の選択堆積方法及びその装置
JP3718297B2 (ja) 薄膜作製方法および薄膜作製装置
JPH03129726A (ja) 半導体装置の製造方法及び化学的気相成長装置
JPH03110842A (ja) 堆積膜形成法
JPH0492423A (ja) 半導体集積回路装置の製造方法
JPH02139932A (ja) 半導体装置の製造方法
JPH06120355A (ja) 半導体装置の製造方法