JPH03127841A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH03127841A
JPH03127841A JP1267789A JP26778989A JPH03127841A JP H03127841 A JPH03127841 A JP H03127841A JP 1267789 A JP1267789 A JP 1267789A JP 26778989 A JP26778989 A JP 26778989A JP H03127841 A JPH03127841 A JP H03127841A
Authority
JP
Japan
Prior art keywords
lead
pellet
wire
package
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1267789A
Other languages
English (en)
Other versions
JP2750916B2 (ja
Inventor
Mamoru Ito
護 伊藤
Sumihisa Kudo
工藤　純久
Yasushi Shigeno
靖 重野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1267789A priority Critical patent/JP2750916B2/ja
Publication of JPH03127841A publication Critical patent/JPH03127841A/ja
Application granted granted Critical
Publication of JP2750916B2 publication Critical patent/JP2750916B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ガリウム−砒素（ＧａＡｓ）半導体基板から
成るペレット（以下、単にペレットということがある。
）が用いられた半導体装置およびその製造方法に関し、
特に、リード、パッケージおよびワイヤボンディング技
術等の改良に係り、例えば、センチ波（ｓｕｐｅｒ　　
Ｈｒｇｈ　　Ｆｒｅｑｕｅｎｃｙ、以下、５）ＩＦとい
う。）超低雑音増幅用電界効果トランジスタ（以下、Ｓ
ＨＦＨＦ超低雑音増幅用ＦＥＴう。）に利用して有効な
技術に関する。
〔従来の技術〕
衛星放送（Ｄｉｒｅｃｔ　　Ｂｒｏａｄｃａｓｔｉｎｇ
　　ｂｙ　　５ａｔｅｌｌｊｔｅ、以下、ＤＢＳという
。）コンバータに使用されるＳＨＦＨＦ超低雑音増幅用
ＦＥＴて、ＧａＡｓ半導体基板が用いられて、２次元電
子ガス電界効果トランジスタ（２Ｄｅｍｅｎｓｉｏｎａ
ｌ　　Ｅｌｅｃｔｒ。
ｎ　　ＧａＡｓ　　Ｆｉｅｌｄ　　Ｅｆｆｅｃｔ　　Ｔ
ｒａｎｓｓｓｔｏｒ、以下、２ＤＥＣ−ＦＥＴという、
）構造に槽底されたペレットが、超小型のセラミックパ
ッケージ内に気密封止されて成るものがある。
このように、ＤＢＳコンバータに使用されるＳＨＦＨＦ
超低雑音増幅用ＦＥＴいて、ＧａＡｓ半導体基板を用い
られて２ＤＥＣ−ＦＥＴ構造に槽底されたペレットの封
正に、超小型セラミックパッケージが使用されているの
は、次のような理由による。
（１）超小型セラミックパッケージは、中空であるため
、比誘電率が約１になり、寄生静電容量の増加が最小限
度に抑制される。
（２）超小型に形成されるため、入出力容量が、約０．
２４ＰＦ、と小さく抑制される。
（３）超小型形状であり、しかも、接地電極であるソー
ス電極が、ゲート電極とドレイン電極との中間に配置さ
れる構造に槽底することができるため、帰還容量が、約
０．０２ＰＦ、ときわめて小さく抑制される。
一般に、最小雑音指数（以下、ＮＦという、）　５ ば、次式（１）により表されるが、前記（１）〜（３）
においては、この（１）式の電極間静電容量の低減によ
る損失項の増加を低減させることにより、低雑音化され
ている。
ＮＦ＝ＦＥＴ動作部のＮ動作穴力損失＋出力損失÷利得
　　　　　　　　　　　　　　・・・（１）なお、気密
封止パッケージが使用されているＧａＡｓ半導体基板に
よるＳＨＦＨＦ超低雑音増幅用ＦＥＴべである例として
は、特開平１−１３２１３０号公報、がある。
〔発明が解決しようとする課題〕
しかし、超小型セラミックパッケージが使用されている
ＳＨＦＨＦ超低雑音増幅用ＦＥＴいてｚ′Ｌ気密封止パ
ッケージを形成するセラミック部材自体の製造原価が高
く、また、パッケージの組立工数が多大になる等の理由
により、このＦＥＴの製造原価が高くなるという問題点
がある。
本発明の目的は、低雑音性能を維持しつつ、コストを低
減化することができる半導体装置およびその製造方法を
提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。
すなわち、ガリウム−砒素半導体基板から戒るペレット
と、複数本のリードと、ペレットの電極パッドと各リー
ドとの間に橋絡されているワイヤと、ペレット、各リー
ドの一部およびワイヤを封止するパッケージとを備えて
おり、前記パッケージが樹脂封止パッケージにより構成
されていることを特徴とする半導体装置であり、 衛星放送コンバータに使用される低雑音高周波増幅用電
界効果トランジスタであって、１２Ｇ）１２帯における
最小雑音指数が１．３ｄＢ以下、雑音最小電力利得が８
ｄＢ以上となっており、前記リードは銅系材料を用いら
れて形成されているとともに、前記樹脂封止パッケージ
内に占める投影面積比が４４％〜４６％になるように形
成されており、 また、前記ペレットは第２バシベーシツン膜がプラズマ
・シリコンナイトライド膜により形成されており、銀ペ
ーストによりボンディングされており、 さらに、前記ワイヤには細径の金系材料が用いられてお
り、ネイルヘッドボンディング法によりボール径が６０
μｍ以下になるように形成されていることを特徴とする
。
〔作用〕
前記した手段によれば、パッケージが樹脂封止パッケー
ジにより構成されているため、製造原価は気密封止パッ
ケージに比べて大幅に低減化される。
〔実施例〕
第１図は本発明の一実施例であるＳＨＦ帯低超低増幅用
ＦＥＴを示す横断面図、第２図はその縦断面図、第３図
はそれに使用されているペレットを示す平面パターン図
、第４図は同じく縦断面図である。
本実施例において、本発明にかかる半導体装置としての
ＳＨＦ帯低雑音増幅用ＦＥＴＩは、第３図および第４図
に示されているように槽底されているペレット２と、こ
のペレット２に作り込まれた２０ＥＧ−電界効果トラン
ジスタＣＦＥＴ）回路を外部に電気的に引き出すための
複数本のり一部３と、金（Ａｕ）系材料（金または金合
金）を用いて細線形状に形成されており、ペレットの電
極パッドと各リード３との間に橋絡されているワイヤ４
と、エポキシ系樹脂を用いられて一体威形されており、
ペレット、各リードの一部、およびワイヤを非気密封止
しているパッケージ５とを備えており、後述するような
製造方法によって製造されている。
第３図および第４図に示されているペレット２は、Ｇａ
Ａｓ半導体基板（ウェハ）の状態で２ＤＥＣ−ＦＥＴを
作り込まれてから個別に分離されて製造されており、Ｇ
ａＡｓ基板部基板上１１ａＡｓエピタキシャル戒長に成
長形成されており、アンド−ブト層１２ａ、および、２
次元電子ガス　９ 層１２ｂを備えている２次元電子ガス形成層１２と、２
次元電子ガス供給層１３と、コンタクト層１４と、ソー
ス１５と、ドレイン１６と、ゲート１７と、第１保護膜
（第１パシベーション膜）１８と、金系材料から成る配
ｍ層１９と、プラズマ・シリコンナイトライド（Ｐ−３
ｉＮ）から成る保ｌ１Ｋ（第２パシベーシゴン膜）２０
と、を備えている。
また、ペレット２ばソース用電極バッド２１、ドレイン
用電極バンド２２、および一対のゲート用電極バッド２
３を備えており、これら電極パッド２１．２２および２
３は配線層１９を介してソース１５、ドレイン１６およ
びゲート１７にそれぞれ電気的に接続されている。そし
て、ソース用電極バンド２１はベレット２上面における
片側半分の領域に形成されており、ペレット２の一対の
端辺に沿って平行になるようにそれぞれ配設されている
。ドレイン用電極パッド２２はゲート１７を挟んでソー
ス用電極パッド２１と反対（ＩＩ領領域中央位置に配設
されている。一対のゲート用電極−１０− バッド２３はゲート１７を挟んでドレイン用電極バンド
２２と反対側の領域においてそれに対向するように、か
つ、互いに、およびソース用電極バッド２１に対して適
当な間隔を置いて並ぶよう番こ配設されている。
次に、本発明の一実施例であるＳＨＦ帯低雑音増幅用Ｆ
ＥＴの製造方法を前記構成にかかるベレットが用いられ
る場合につき説明する。そして、この説明により、前記
Ｓ　ＨＦ雑音雑音増幅用ＦＥＴ１の構成についての詳細
が同時に明らかにされる。
本実施例にかかるＳ　ＨＦ雑音雑音増幅用ＦＥＴの製造
方法には、第５図に示されている多連り一部フレームが
使用される。
多連リードフレーム３０は寄生インダクタンスを低減さ
せるために銅系材料（銅またはその銅合金）が用いられ
て、エツチング加工または打ち抜きプレス加工等のよう
な適当な手段により略矩形の枠板形状に形成されている
。ポンダビリティ−を高めるために、この銅系材料を用
いられて形成された多連リードフレーム３０の表面には
Ａｇめっき膜が約５μｍの厚さをもって均一に被着され
ている。第５図に示されているように、多連リードフレ
ーム３０は複数個の単位リードフレーム３１を備えてお
り、各単位リードフレーム３１ば同一パターンが一方向
に繰り返されるように、横一列に同一ピッチをもって並
べられて一体的に連設されている。
単位リードフレーム３１は略正板形状に形成されている
外枠３２を備えており、外枠３２の一部は隣り合う単位
リードフレーム３１相互において実質的に共用されるよ
うになっている。外枠３２の一方の対角線上にはソース
用リード３３が一直線状に配されて一体的に架設されて
おり、ソース用リード３３の中央部には、抜は止めのた
めの切欠部３３ｃが両端辺に配されて円弧形状に切り欠
かれている。このソース用リード３３の中央部には後述
するようにペレット２がボンディングされるため、この
ソース用リード３３の中央部によりタブ３６が実質的に
形成されている。外枠３２の他方の対角線上にはゲート
用リード３４およびドレイン用リード３５が一直線状に
、かつ、ソース用リード３３との交差部において電気的
な絶縁ギヤノブＧがそれぞれ介在されるように配されて
、両隅部からそれぞれ一体的に突設されている。ゲート
用リード３４およびドレイン用リード３５の先端部には
、抜は止めの凹部３４ｃおよび３５ｃが両端辺にそれぞ
れ配されて略正方形形状に切り欠かれている。
ソース用リード３３はゲート用およびドレイン用リード
３４．３５よりも幅広に設定されている。
このように、ソース用リード３３の幅が大きく設定され
ていることにより、最適信号源インピーダンスｒｏｐｔ
は、従来のセラミックパッケージの値の近くまで高めら
れることになる。その結果、ユーザにおける実装基板の
回路に関する設計変更を抑止ないしは最小限度に抑制さ
せることができる。また、各リード３３自体の機械的剛
性を高めることができるとともに、多連リードフレーム
３０の剛性も高めることができるため、その搬送や３ ０−ディング、アンローディングにおける取り扱い性を
高めることができ、ベレットのボンディングやその他の
組立に必要な面積を大きく確保することができる。
そして、ソース用リード３３の中央部に切欠部３３ｃが
円弧形状に切り欠かれている分だけ、ゲート用リード３
４およびドレイン用リード３５の先端部がソース用リー
ド３３の両脇に接近されている。この接近により、ゲー
ト用リード３４およびドレイン用リード３５と、ペレッ
ト２のドレイン用電極バッド２２およびゲート用電極バ
ッド２３との間にそれぞれ橋絡されるワイヤの長さを短
く設定することができる。その結果、ワイヤのインダク
タンスを低減することができる。また、接近する分だけ
、ゲート用リード３４およびドレイン用リード３５が樹
脂封止パッケージ５内に深く入るため、リードの引き抜
き強度が高くなる。
なお、耐湿性設計の一つの目安にされるリードの樹脂封
止パッケージ５内に占める投影面積比（占有面積比）が
約４４％〜４６％になるように、４ 各リード３３．３４．３５と樹脂封止パッケージ５との
相関関係が設定されている。これにより、樹脂封止パッ
ケージによる耐湿性の問題の発生を回避することができ
る。
後述する樹脂封止パッケージ５についての成形工程経過
後、各リード３３．３４．３５の樹脂封止パッケージ５
の内側挿入部分によりインナ部（以下、インナリードと
いうことがある。）３３ａ、３４ａおよび３５ａが、そ
の外側突出部分によりアウタ部Ｃ以下、アウタリードと
いうことがある。）３３ｂ、３４ｂおよび３５ｂが、そ
れぞれ実質的に構成される。各アウタリード３３ｂ、３
４ｂ、３５ｂはユーザにおいてプリント配線基板に実装
される際、約２館の長さに切断されるため、アウタリー
ドの長さは２ａｉｉ以上あれば使用上充分であるが、こ
のＳＨＦ帯低雑音増幅用ＦＥＴ１についての電気的特性
試験において確実な電気的接続を確保するために、出荷
時におけるアウタリードの長さは３．５１＆ＩＱ以上に
設定されている。
各リード３３．３４．３５間にはタイバー３７がそれぞ
れ架設されており、タイバー３７の一部は外枠３２に一
体的に連結されて支持されている。
このタイバー３７により各リード３３．３４．３５は、
多連リードフレーム３０が各工程間、および、各工程内
において移送されるＷｂこおける曲がり事故の発生を防
止されること番こなる。後記する完成品はんだ被膜被着
処理工程経過後、このタイバー３７は切り落とされる。
その結果、その切断面（切口）にはリードフレーム素材
の生地が露出してしまう。リードフレーム素材の生地が
露出すると、このＳ　ＨＦ雑音雑音増幅用ＦＥＴＩのプ
リント配線基板への実装時において、アウタリードにお
けるこの切断露出面に対するソルダビリティ−が低下し
てしまう。そこで、このタイバー３７の配設位置は、当
該実装時に各リード３３．３４．３５が切り捨てられる
箇所の外方になるように、樹脂封止パッケージ５の外面
から２ｍ以上離れた位置に設定されている。
また、タイバー３７はタイバー切り落とし時において切
断金型にクリアランスが必要になるため、最大的０−　
１ｍの突起３７ａ（第１図参照）が発生する。他方、こ
のＳＨＦ帯低雑音増幅用ＦＥＴ１に対する完成後の電気
的特性試験においては、テスタにこのＳＨＦ帯低雑音増
幅用ＦＥＴＩを電気的に接続するためのソケット（図示
せず）にこの突起３７ａが干渉する可能がある。したが
って、前記タイバー切り落とし痕の突起３７ａがソケッ
トに干渉するのを回避するため、ソケットにおける端子
の幅よりも両側で２個の突起３７ａの寸法骨だけ小さく
なるように、アウタリードの幅は設定されている。
外枠３２のうち隣合う単位リードフレーム３１同士のも
のが一直線になる一方の部材ムこは、位置決め用の透孔
３８が等ピッチになるようにそれぞれ配されて円形形状
に開設されており、この透孔３Ｂはベレットボンディン
グ時やワイヤボンディング時に位置決めビン（図示せず
）を挿入されることにより、多連リードフレーム３０に
ついての位置決めを確保し得るように構成されている。
また、外枠３２のうち単位リードフレーム３１同士７ を画成するセクシゴン部材の一方には、被真空吸着部３
９が中央部に配されて略正方形形状に形成されており、
この被真空吸着部３９はこの多連リードフレーム３０の
自動移送特番こ真空吸着ヘッド（図示せず）により真空
吸着されることにより、この多連リードフレーム３０の
真空吸着保持が確保され得るように構成されている。
このように構成されている多連リードフレーム３０には
前記構成にかかるベレット２が、ベレットボンディング
工程において第６図および第７図に示されているように
、各単位リードフレーム３１におけるソース用リード３
３に形成されたタブ３６上に銀（Ａｇ）ペーストから成
るボンディング層４０を介してそれぞれボンディングさ
れる。
ここで、ＧａＡｓ半導体基板が用いられて製作されたベ
レット２は、シリコンベレットと異なり、Ａｕ−３ｉ共
晶によるボンディング技術を使用することができないた
め、Ａｇペーストが使用されるが、４００℃以上の高温
加熱では有害ガス（Ａｓ２０３）の発生の可能性がある
ため、１７０　”Ｃ８− 程度で硬化されるＡｇペーストが使用されている。
また、ポンディング層４０がＡｇペーストにより形成さ
れることにより、銅系材料から成るリードと、Ｇ　ａ　
Ａ　ｓ半導体基板から成るペレット２との熱膨張差に起
因する応力が低減されるため、ベレットにおけるクラッ
クの発生が未然に防止される。
その後、単位リードフレーム３１のソース用リード３３
上にペレット２をポンディングされた多連リードフレー
ム３０ば、ワイヤポンディング工程に供給され、熱圧着
式のワイヤポンディング装置（図示せず）が使用される
ことにより、ネイルヘッドワイヤポンディング作業が各
単位リードフレーム３１についてそれぞれ実施される。
すなわち、第８図および第９図に示されているように、
このワイヤポンディング装置によりベレット２の電極バ
ッド２１．２２．２３と、各単位リードフレーム３１の
各インナリード３３ａ、３４ａ、ｌ−？よび３５ａとの
間に金系材料から成るワイヤ４がそれぞれ橋絡される。
これにより、ベレット２と各リード３とが電気的に接続
される。
ここで、本実施例においては、ペレットの電極バッドと
、インナリードとを電気的に接続するワイヤ４を構成す
るための素材として、従来の金糸ワイヤ（通常、直径２
３μｍ）に比べて、直径が２０μｍと細径の金糸ワイヤ
が使用されている。
これは、第１ポンディング部すこおける圧着ポールの寄
生容量による特性劣化防止のため、当該ボールの直径を
約６０μｍ以下と小径化させるためである。
そして、本実施例においては、ソースおよびゲートのそ
れぞれに２本以上の金糸ワイヤが橋絡されているため、
電極バッドとインナリードとの間のインダクタンスを低
減させることができる。特に、ソース用には計４本の金
糸ワイヤが橋絡されるため、電力を充分に増巾させるこ
とが可能になる。
ワイヤポンディング作業が実施された多連リードフレー
ム３０には、その後、樹脂封止パッケージ成形工程にお
いて、エポキシ系樹脂を用いられてトランスファ成形装
置（図示せず）により樹脂封止パッケージ５が成形され
る。
第１０図および第１１図に示されているように、樹脂封
止パッケージ５は平面形状が長方形である略平盤形状に
一体成形されている。前記一対のソース用アウタリード
３３ｂ、３３ｂは、このパッケージ５の一対の長辺側側
面においてその略中央部から直角ムこそれぞれ突出され
ており、また、前記ゲート用アウタリード３４ｂおよび
ドレイン用アウタリード３５ｂは、このパッケージ５の
一対の短辺側側面においてその略中央部から直角にそれ
ぞれ突出されている。そして、樹脂封止パッケージ５の
大きさは、リード群の樹脂封止パッケージム二対する占
有面積比が４４％〜４６％番こなるように相対的に設定
されている。
樹脂封止パッケージ５が成形された多連リードフレーム
３０には、その後、はんだめっき処理工程において、電
解めっき装置（図示せず）によりはんだめっき被膜６が
、第１２図に示されているように、全体的番こ被着され
る。
このようにして樹脂封止パッケージ５が成形さ２１〜 れた後、多連リードフレーム３０は各樹脂封止パッケー
ジ５にマークの印刷等のような必要な処理を適宜実施さ
れる（図示せず）。
最後に、多連リードフレーム３０は、リード成形工程（
図示せず）において、各単位リードフレーム３１毎に外
枠３２およびアウタリード３３．３４．３５を切断され
、第１図および第２図に示されているようなＳＨＦ＃低
雑音増幅用ＦＥＴＩが成形される。このとき、アウタリ
ード３３ｂ、３４ｂ、３５ｂの長さは前述したように余
裕を持った長さに切断される。また、タイバー３７の切
断痕３７ａは有効長さの外方に位置されている。
このようにして製造された５ｌ（Ｆ雑音雑音増幅用ＦＥ
ＴＩは、良品不良品の選別工程において電気特性試験や
外観検査等を実施される。この電気特性試験において、
ＳＨＦ帯低雑音増幅用ＦＥＴ１のアウタリード３３ｂ、
３４ｂ、３５ｂは前記した通りの外形に形成されている
ため、アウタリード３３ｂ、３４１）、３５ｂはテスタ
のソケットにおける端子に適合する状態になる。したが
って、　２− 当該電気特性試験は正確かつ能率的に実行されることに
なる。
以上のようにして製造され、かつ、検査されたＳＨＦ帯
低雑音増幅用ＦＥＴＩは出荷後、第１３図に示されてい
るように、衛星放送用アンプを構築するためのプリント
配線基板４１の表面上に載置されるとともに〜各アウタ
リード３３ｂ、３４ｂ、３５ｂについてリフローはんだ
付は加工が実施されることによって機械的かつ電気的に
接続され、もって、所謂、表面実装される。
このとき、アウタリード３３ｂ、３４ｂ、３５ｂは所定
の長さに切断されるため、タイバー切断痕３７ａは除去
される。したがって、タイバー切断Ｍ３１ａが表面実装
の障害になることはない。
前記実施例によれば次の効果が得られる。
（１）パッケージを樹脂封止パッケージにより構成する
とともに、１２ＧＨｚ帯における最小雑音指数（ＮＦ）
を１．３ｄＢ以下、雑音最小電力利得（Ｇａ）を８ｄＢ
以上に設定することにより、衛星放送コンパ−タムこ使
用されるＳＨＦ帯低雑音増幅用ＦＥＴを市場に安価にて
供給することができる。
（２）多連リードフレームを銅系材料（ｍまたはその銅
合金）を用いて製作すること２こより、寄生インダクタ
ンスを低減させることができる。
（３）銅系材料を用いられて形成された多遮り一部フレ
ームの表面にＡｇめっき膜を約５μｍの厚さをもって全
体的に均一に被着することにより、ボンダビリティ−を
高めることができる。
（４）　ソース用リードの幅をドレイン用およびゲート
用リードの幅よりも大きく設定することにより、最適信
号源インピーダンスＰｏｐｔは、従来のセラミックパッ
ケージの値の近くまで高められることになるため、ユー
ザムこおける実装基板の回路に関する設計変更を抑止な
いしは最小限度に抑制させることができる。また、ソー
ス用リード自体の機械的剛性を高めることができるとと
もに、多連リードフレームの剛性も高めることができる
ため、その陸送やローディング、アンローディングにお
ける取り扱い性を高めることができ、ペレットのポンデ
ィングやその他の組立に必要な面積を大きく確保するこ
とができる。
（５）　　ソース用リードの中央部に切欠部を円弧形状
に切り欠くこと番こより、切欠部が切り欠かれている分
だけ、ドレイン用リードおよびゲート用リードの先端部
をソース用リードの両脇に接近させることができるため
、ドレイン用リードおよびゲート用リードと、ペレット
のドレイン用電極パッドおよびゲート用電極パッドとの
間にそれぞれ橋絡されるワイヤの長さを短く設定するこ
とができる。
その結果、ワイヤのインダクタンスを抑制することがで
きる。また、接近する分だけ、ドレイン用リードおよび
ゲート用リードが樹脂封止パッケージ内に深く入るため
、リードの引き抜き強度が高くなる。
（６）耐湿性設計の一つの目安にされるリードの樹脂封
止パッケージ内に占める投影面積比（占有面積比）が約
４４％〜４６％になるように、各リードと樹脂封止パッ
ケージとの相関関係を設定することにより、樹脂封止パ
ッケージによる耐湿性の５ 問題の発生を回避することができる。
（７）出荷時におけるアウタリードの長さを３，５閣以
上に設定することにより、ＳＨＦ帯低雑音増幅用ＦＥＴ
についての電気的特性試験において確実な電気的接続を
確保することができる。
（８）　　各リード間にタイバーをそれぞれ架設し、タ
イバーの一部を外枠に一体的に連結することにより、多
連リードフレームが各工程間、および、各工程内におい
て移送される際において、各リードが不慮に曲げられる
のを防止することができる。
（９）　　当該実装時に各リードが切り捨てられる箇所
の外方になるように、タイバーの配設位置を、樹脂封止
パッケージの外面から２ｍｍ以上離れた位置に設定する
ことにより、このＳ　ＨＦ帯紙雑音増幅用ＦＥＴのプリ
ント配線基板への実装時において、アウタリードにおけ
る切断露出面に対するソルダビリティ−が低下してしま
うのを防止することができる。
Ｇω　ソケットにおける端子の幅よりも両側で２個のタ
イバー切り落とし痕突起の寸法用だけ小さく６ なるように、アウタリードの幅を設定することにより、
タイバー切り落とし痕の突起がソケットに干渉するのを
回避するすることができる。
０ＤＧａＡｓ半導体基板が用いられて製作されたペレッ
トを１７０℃程度で硬化されるＡｇペーストを使用して
ボンディングすることにより、有害ガス（Ａ　ｓ　ｚ　
Ｏｓ　）の発生を防止することができる。また、ボンデ
ィング層がＡｇペーストにより形成されることにより、
銅系材料から成るリードと、ＧａＡｓ半導体基板から成
るペレットとの熱膨張差に・起因する応力が低減される
ため、ベレット番こおけるクランクの発生を未然に防止
することができる。
（２）　ペレットの電極パッドと、インナリードとを電
気的に接続するワイヤを構成するための素材として、従
来の金糸ワイヤ（通常、直径２３μｍ）に比べて、直径
が２０μｍと細径の金糸ワイヤを使用することにより、
第１ボンディング部における圧着ポールの直径を約６０
μｍ以下と小径化させることができるため、当該ボール
の寄生容量による特性劣化を防止することができる。
０３）　　ソースおよびゲートのそれぞれに２本以上の
金糸ワイヤを橋絡することにより、電極パッドとインナ
リードとの間のインダクタンスを低減させることができ
る。
（２）　ソース用に合計４本の金系材料から成るワイヤ
を橋絡することにより、電力を充分に増巾させることが
できる。
以上本発明者によってなされた発明を実施例に基づき具
体的すこ説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、リードの材質、長さ、幅等は、ＧａＡＳ半導体
ベレフトの大きさ、硬さ、電極パッドの大きさ、厚さ、
ワイヤの材質、ワイヤのループの形状、高さ、長さ等々
の諸条件に対応して、実験やコンピュータ・シュミレー
ション等のような経験的手法、およびその分析による理
論式等により、最適値を求めることが望ましい。
アウタリードに被着されるはんだ被膜は、はんだめっき
被膜に限らず、はんだデイツプ被膜であってもよい。
前記実施例にかかる熱圧着式ワイヤボンディング装置を
使用するに限らず、超音波熱圧着式ワイヤボンディング
等を使用してもよい。
以上の説明では主として本発明者番こよってなされた発
明をその背景となった利用分野であるＳＨＦＨＦ帯金雑
音増幅用ＦＥＴ造技術に適用した場合について説明した
が、それに限定されるものではなく、ＧａＡｓ半導体か
ら成るペレットを備えている他の用途のＦＥＴや、集積
回路装置の製造技術等に適用することができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を狛単に説明すれば、次の通りである。
パッケージを樹脂封止パッケージにより構成するととも
に、１２ＧＨｚ帯における最小雑音指数（ＮＦ）を１３
ｄＢ以下、雑音最小電力利得９ （Ｇａ）を８ｄＢ以上に設定することにより、衛星放送
コンバータに使用されるＳＨＦＨＦ帯金雑音増幅用ＦＥ
Ｔ場に安価にて供給することができる。
【図面の簡単な説明】
第１図は本発明の一実施例であるＳＨＦＨＦ帯金雑音増
幅用ＦＥＴす横断面図、 第２図はその縦断面図、 第３図しよそれに使用されているペレットを示す平面パ
ターン図、 第４図は同じく縦断面図、 第５図は第１図に示されているＳＨＦＨＦ帯金雑音増幅
用ＦＥＴ造に使用された多連リードフレームを示す一部
省略平面図、 第６図はペレットボンディング後の状態を示す拡大部分
断面図、 第７図はその縦断面図、 第８図はワイヤボンディング後の状態を示す拡大部分断
面図、 第９図はその縦断面図、 ０ 第■０図は樹脂封止パッケージ成形後の状態を示す一部
省略平面図、 第１１図はその拡大部分断面図、 第１２図ははんだめっき処理後の状態を示す一部省略平
面図、 第１３図ばＳＨＦ帯低雑音増幅用ＦＥＴの実装状態を示
す斜視図である。 １＝−ＧａＡｓ　−ＦＥＴ　（半導体装置）、２−Ｇａ
　Ａ　ｓ半導体ペレント、３・・・リード、４・・・ワ
イヤ（金糸ワイヤ）、５・・・樹脂封止パッケージ、ｔ
ｌ・・・ＧａＡｓ基板部、１２・・・２次元電子ガス形
成層、１３・・・２次元電子ガス供給層、１４・・・コ
ンタクト層、１５・・・ソース、１６−・・ドレイン、
１７・・・ゲート、１８・・−第１パシベーシゴン膜、
１９・−・配線層、２０・・−第２パシベーション膜、
２１−・・ソース用電極パッド、２２−・・ドレイン用
電極パッド、２３・・−ゲート用電極パッド、３０・・
・多連リードフレーム、３１・・・単位リードフレーム
、３２・−・外枠、３３・・・ソース用リード、３４・
・・ゲート用リード、３５・・・ドレイン用リード、３
６−・・タブ、３７・・・タイバー３７ａ・・・タイバ
ー切断痕、３８・・・位置決め用透子し３９・・・被真
空吸着部、４０・・・ペレットボンディング層、４１・
・・プリント配線基板。

Claims (1)

  1. 【特許請求の範囲】 １、ガリウム−砒素半導体基板が用いられて製作されて
    いるペレットと、複数本のリードと、ペレットの電極パ
    ッドと各リードとの間に橋絡されているワイヤと、ペレ
    ット、各リードの一部およびワイヤを封止するパッケー
    ジとを備えており、前記パッケージが樹脂封止パッケー
    ジにより構成されていることを特徴とする半導体装置。 ２、衛星放送コンバータに使用される低雑音高周波増幅
    用電界効果トランジスタであって、１２ＧＨｚ帯におけ
    る最小雑音指数が１．３ｄＢ以下、雑音最小電力利得が
    ８ｄＢ以上となっていることを特徴とする特許請求の範
    囲第１項記載の半導体装置。 ３、前記リードは銅系材料を用いられて形成されている
    とともに、前記樹脂封止パッケージ内に占める投影面積
    比が４４％〜４６％になるように形成されており、 また、前記ペレットは第２パシベーション膜がプラズマ
    ・シリコンナイトライド膜により形成されており、前記
    リードの一部に銀ペーストによリボンディングされてお
    り、 さらに、前記ワイヤには細径の金糸材料が用いられてお
    り、ネイルヘッドボンディング法によりボール径が６０
    μｍ以下になるように形成されている ことを特徴とする特許請求の範囲第１項または第２項記
    載の半導体装置。 ４、ガリウム−砒素半導体基板が用いられて、電子回路
    が複数単位作り込まれるとともに、一単位に分離されて
    個別のペレットが製作される工程と、 複数本のリードを有する単位リードフレームが複数個並
    設されている多連リードフレームが、銅系材料を用いら
    れて製作される工程と、 前記多連リードフレームの各単位リードフレームにおけ
    るリードの一部に、前記ペレットが銀ペーストによりそ
    れぞれボンディングされる工程と、 前記単位リードフレームのリードの一部にボンディング
    されたペレットと、前記各リードのインナ部との間に金
    系材料から成るワイヤがネイルヘッドワイヤボンディン
    グ法によりワイヤボンディングされる工程と、 前記ペレット、リードの一部およびワイヤを非気密封止
    するように、樹脂封止パッケージが多連リードフレーム
    の各単位リードフレーム毎にトランスファ成形法により
    成形される工程と、前記樹脂封止パッケージ成形後の多
    連リードフレームにはんだ被膜が被着される工程と、前
    記はんだ被膜被着後の多連リードフレームがリードのア
    ウタ部において切断されて個別に分離される工程と、 を備えていることを特徴とする半導体装置の製造方法。
JP1267789A 1989-10-13 1989-10-13 半導体装置およびその製造方法 Expired - Fee Related JP2750916B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1267789A JP2750916B2 (ja) 1989-10-13 1989-10-13 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1267789A JP2750916B2 (ja) 1989-10-13 1989-10-13 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH03127841A true JPH03127841A (ja) 1991-05-30
JP2750916B2 JP2750916B2 (ja) 1998-05-18

Family

ID=17449615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1267789A Expired - Fee Related JP2750916B2 (ja) 1989-10-13 1989-10-13 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2750916B2 (ja)

Also Published As

Publication number Publication date
JP2750916B2 (ja) 1998-05-18

Similar Documents

Publication Publication Date Title
US6479888B1 (en) Semiconductor device and a method of manufacturing the same
US6627977B1 (en) Semiconductor package including isolated ring structure
US7579674B2 (en) Semiconductor package configuration with improved lead portion arrangement
US6339252B1 (en) Electronic device package and leadframe
US7208818B2 (en) Power semiconductor package
US6756658B1 (en) Making two lead surface mounting high power microleadframe semiconductor packages
JP2006501675A (ja) ドレインクリップを備えた半導体ダイパッケージ
US20100193922A1 (en) Semiconductor chip package
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
JP2003234442A (ja) 半導体装置及びその製造方法
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
US6573119B1 (en) Semiconductor device and method of manufacture thereof
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
US20130200508A1 (en) Semiconductor package structure
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
JPH1084071A (ja) 積層リードフレームを用いたチップスケールパッケージの製造方法
US20100171201A1 (en) Chip on lead with small power pad design
US5028741A (en) High frequency, power semiconductor device
US6798046B1 (en) Semiconductor package including ring structure connected to leads with vertically downset inner ends
JP2006202976A (ja) 樹脂封止型半導体装置およびリードフレーム
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
US20200194390A1 (en) Package with dual layer routing including ground return path
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
US11081429B2 (en) Finger pad leadframe
JPH03127841A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees