JPH03122580U - - Google Patents
Info
- Publication number
- JPH03122580U JPH03122580U JP1990031195U JP3119590U JPH03122580U JP H03122580 U JPH03122580 U JP H03122580U JP 1990031195 U JP1990031195 U JP 1990031195U JP 3119590 U JP3119590 U JP 3119590U JP H03122580 U JPH03122580 U JP H03122580U
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electromagnetic wave
- multilayer dielectric
- wave circuit
- head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
Landscapes
- Multi-Conductor Connections (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
第１図ａ及びｂは本考案の第１の実施例の鋲を
差し込んだ状態の平面図及び断面図、第２図はこ
の第１の実施例を示す断面図、第３図ａ及びｂは
本考案の第２の実施例の鋲を示す平面図及び側面
図、第４図はこの第２の実施例を示す断面図、第
５図は従来の多層誘電体基板におけるコネクタ接
合状況を示す断面図である。 １……鋲、２ａ，２ｂ……誘電体基板、３……
グランド、４……多層基板中の電磁波回路、５…
…スルーホール、６……接着層、７……コネクタ
、８……コネクタの中心導体、９……帯状部を有
す鋲、１０……グラウンド及び帯状鋲で形成され
る導波路、１１……多層基板に貫通穴を開けて形
成したスルーホール、１２……スルーホールとグ
ランド間の開口。
差し込んだ状態の平面図及び断面図、第２図はこ
の第１の実施例を示す断面図、第３図ａ及びｂは
本考案の第２の実施例の鋲を示す平面図及び側面
図、第４図はこの第２の実施例を示す断面図、第
５図は従来の多層誘電体基板におけるコネクタ接
合状況を示す断面図である。 １……鋲、２ａ，２ｂ……誘電体基板、３……
グランド、４……多層基板中の電磁波回路、５…
…スルーホール、６……接着層、７……コネクタ
、８……コネクタの中心導体、９……帯状部を有
す鋲、１０……グラウンド及び帯状鋲で形成され
る導波路、１１……多層基板に貫通穴を開けて形
成したスルーホール、１２……スルーホールとグ
ランド間の開口。
Claims (1)
- 中間層に電磁波回路を有する多層誘電体基板に
おいて、円形の頭部と円筒状の針部とを有してな
り基板を多層化する前段階で回路を有しない一方
の基板に差し込まれ且つ多層化時に前記頭部が他
方の基板上に形成された前記電磁波回路の給電部
の位置に来るように配置される金属鋲を備えるこ
とを特徴とする多層誘電体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990031195U JPH08778Y2 (ja) | 1990-03-27 | 1990-03-27 | 多層誘電体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990031195U JPH08778Y2 (ja) | 1990-03-27 | 1990-03-27 | 多層誘電体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03122580U true JPH03122580U (ja) | 1991-12-13 |
| JPH08778Y2 JPH08778Y2 (ja) | 1996-01-10 |
Family
ID=31533933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990031195U Expired - Lifetime JPH08778Y2 (ja) | 1990-03-27 | 1990-03-27 | 多層誘電体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08778Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000073832A1 (fr) * | 1999-05-28 | 2000-12-07 | Toppan Printing Co., Ltd. | Substrat opto-electronique, carte a circuit, et procede de fabrication d'un substrat opto-electronique |
-
1990
- 1990-03-27 JP JP1990031195U patent/JPH08778Y2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000073832A1 (fr) * | 1999-05-28 | 2000-12-07 | Toppan Printing Co., Ltd. | Substrat opto-electronique, carte a circuit, et procede de fabrication d'un substrat opto-electronique |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08778Y2 (ja) | 1996-01-10 |