JPH03121726U - - Google Patents
Info
- Publication number
- JPH03121726U JPH03121726U JP3165990U JP3165990U JPH03121726U JP H03121726 U JPH03121726 U JP H03121726U JP 3165990 U JP3165990 U JP 3165990U JP 3165990 U JP3165990 U JP 3165990U JP H03121726 U JPH03121726 U JP H03121726U
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- differential
- input signal
- current source
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 claims 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 claims 1
- 230000000295 complement effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Electronic Switches (AREA)
Description
第１図は本考案の第１の実施例の構成を示す回
路図、第２図は第１図の回路の動作を説明するた
めのタイミングチヤート、第３図は本考案の第２
の実施例の構成を示す回路図、第４図は本考案の
第３の実施例の構成を示す回路図、第５図は本考
案の第４の実施例の構成を示す回路図、第６図は
従来例の全体構成を示す図、第７図は第６図にお
けるマルチプレクス回路の具体的構成を示す回路
図、第８図は第６図におけるラツチ回路の具体的
構成を示す回路図である。 １，２……レベルシフト回路、３，４……ラツ
チ回路、ＲＬ１，ＲＬ２……負荷抵抗、Ｓ１……
定電流源、ＣＬＫ……切換えクロツク、Ａ，Ｂ…
…入力データ、Ｐ１，Ｐ２……出力信号。
路図、第２図は第１図の回路の動作を説明するた
めのタイミングチヤート、第３図は本考案の第２
の実施例の構成を示す回路図、第４図は本考案の
第３の実施例の構成を示す回路図、第５図は本考
案の第４の実施例の構成を示す回路図、第６図は
従来例の全体構成を示す図、第７図は第６図にお
けるマルチプレクス回路の具体的構成を示す回路
図、第８図は第６図におけるラツチ回路の具体的
構成を示す回路図である。 １，２……レベルシフト回路、３，４……ラツ
チ回路、ＲＬ１，ＲＬ２……負荷抵抗、Ｓ１……
定電流源、ＣＬＫ……切換えクロツク、Ａ，Ｂ…
…入力データ、Ｐ１，Ｐ２……出力信号。
Claims (1)
- 【実用新案登録請求の範囲】 負荷抵抗ＲＬ１，ＲＬ２と定電流源Ｓ１とを共
通に使用する、第１、第２および第３の差動回路
ＲＬ１，ＲＬ２，Ｑ２，Ｑ３，Ｑ１，Ｓ１，ＲＬ
１，ＲＬ２，Ｑ８，Ｑ９，Ｑ７，Ｓ１，ＲＬ１，
ＲＬ２，Ｑ５，Ｑ６，Ｑ４，Ｓ１を少なくとも有
し、 少なくとも前記第１および第２の差動回路ＲＬ
１，ＲＬ２，Ｑ２，Ｑ３，Ｑ１，Ｓ１，ＲＬ１，
ＲＬ２，Ｑ８，Ｑ９，Ｑ７，Ｓ１はそれぞれ、差
動対をなすトランジスタＱ２，Ｑ３，Ｑ８，Ｑ９
の共通エミツタと前記定電流源Ｓ１との間に接続
されたスイツチングトランジスタＱ１，Ｑ７を具
備し、外部から供給される切換え信号ＣＬＫ１，
ＣＬＫ２による前記スイツチングトランジスタＱ
１，Ｑ７の相補的が導通あるいは共通の不導通に
対応して、前記第１、第２および第３の差動回路
のいずれかが選択的に動作状態となるようになつ
ており、 さらに、前記第１および第２の差動回路ＲＬ１
，ＲＬ２，Ｑ２，Ｑ３，Ｑ１，Ｓ１，ＲＬ１，Ｒ
Ｌ２，Ｑ８，Ｑ９，Ｑ７，Ｓ１を構成する差動対
をなすトランジスタＱ２，Ｑ３，Ｑ８，Ｑ９のそ
れぞれには、第１の入力信号Ａと、該第１の入力
信号とは別の第２の入力信号Ｂが入力され、 前記第３の差動回路ＲＬ１，ＲＬ２，Ｑ５，Ｑ
６，Ｑ４，Ｓ１を構成する差動対をなすトランジ
スタＱ５，Ｑ６のベースに前記第１または第２の
差動回路ＲＬ１，ＲＬ２，Ｑ２，Ｑ３，Ｑ１，Ｓ
１，ＲＬ１，ＲＬ２，Ｑ８，Ｑ９，Ｑ７，Ｓ１の
出力信号が帰還されるように帰還ループが形成さ
れており、該帰還ループの途中から出力信号を取
り出すようにしたことを特徴とするマルチプレク
スラツチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3165990U JPH03121726U (ja) | 1990-03-27 | 1990-03-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3165990U JPH03121726U (ja) | 1990-03-27 | 1990-03-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03121726U true JPH03121726U (ja) | 1991-12-12 |
Family
ID=31534453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3165990U Pending JPH03121726U (ja) | 1990-03-27 | 1990-03-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03121726U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017163548A (ja) * | 2016-03-11 | 2017-09-14 | 株式会社ソシオネクスト | マルチプレクサ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6139617A (ja) * | 1984-07-09 | 1986-02-25 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | 組合わせ回路 |
-
1990
- 1990-03-27 JP JP3165990U patent/JPH03121726U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6139617A (ja) * | 1984-07-09 | 1986-02-25 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | 組合わせ回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017163548A (ja) * | 2016-03-11 | 2017-09-14 | 株式会社ソシオネクスト | マルチプレクサ |