JPH03120775A - Embedded structure semiconductor and its manufacture - Google Patents

Embedded structure semiconductor and its manufacture

Info

Publication number
JPH03120775A
JPH03120775A JP25712589A JP25712589A JPH03120775A JP H03120775 A JPH03120775 A JP H03120775A JP 25712589 A JP25712589 A JP 25712589A JP 25712589 A JP25712589 A JP 25712589A JP H03120775 A JPH03120775 A JP H03120775A
Authority
JP
Japan
Prior art keywords
layer
mesa
inp
type
type inp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25712589A
Other languages
Japanese (ja)
Inventor
Shinichi Matsumoto
信一 松本
Yoshinori Nakano
中野 好典
Tsuneji Motosugi
本杉 常治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP25712589A priority Critical patent/JPH03120775A/en
Publication of JPH03120775A publication Critical patent/JPH03120775A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a low-threshold current, a high efficiency, and a high-frequency characteristic by providing a mesa protection layer and a spacer layer consisting of two kinds of semiconductor layers consisting of an n-type InP which is in contact with an activation layer and a P-type InP which is in contact with this n-type InP. CONSTITUTION:An activation layer 40 is sandwiched by an n-type InP clad layer 38 and a P-type InP clad layer 34 on a P<+>-InP substrate 35 from the upper and lower directions. An electrode layer 37 consisting of an n<+>-InGaAsP is provided on the n-type InP clad layer 38 to achieve an improved contact with an n-type electrode 31. A mesa protection layer 39 consisting of a P-type InP is formed only at a part from an area closer to a boundary 41 between the electrode layer 37 and the n-type InP clad layer 38 to the substrate. A mesa part 42 with the mesa protection layer is sandwiched at both sides by a current block layer 33 in semi-insulation crystal which is the Fe-doped InP, thus reducing leak current passing through the mesa protection layer, restricting diffusion of Fe into the activation layer, and achieving a stable operation over a long period of time.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、埋め込み構造半導体レーザ、特にメサストラ
イプ領域の両側なFeを含有したrnPで埋め込む構造
の埋め込み構造半導体レーザにかかり、その閾値電流の
低減、並びに発光効率の向上に関するものである。
Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a buried structure semiconductor laser, particularly a buried structure semiconductor laser having a structure in which rnP containing Fe is embedded on both sides of a mesa stripe region. This relates to reduction and improvement of luminous efficiency.

[従来の技術] 光通信用光源としてすでに実用化されているInP系長
波長波長帯半導体レーザって、高速変調が可能であるこ
とは、大容量光伝送を実現するうえで、極めて重要であ
る。
[Prior art] InP-based long-wavelength semiconductor lasers, which have already been put into practical use as light sources for optical communications, are capable of high-speed modulation, which is extremely important in realizing large-capacity optical transmission. .

この光通信用半導体レーザの構造としては、発振閾値電
流の低減、および単一モードの安定化のため、一般に、
埋め込みへテロ構造が採られる。
In order to reduce the oscillation threshold current and stabilize the single mode, the structure of this semiconductor laser for optical communication is generally as follows.
An embedded heterostructure is adopted.

この構造では、活性層を2ミクロン程度幅のストライプ
とし、その両側を電流ブロック層で挟む。
In this structure, the active layer is formed into a stripe with a width of about 2 microns, and both sides of the active layer are sandwiched between current blocking layers.

電流ブロック層は、例えばn型基板の場合、基板上にP
型InP、n型InPを順次積層し、pnpnのサイリ
スタ構造としている。
For example, in the case of an n-type substrate, the current blocking layer is a P layer on the substrate.
InP type and n type InP are sequentially laminated to form a pnpn thyristor structure.

しかしながら、この構造では、電流ブロック層を構成す
るpn接合の逆バイアス印加部分に寄生容量が存在し、
このため、高速変調時において変調度が低下してしまう
という問題があった。
However, in this structure, a parasitic capacitance exists in the reverse bias application part of the pn junction that constitutes the current blocking layer.
For this reason, there is a problem in that the modulation depth decreases during high-speed modulation.

この問題点を解決するために、従来、電流ブロック層と
して、FeドープInP半導体結晶を用いる方法が試み
られている。第4図に、代表的なFe埋め込み構造半導
体レーザの断面図を示す。この構造は、n+型InP基
板4上にn型InPクラッド層3、InGaAsP活性
層8.P型InPクラッド層7およびP″″TnGaA
sP電極層6が順次形成され、活性層の両側なFeドー
プ半絶縁性InP電流ブロック層で挟み、さらにn型電
極5およびP型電極1を設けたものである。この構造を
有する半導体レーザでは、変調光強度が、3dB低下す
る遮断周波数も10GHz以上の高帯域の特性が得られ
ている。
In order to solve this problem, attempts have been made in the past to use Fe-doped InP semiconductor crystals as the current blocking layer. FIG. 4 shows a cross-sectional view of a typical Fe-embedded structure semiconductor laser. This structure includes an n+ type InP substrate 4, an n type InP cladding layer 3, an InGaAsP active layer 8. P-type InP cladding layer 7 and P″″TnGaA
sP electrode layers 6 are sequentially formed and sandwiched between Fe-doped semi-insulating InP current blocking layers on both sides of the active layer, and further provided with an n-type electrode 5 and a p-type electrode 1. A semiconductor laser having this structure has a high band characteristic in which the modulated light intensity is reduced by 3 dB and the cutoff frequency is 10 GHz or more.

しかしながら、このFe埋め込み構造半導体レーザには
、以下に掲げる2つの問題点があった。
However, this Fe-embedded semiconductor laser has the following two problems.

1)一般にFeはrnP系の半導体結晶中においては、
比較的拡散しやすく、また、深い準位を形成するため、
非発光再結合中心になる。その結果、たとえば、第4図
に示すような構造においては、Feが活性層中へ拡散し
、長期的に動作させる場合、発光効率の低下をまねく。
1) Generally, Fe in rnP-based semiconductor crystals is
Because it diffuses relatively easily and forms deep levels,
Becomes a non-radiative recombination center. As a result, in the structure shown in FIG. 4, for example, Fe diffuses into the active layer, leading to a decrease in luminous efficiency when operated over a long period of time.

また、Feが活性層側面においてパイルアップし、これ
が閾値電流の上昇、ならびに信頼性の低下をまねく。
Further, Fe piles up on the side surface of the active layer, which causes an increase in threshold current and a decrease in reliability.

2)  Fe埋め込み構造半導体レーザでは、素子容量
低減のため、電流ブロック層の厚さが、2〜3ミクロン
と厚くなる。このため、活性層を含むメサ部分のストラ
イプ幅が2ミクロンと狭い場合、メサ部分の抵抗、した
がってRe時定数が大きくなり、高周波数特性を損なう
。また、電流ブロック層にかかる電圧が高くなり、ダブ
ルインジェクションによるリーク電流の増大を招き、閾
値電流の低減や、高出力動作が困難となる。この問題は
、P型InPクラッド層のストライプ幅が狭くなる程顕
著になる。
2) In the Fe-embedded structure semiconductor laser, the thickness of the current blocking layer is increased to 2 to 3 microns in order to reduce the element capacitance. For this reason, if the stripe width of the mesa portion including the active layer is as narrow as 2 microns, the resistance of the mesa portion, and therefore the Re time constant, increases, impairing high frequency characteristics. Furthermore, the voltage applied to the current blocking layer increases, leading to an increase in leakage current due to double injection, making it difficult to reduce the threshold current and perform high output operation. This problem becomes more pronounced as the stripe width of the P-type InP cladding layer becomes narrower.

上記問題点l)を解決するためには、基本的には、Fe
ドープInP層と活性層を第三の半導体層によって分離
し、活性層中へのFeの拡散、あるいは活性層側面にお
けるFeのパイルアップを防げばよい。この観点から、
以下に掲げる2つの方法が提案されている。
In order to solve the above problem l), basically Fe
The doped InP layer and the active layer may be separated by a third semiconductor layer to prevent diffusion of Fe into the active layer or pile-up of Fe on the sides of the active layer. From this point of view,
The following two methods have been proposed.

j) 活性層3を含むメサ部分側面に、InPからなる
メサ保護層9を形成し、これにより活性層8とFeドー
プInP電流ブロック層2を分離する(第5図:特公昭
[14−77979号公報参照)。
j) A mesa protective layer 9 made of InP is formed on the side surface of the mesa portion including the active layer 3, thereby separating the active layer 8 and the Fe-doped InP current blocking layer 2 (Fig. 5: Japanese Patent Publication No. 14-77979). (see publication).

if)  活性層の両脇に、半導体スペーサ層を形成し
、これにより活性層とFeドープInP層を分離する。
if) forming semiconductor spacer layers on both sides of the active layer to separate the active layer from the Fe-doped InP layer;

第6図はそのような構造の半導体レーザの一例を示すも
ので、n−InP基板11上にn−InPバッファ層1
2. rno、59Gao4+ASo、t+Po、+か
らなる活性層13. P−InPクラッド層14. P
”−1no5+Gao、 47八Sコンタクト層15お
よび高抵抗InP層16が形成され、さらに活性層13
の両脇にInPスペーサ層17が形成されている。18
は5in2膜。
FIG. 6 shows an example of a semiconductor laser having such a structure, in which an n-InP buffer layer 1 is formed on an n-InP substrate 11.
2. Active layer 13 consisting of rno, 59Gao4+ASo, t+Po, +. P-InP cladding layer 14. P
"-1no5+Gao, 478S contact layer 15 and high resistance InP layer 16 are formed, and further active layer 13
InP spacer layers 17 are formed on both sides. 18
is 5in2 membrane.

19および20はそれぞれ電極である(特開昭63−1
28786号参照)。
19 and 20 are electrodes (Japanese Patent Application Laid-open No. 63-1
28786).

一方、上記問題点2)を解決するためには、メサ部分の
ストライプ幅を4〜5ミクロンと広くすることで、低抵
抗化を図ればよい。このとき、活性層のみを幅2ミクロ
ンまで選択的にエツチングし、エツチングされた部分を
、結晶成長、あるいは、マストランスポートによって閉
塞する。この後にFeを含有したInPによって埋め込
みを行[発明が解決しようとする課題] しかし、上述したi)、if)の方法により形成される
埋め込み構造においては、以下に掲げる幾つかの問題点
があった。
On the other hand, in order to solve the above-mentioned problem 2), the stripe width of the mesa portion may be increased to 4 to 5 microns to lower the resistance. At this time, only the active layer is selectively etched to a width of 2 microns, and the etched portion is closed by crystal growth or mass transport. After that, embedding is performed using InP containing Fe [Problems to be Solved by the Invention] However, in the embedding structure formed by the methods i) and if) described above, there are several problems listed below. Ta.

i) メサ保護層を形成する場合、メサ保護層を通した
リーク電流を極力抑えなければならない。
i) When forming a mesa protective layer, leakage current through the mesa protective layer must be suppressed as much as possible.

このためには、メサ保護層の薄層化が必要である。液相
成長法によってメサ保護層を形成した場合、第7図に示
すようにメサ保護層9が厚くなる。これに対して、有機
金属気相成長法では、第8図に示すようにメサ部分側面
において、薄いメサ保護層9を形成することかできる。
For this purpose, it is necessary to make the mesa protective layer thinner. When the mesa protective layer is formed by liquid phase growth, the mesa protective layer 9 becomes thick as shown in FIG. In contrast, in the organometallic vapor phase epitaxy method, a thin mesa protective layer 9 can be formed on the side surfaces of the mesa portion, as shown in FIG.

しかし、この成長法では、メサ保護層9がメサ部分側面
全面に形成され、上部電極と基板の間が接続される。こ
のため、メサ保護層が電流リークバスとなって、閾値電
流の増大、発光効率の低下をまねく。
However, in this growth method, the mesa protective layer 9 is formed on the entire side surface of the mesa portion, and the upper electrode and the substrate are connected. Therefore, the mesa protective layer becomes a current leak bus, leading to an increase in threshold current and a decrease in luminous efficiency.

it)  スペーサ層がP型InPの場合、P型ドーパ
ントが活性層中に拡散、あるいは、埋め込み界面にパイ
ルアップし、これが発光効率の低下や、閾値電流の上昇
をまねく。
it) When the spacer layer is P-type InP, the P-type dopant diffuses into the active layer or piles up at the buried interface, leading to a decrease in luminous efficiency and an increase in threshold current.

Ni)  上記if)の理由により、活性層の脇に位置
するスペーサ層はn型InPが望ましい。
Ni) For the reason of if) above, the spacer layer located beside the active layer is preferably n-type InP.

しかし、n型InPは、P型InPに比べて抵抗が小さ
いため、特に、上記2)の問題点を解決するためにスト
ライプ幅を広くとると、選択エツチングされた部分を埋
め込むスペーサ層幅が大となり、リーク電流の増大をま
ねく。
However, n-type InP has a lower resistance than p-type InP, so if the stripe width is made wider to solve the above problem 2), the width of the spacer layer that fills the selectively etched portion becomes large. This results in an increase in leakage current.

本発明は、上述した従来の欠点を解決し、低閾値電流、
高効率、ならびに高高周波特性を備えた埋め込み構造半
導体レーザを提供することを目的とする。
The present invention solves the above-mentioned conventional drawbacks and provides low threshold current,
The purpose of the present invention is to provide a buried structure semiconductor laser with high efficiency and high high frequency characteristics.

[課題を解決するための手段1 本発明半導体レーザはストライプ状に形成され、少なく
とも活性層および該活性層を挟み、互いに導電型の異な
る二つのクラッド層を含むメサ部分と、該メサ部分の両
側を埋め込むFeを含有した半絶縁性InP電流阻止層
を備えた埋め込み構造半導体レーザにおいて、前記メサ
部分は、前記活性層より上部に位置する(111)A面
からなる逆メサ形状部と、前記メサ部分の側面に設けら
れたP型InPからなるメサ保護層と、前記活性層と同
一平面上で前記二つのクラッド層間に挟まれ、前記活性
層に接するn型InPおよび該n型InPに接するP型
InPからなる二種類の半導体層より構成されたスペー
サ層を、有することを特徴とする。
[Means for Solving the Problems 1] The semiconductor laser of the present invention is formed in a stripe shape, and includes a mesa portion including at least an active layer and two cladding layers sandwiching the active layer and having different conductivity types, and both sides of the mesa portion. In a buried structure semiconductor laser including a semi-insulating InP current blocking layer containing Fe embedded therein, the mesa portion includes an inverted mesa-shaped portion made of a (111) A plane located above the active layer, and a mesa protective layer made of P-type InP provided on the side surface of the part, an n-type InP sandwiched between the two cladding layers on the same plane as the active layer and in contact with the active layer, and a P-type InP in contact with the active layer. It is characterized by having a spacer layer composed of two types of semiconductor layers made of InP type.

本発明方法は第1の導電型を有する基板上に同じ導電型
を有するクラッド層、活性層、第1の埋め込み構造半導
体レーザ。4)第1の導電型のクラッド層および第2の
導電型の電極層を順次積層する工程、のクラッド層およ
び第2の形状のマスクを設ける工程、前記マスクを介し
て前記積層を介して前記電極層を逆メサ形状に、前記第
2の導電型のクラッド層、前記活性層および前記第1の
導電型のクラッド層をメサ形状に加工してメサ部を形成
する工程、前記活性層を選択的に介して、その幅を規定
する工程、前記活性層の両側に、該活性層と接して第2
の導電型を有するスペーサ層を形成する工程、前記二つ
のクラッド層および前記スペーサ層の側面にメサ保護層
を形成する工程および前記メサ部の両側に電流阻止層を
形成する工程を有することを特徴とする。
The method of the present invention includes a substrate having a first conductivity type, a cladding layer having the same conductivity type, an active layer, and a first buried structure semiconductor laser. 4) a step of sequentially laminating a cladding layer of a first conductivity type and an electrode layer of a second conductivity type; a step of providing a cladding layer and a second-shaped mask; forming a mesa portion by processing the electrode layer into an inverted mesa shape, the second conductivity type cladding layer, the active layer, and the first conductivity type cladding layer into a mesa shape; selecting the active layer; defining the width of the active layer through the active layer;
, forming a mesa protective layer on the sides of the two cladding layers and the spacer layer, and forming a current blocking layer on both sides of the mesa portion. shall be.

[作 用] Fe埋め込み構造半導体レーザでは、その高効率化、閾
値電流の低下等を図るため、FeドープInP電流ブロ
ック層と活性層を、第三の半導体層により分離すること
が有効である。メサ保護層の形成には、メサ部分の側面
においてメサ保護層の薄層化が可能である有機金属気相
成長法を用いること1 が望ましい。しかし、従来、同成長法によって活性層を
含むメサ部分側面にInP半導体のメサ保護層を形成し
た場合、上部電極と基板がメサ保護層により接続されて
いた。
[Function] In order to improve the efficiency and lower the threshold current of the Fe-buried structure semiconductor laser, it is effective to separate the Fe-doped InP current blocking layer and the active layer by a third semiconductor layer. For forming the mesa protective layer, it is desirable to use a metal organic vapor phase epitaxy method, which allows the mesa protective layer to be made thinner on the side surfaces of the mesa portion. However, conventionally, when a mesa protective layer of InP semiconductor was formed on the side surface of a mesa portion including an active layer by the same growth method, the upper electrode and the substrate were connected by the mesa protective layer.

一般に有機金属気相成長法では、(111)A面におけ
るInPの成長速度は遅い。したがって、メサ部分の一
部を(111)A面からなる逆メサ形状とすることによ
り、逆メサ形状側面におけるInP結晶の成長を抑制す
ることができる。また、有機金属気相成長法によってメ
サストライプ領域の両側を埋め込む場合、メサ部分の最
上部に、選択埋め込み成長のために設けられるマスクに
庇を形成する(K、Nakai et、al、Jour
nal of Crystal Growth 93(
1988) 248−253)。これにより、結晶成長
時における庇直下のメサ部分側面における原料濃度を低
減し、成長速度を低減することができる。さらに、(1
11)A面における成長速度の低さとマスクの庇による
原料濃度の低下の双方を利用して逆メサ形状側面部への
InPの成長を抑制することができる。
In general, in metal organic vapor phase epitaxy, the growth rate of InP on the (111)A plane is slow. Therefore, by forming part of the mesa portion into an inverted mesa shape consisting of the (111)A plane, it is possible to suppress the growth of InP crystals on the side surfaces of the inverted mesa shape. In addition, when filling both sides of a mesa stripe region by metalorganic vapor phase epitaxy, an eaves are formed on the top of the mesa portion using a mask provided for selective filling growth (K, Nakai et al., Jour et al.
nal of Crystal Growth 93 (
1988) 248-253). Thereby, it is possible to reduce the raw material concentration on the side surface of the mesa portion directly under the eaves during crystal growth, and to reduce the growth rate. Furthermore, (1
11) The growth of InP on the side surfaces of the inverted mesa shape can be suppressed by utilizing both the low growth rate on the A-plane and the reduction in raw material concentration due to the eaves of the mask.

 2 第1図は本発明によるFe埋め込みのためのメサ構造を
示したものである。例えば、n型InP基板26上に、
n型InPクラッド層25. InGaAsP活性層、
P型InPクラッド層23. InGaAsP電極層2
2からなるメサ構造が形成される。上部のInGaAs
P電極層22はP型InPクラッド層23.活性層24
.n型InPクラッド層25とは逆の、逆メサ形状をな
し、その側面は(111)A面である。21は5i02
からなるマスクで、その端部は電極層より突出して庇状
となっている。このように、マスク直下のメサ部分の側
面を(111) A面からなる逆メサ形状にすることに
より、逆メサ部分側面におけるInP結晶の成長を、著
しく抑制することができる。このようなメサ構造は、I
nGaAsPからなる電極層を備えることにより再現性
良く作製することができる。
2 FIG. 1 shows a mesa structure for Fe embedding according to the present invention. For example, on the n-type InP substrate 26,
n-type InP cladding layer 25. InGaAsP active layer,
P-type InP cladding layer 23. InGaAsP electrode layer 2
A mesa structure consisting of 2 is formed. InGaAs on top
The P electrode layer 22 is a P-type InP cladding layer 23. active layer 24
.. It has an inverted mesa shape opposite to that of the n-type InP cladding layer 25, and its side surfaces are (111)A planes. 21 is 5i02
The end of the mask has an eave-like shape that protrudes beyond the electrode layer. In this way, by forming the side surface of the mesa portion directly under the mask into an inverted mesa shape consisting of the (111) A plane, the growth of InP crystal on the side surface of the inverted mesa portion can be significantly suppressed. Such a mesa structure is I
By providing an electrode layer made of nGaAsP, it can be manufactured with good reproducibility.

これらの点を利用して、電極層を(111)A面からな
る逆メサ形状とし、電極層側面におけるメサ保護層を極
めて薄くし、あるいは、電極層側面にメサ保護層を形成
しないことにより、上部電極とメサ保護層との接続を絶
った構造を有するFe埋め込み構造半導体レーザはこれ
まで知られていない。
Taking advantage of these points, the electrode layer has an inverted mesa shape consisting of the (111)A plane, and the mesa protective layer on the side surface of the electrode layer is made extremely thin, or by not forming a mesa protective layer on the side surface of the electrode layer. Up to now, there has been no known Fe-embedded semiconductor laser having a structure in which the upper electrode and the mesa protective layer are disconnected.

また、メサ保護層は一般にP型InPにより構成される
が、P型InPから活性層へのP型ドーパントの拡散を
防ぐため、n型InP層からなるスペーサ層をクラッド
層の間に有するFe埋め込み構造半導体レーザもこれま
で知られていない。
In addition, the mesa protective layer is generally made of P-type InP, but in order to prevent the diffusion of P-type dopants from P-type InP to the active layer, a spacer layer made of an n-type InP layer is provided between the cladding layers. Structured semiconductor lasers are also hitherto unknown.

一方、スペーサ層のみをクラッド層間に形成することに
より、FeドープInP電流ブロック層と活性層を分離
する方法も、従来、提案されていた。
On the other hand, a method of separating the Fe-doped InP current blocking layer and the active layer by forming only a spacer layer between the cladding layers has also been proposed.

この場合、スペーサ層はn型InPが望ましいが、スペ
ーサ層幅が広くなると、リーク電流が大となるため、ス
ペーサ層の一部をP型InPに置き換え、活性層側面の
みをn型InPにする必要がある。しかしながら、活性
層脇をn型InP層、n型InP層脇をP型InP層と
し、これら二種類の半導体層より構成されるスペーサ層
を、クラッド層間に有する埋め込み構造半導体レーザは
これまでなかった。
In this case, the spacer layer is preferably made of n-type InP, but as the spacer layer becomes wider, the leakage current increases, so a part of the spacer layer is replaced with p-type InP, and only the sides of the active layer are made of n-type InP. There is a need. However, there has never been a buried structure semiconductor laser that has an n-type InP layer on the side of the active layer and a p-type InP layer on the side of the n-type InP layer, and a spacer layer composed of these two types of semiconductor layers between the cladding layers. .

また、リーク電流低減のため、n型InPスペーサ層の
幅をできるだけ狭くする必要がある。そのためには、P
型ドーパントは、一般に用いられるZnよりも拡散の遅
い、したがってn型InPスペーサ層を通して活性層脇
におけるパイルアップのおこりにくいMnを用いること
が望ましい。しかしMnをP型ドーパントとしたスペー
サ層、さらには、MnをP型ドーパントとしたメサ保護
層を備えた埋め込み構造半導体レーザはなかった。
Furthermore, in order to reduce leakage current, it is necessary to make the width of the n-type InP spacer layer as narrow as possible. For that purpose, P
As the type dopant, it is desirable to use Mn, which diffuses slower than the commonly used Zn, and therefore is less likely to cause pile-up beside the active layer through the n-type InP spacer layer. However, there has been no buried structure semiconductor laser including a spacer layer containing Mn as a P-type dopant, and furthermore, a mesa protective layer containing Mn as a P-type dopant.

本発明による埋め込み構造半導体レーザは、電極層を(
111)A面からなる逆メサ形状とし、電極層芯におい
てのみ極めて薄い、あるいは形成されないメサ保護層と
、活性層側面が、少なくともn型InPであるスペーサ
層をクラッド層の間において有するので、低閾値電流、
高効率、ならびに高高周波特性を実現できる。
The buried structure semiconductor laser according to the present invention has an electrode layer (
111) It has an inverted mesa shape consisting of the A-plane, and has a mesa protective layer that is extremely thin or not formed only at the electrode layer core, and a spacer layer whose side surface of the active layer is at least n-type InP between the cladding layers. threshold current,
High efficiency and high high frequency characteristics can be achieved.

[実施例] 以下、本発明の実施例を図面を用いて説明する。[Example] Embodiments of the present invention will be described below with reference to the drawings.

第2図は本発明の一実施例であるFe埋め込み構造半導
体レーザの断面図である。
FIG. 2 is a cross-sectional view of an Fe-embedded structure semiconductor laser which is an embodiment of the present invention.

5 活性層40は、発光波長1.30μmに相当するInG
aAsP半導体結晶である。活性層4oは、ど−InP
基板35上において、n型InPクラッド層38、P型
InPクラッド層34に上下から挟まれている。n型I
nPクラッド層38の上には、n型電極31と良好なコ
ンタクトが得られるように、n”−InGaAsPから
なる電極層37が設けられている。活性層4oを含むメ
サ部分において、電極層37とn型InPクラッド層3
8の境界41の付近から基板にかけた部分にのみ、P型
InPからなるメサ保護層39が形成される。メサ保護
層を有するメサ部分42は、FeをドーピングしたIn
Pである半絶縁性結晶の電流ブロック層33によフて、
両側か挟まれている。注入された電流が、活性層40を
含むメサ部分42に選択的に流れるよう、電流ブロック
層33の上面には、5iz21e!32が設けられてい
る。P型電極36はP型基板35の全面に、またn型電
極31は素子上面の全面に形成されている。
5 The active layer 40 is made of InG corresponding to an emission wavelength of 1.30 μm.
It is an aAsP semiconductor crystal. The active layer 4o is made of InP
On the substrate 35, it is sandwiched between an n-type InP cladding layer 38 and a p-type InP cladding layer 34 from above and below. n-type I
An electrode layer 37 made of n"-InGaAsP is provided on the nP cladding layer 38 so as to make good contact with the n-type electrode 31. In the mesa portion including the active layer 4o, the electrode layer 37 and n-type InP cladding layer 3
A mesa protective layer 39 made of P-type InP is formed only in a portion extending from the vicinity of the boundary 41 of 8 to the substrate. The mesa portion 42 having the mesa protective layer is made of Fe-doped In
Due to the current blocking layer 33 of semi-insulating crystal made of P,
It's pinched on both sides. 5iz21e! on the upper surface of the current blocking layer 33 so that the injected current flows selectively to the mesa portion 42 including the active layer 40. 32 are provided. The P-type electrode 36 is formed on the entire surface of the P-type substrate 35, and the n-type electrode 31 is formed on the entire surface of the upper surface of the device.

次に、第3図に本実施例の製造工程の、各段階において
形成される製品の断面図を示す。先ず、6 (100)面P型InP基板35(キャリア濃度2x1
018cm’−3)上に、ZnをドーパントとするP型
InPバッファ層34(キャリア濃度1x1018cm
−”、厚さ1μml、発光波長1.30μmに相当する
ノンドープInGaAsP活性層40(厚さ0.1 μ
m)、Sをドーパントとするn型InPクラッド層38
(キャリア濃度5x10”cm””、厚さ1.5 μm
) 、 Sをドーパントとするn”−InGaAsP電
極層37(キャリア濃度2xlO′8c+N’、厚さ0
.5μm)を順次積層させる(第3図(a))。次に電
極層37の側面のみが(111)A面からなる逆メサ形
状であり、電極層37とn型InPクラッド層38の境
界41付近から基板35にかけては、徐々にストライプ
幅が広くなり、活性層40の幅が3.5μmであるメサ
構造を5in2マスク45を用いてエツチングによって
形成する(第3図(b))。このようなメサ構造の作製
法の一例について説明する。まず電極層37上に5i0
2マスク45を形成する。次にドライエツチングによっ
て、5in2マスク45が所定の形状となるようにエツ
チングする。この際、電極層37はマスクの下部だけで
なく、全面にわたって一定の厚さが残るようにエッチさ
れる。次に1(2S 04をエッチャントとするウェッ
トエツチングによって、電極層の残された厚さ部分を完
全に除去する。この時、マスク45の下部の電極部分は
サイドエッチされ、マスク45は庇状となる。さらにド
ライエツチングによって、n型InPクラッド層38、
活性層40およびP型InPバッファ層34をマスクの
下部を残して除去する。ただしバッファ層34はその一
部が基板上に残されてもよい。その後プロメタノールに
よるウェットエツチングを行うと、電極層37は側面が
(111)A面を有する逆メサ形状となり、InPクラ
ッド層38以下はメサ状となる。さらに活性層40の両
脇を選択的にH2SO4を用いてエツチングし、活性層
40の幅を1.5μmとする(第3図(C))。次に減
圧MOVPE法によって、選択エツチングされた部分の
一部を、アンドープn型InP (キャリア濃度1xl
O16cm−’ )スペーサ層44によって、閉塞しく
第3図(d))、続いてスペーサ層43であるMnをド
ーパントとするP型InP(キャリア濃度1xlO”c
n+−3)を順次形成する(第3図(e))。このとき
、図に示すように、電極層37の側面である(111)
入面においては、メサ保護層39は殆ど形成されず、電
極層37とn型InPクラッド層38の境界付近から基
板にかけての湾曲部においてのみ、厚さ0.1μm程度
のメサ保護層が形成される(第3図(e))。引き続き
、FeドープInP電流阻止層33をメサ部分の両側に
成長させる(第3図(f))。最後に5j02膜32、
ならびに電極31および36を形成し、個々のレーザチ
ップに切り出して、第2図に示すような、所望のFe埋
め込み構造レーザな得た。
Next, FIG. 3 shows a cross-sectional view of a product formed at each stage of the manufacturing process of this embodiment. First, a 6 (100) plane P-type InP substrate 35 (carrier concentration 2x1
018 cm'-3), a P-type InP buffer layer 34 with Zn as a dopant (carrier concentration 1 x 1018 cm
-”, thickness 1 μml, non-doped InGaAsP active layer 40 (thickness 0.1 μm) corresponding to emission wavelength 1.30 μm.
m), n-type InP cladding layer 38 with S as a dopant
(Carrier concentration 5x10"cm", thickness 1.5 μm
), n''-InGaAsP electrode layer 37 with S as a dopant (carrier concentration 2xlO'8c+N', thickness 0
.. 5 μm) are sequentially stacked (FIG. 3(a)). Next, only the side surface of the electrode layer 37 has an inverted mesa shape consisting of the (111)A plane, and the stripe width gradually becomes wider from near the boundary 41 between the electrode layer 37 and the n-type InP cladding layer 38 to the substrate 35. A mesa structure having a width of 3.5 μm in the active layer 40 is formed by etching using a 5 in 2 mask 45 (FIG. 3(b)). An example of a method for manufacturing such a mesa structure will be described. First, 5i0 on the electrode layer 37
2 masks 45 are formed. Next, dry etching is performed so that the 5in2 mask 45 has a predetermined shape. At this time, the electrode layer 37 is etched so that a constant thickness remains not only at the bottom of the mask but also over the entire surface. Next, the remaining thickness of the electrode layer is completely removed by wet etching using 1 (2S 04) as an etchant. At this time, the lower electrode part of the mask 45 is side-etched, and the mask 45 is shaped like an eaves. Furthermore, by dry etching, the n-type InP cladding layer 38,
The active layer 40 and the P-type InP buffer layer 34 are removed leaving the lower part of the mask. However, a portion of the buffer layer 34 may be left on the substrate. When wet etching is then performed using promethanol, the electrode layer 37 has an inverted mesa shape with side surfaces having (111)A planes, and the portions below the InP cladding layer 38 have a mesa shape. Further, both sides of the active layer 40 are selectively etched using H2SO4 to make the width of the active layer 40 1.5 .mu.m (FIG. 3(C)). Next, by low-pressure MOVPE, a part of the selectively etched portion was etched with undoped n-type InP (carrier concentration 1xl).
O16cm-') is blocked by the spacer layer 44 (FIG. 3(d)), followed by a spacer layer 43 of P-type InP doped with Mn (carrier concentration 1xlO"c).
n+-3) are sequentially formed (FIG. 3(e)). At this time, as shown in the figure, the side surface of the electrode layer 37 is (111)
At the entrance surface, the mesa protective layer 39 is hardly formed, and a mesa protective layer with a thickness of about 0.1 μm is formed only in the curved part from near the boundary between the electrode layer 37 and the n-type InP cladding layer 38 to the substrate. (Figure 3(e)). Subsequently, Fe-doped InP current blocking layers 33 are grown on both sides of the mesa portion (FIG. 3(f)). Finally, 5j02 membrane 32,
Then, electrodes 31 and 36 were formed and cut into individual laser chips to obtain a desired Fe-buried structure laser as shown in FIG.

製作された半導体レーザの室温における特性は、発振閾
値電流71IA %外部微分効率0.25mW/mA 
、最高出力30mW、素子全体の容量は、1pF程度で
あり、高周波特性も10GHz以上と優れている。また
、本実施例では、注入電流の増加に伴う効率の低下はほ
とんどみられない。
The characteristics of the fabricated semiconductor laser at room temperature are: oscillation threshold current 71IA % external differential efficiency 0.25mW/mA
, the maximum output is 30 mW, the capacitance of the entire element is about 1 pF, and the high frequency characteristics are excellent at 10 GHz or more. Further, in this example, there is almost no decrease in efficiency due to an increase in the injection current.

さらに、−枚のウェハより、特性の揃った半導体レーザ
な歩留り良く得ることができた。
Furthermore, it was possible to obtain semiconductor lasers with uniform characteristics at a high yield compared to the number of wafers.

9 [発明の効果] 本発明による埋め込み構造半導体レーザにおいては、活
性層を含み、ストライプ状に形成されたメサ部分が、(
111)入面からなる逆メサ形状を有する電極層と、メ
サ部分側面において、電極層側面においてのみ、極めて
薄いか、形成されないMnをドーパントとするP型In
Pからなるメサ保護層と、クラッド層間において、活性
層脇が少なくともn型InPであるスペーサ層を備え、
これらにより構成されるメサ部分が、Feを含有したI
nPによって、埋め込まれている。
9 [Effects of the Invention] In the buried structure semiconductor laser according to the present invention, the mesa portion including the active layer and formed in a stripe shape has (
111) An electrode layer having an inverted mesa shape consisting of an incident surface, and a P-type In doped with Mn that is extremely thin or not formed only on the side surfaces of the mesa portion.
A mesa protective layer made of P and a spacer layer beside the active layer that is at least n-type InP between the cladding layer,
The mesa part composed of these is I containing Fe.
Embedded by nP.

このような構成を採ることにより、メサ保護層を通した
リーク電流が低減された。また、活性層へのFeの拡散
が抑止され、活性層側面においてFeがパイルアップす
ることが皆無となった。さらには、スペーサ層構造を最
適化することにより、メサ保護層から活性層へのP型ド
ーパントの拡散が抑制されるとともに、ストライプ幅を
広げることが可能となり、これにより、メサ部分におけ
る抵抗を低減することができた。
By adopting such a configuration, leakage current through the mesa protective layer was reduced. Further, the diffusion of Fe into the active layer was suppressed, and there was no Fe pile-up on the side surfaces of the active layer. Furthermore, by optimizing the spacer layer structure, it is possible to suppress the diffusion of P-type dopants from the mesa protective layer to the active layer, and to increase the stripe width, thereby reducing the resistance in the mesa part. We were able to.

 0 以上の結果、閾値電流の低減、高出力動作、さらには、
長時間にわたる安定動作が可能となつた。
As a result of 0 or more, reduction of threshold current, high output operation, and
Stable operation over long periods of time is now possible.

第8図は有機金属気相成長法により形成されたメサ保護
層を有する従来のFe埋め込み構造半導体レーザの断面
図である。
FIG. 8 is a cross-sectional view of a conventional Fe-embedded structure semiconductor laser having a mesa protective layer formed by metal organic vapor phase epitaxy.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明によるFe埋め込みのためのメサ構造を
示す図、 第2図は本発明の一実施例であるFe埋め込み構造半導
体レーザの断面図、 第3図は本発明による製造工程の各段階において形成さ
れる製品の断面図、 第4図は従来のFe埋め込み構造半導体レーザの断面図
、 第5図はメサ側面においてメサ保護層を有する従来のF
e埋め込み構造半導体レーザの断面図、第6図は活性層
脇にスペーサ層を有する従来のFe埋め込み構造半導体
レーザの断面図、第7図は液相成長法により形成された
メサ保護層を有する従来のFe埋め込み構造半導体レー
ザの断面図、 1・・・P型電極、 2・・・半絶縁性InP電流ブロック層、3・・・n型
TnPクラッド層、 4・・・n+型InP基板、 5・・・n型電極、 6− P”1nGaAsP電極層、 7・・・P型InPクラッド層 8 ・= InGaAsP活性層、 9・・・メサ保護層、 1l−n−InP基板、 12・・・n−InPnシバ9フフ 14・・・p−InPクラッド層、 15・= P”−1no5sGa。、 47ASコンタ
クト層、16・・・高抵抗InP層、 17・・・InPスペーサ層、 1B・・・5i02膜、 19.20・・・電極、 21・・・マスク、 22=−1nGa八sPへ極層、 23・・・P型TnPクラッド層、 24−1nGa八sPへ性層、 26−n型InP基板、 31・・・n型電極、 32・・・5i02膜、 33・・・半絶縁性InP電流ブロツク層、34・・・
P型■ロPクラッド層、 35・・・P1型I口P基板、 36・・・P型電極、 37・= n”1nGa八sPへ極層、38・・・n型
InPクラッド層、 39・・・メサ保護層、 40・−InGa八sPへ性層、 41・・・電極層とn型InPクラッド層との境界、4
2・・・メサ保護層を有するメサ部分、43・・・P型
InPスペーサ層、 3 44・・・ n 型1口P スペーサ層、 45・・・5i02マスク。
FIG. 1 is a diagram showing a mesa structure for embedding Fe according to the present invention, FIG. 2 is a cross-sectional view of a semiconductor laser with an Fe-embedded structure according to an embodiment of the present invention, and FIG. 3 is a diagram showing each of the manufacturing steps according to the present invention. Figure 4 is a cross-sectional view of a conventional Fe-embedded structure semiconductor laser, and Figure 5 is a cross-sectional view of a conventional F semiconductor laser with a mesa protective layer on the mesa side.
Fig. 6 is a cross-sectional view of a conventional Fe-embedded structure semiconductor laser having a spacer layer beside the active layer, and Fig. 7 is a cross-sectional view of a conventional Fe-embedded structure semiconductor laser having a mesa protective layer formed by liquid phase growth. 1... P-type electrode, 2... Semi-insulating InP current blocking layer, 3... N-type TnP cladding layer, 4... N+-type InP substrate, 5 ... n-type electrode, 6-P''1nGaAsP electrode layer, 7... P-type InP cladding layer 8 ... = InGaAsP active layer, 9... mesa protective layer, 1l-n-InP substrate, 12... n-InPn 9 Fufu 14...p-InP cladding layer, 15.=P”-1no5sGa. , 47AS contact layer, 16... High resistance InP layer, 17... InP spacer layer, 1B... 5i02 film, 19.20... Electrode, 21... Mask, 22=-1nGa 8sP to Pole layer, 23... P-type TnP cladding layer, 24-1nGa 8sP hemilayer, 26-n-type InP substrate, 31... n-type electrode, 32... 5i02 film, 33... semi-insulating InP current blocking layer, 34...
P-type ■RoP cladding layer, 35...P1 type I-port P substrate, 36...P-type electrode, 37.=n"1nGa8sP pole layer, 38...n-type InP cladding layer, 39 ...Mesa protective layer, 40--InGa 8sP polar layer, 41... Boundary between electrode layer and n-type InP cladding layer, 4
2... Mesa portion having a mesa protective layer, 43... P-type InP spacer layer, 3 44... N-type 1-hole P spacer layer, 45... 5i02 mask.

Claims (1)

【特許請求の範囲】 1)ストライプ状に形成され、少なくとも活性層および
該活性層を挟み、互いに導電型の異なる二つのクラッド
層を含むメサ部分と、該メサ部分の両側を埋め込むFe
を含有した半絶縁性InP電流阻止層を備えた埋め込み
構造半導体レーザにおいて、 前記メサ部分は、前記活性層より上部に位置する(11
1)A面からなる逆メサ形状部と、前記メサ部分の側面
に設けられたP型InPからなるメサ保護層と、 前記活性層と同一平面上で前記二つのクラッド層間に挟
まれ、前記活性層に接するn型InPおよび該n型In
Pに接するP型InPからなる二種類の半導体層より構
成されたスペーサ層を、 有することを特徴とする埋め込み構造半導体レーザ。 2)前記逆メサ形状部が、InGaAsP組成からなる
電極層であることを特徴とする請求項1に記載の埋め込
み構造半導体レーザ。 3)前記メサ保護層およびP型InPからなるスペーサ
層がそれぞれMnを含有するInPからなることを特徴
とする請求項1または2に記載の埋め込み構造半導体レ
ーザ。 4)第1の導電型を有する基板上に同じ導電型を有する
バッファ層、活性層、第1の導電型と異なる導電型を有
する第2の導電型のクラッド層および第2の導電型の電
極層を順次積層する工程、前記電極層上に所定の形状の
マスクを設ける工程、 前記マスクを介して前記積層をエッチングして前記電極
層を逆メサ形状に、前記第2の導電型のクラッド層、前
記活性層および前記第1の導電型のバッファ層をメサ形
状に加工してメサ部を形成する工程、 前記活性層を選択的にエッチングして、その幅を規定す
る工程、 前記活性層の両側に、該活性層と接して第2の導電型を
有するスペーサ層を形成する工程、前記二つのクラッド
層および前記スペーサ層の側面にメサ保護層を形成する
工程および前記メサ部の両側に電流阻止層を形成する工
程 を有することを特徴とする埋め込み構造半導体レーザの
製造方法。
[Scope of Claims] 1) A mesa portion formed in a stripe shape and including at least an active layer and two cladding layers sandwiching the active layer and having different conductivity types, and Fe embedded on both sides of the mesa portion.
In the buried structure semiconductor laser including a semi-insulating InP current blocking layer containing
1) An inverted mesa-shaped part made of the A-plane, a mesa protective layer made of P-type InP provided on the side surface of the mesa part, and sandwiched between the two cladding layers on the same plane as the active layer, n-type InP in contact with the layer and the n-type In
A buried structure semiconductor laser characterized by having a spacer layer composed of two types of semiconductor layers made of P-type InP in contact with P. 2) The buried structure semiconductor laser according to claim 1, wherein the inverted mesa-shaped portion is an electrode layer having a composition of InGaAsP. 3) The buried structure semiconductor laser according to claim 1 or 2, wherein the mesa protective layer and the spacer layer made of P-type InP are each made of InP containing Mn. 4) A buffer layer and an active layer having the same conductivity type on a substrate having the first conductivity type, a cladding layer of the second conductivity type having a conductivity type different from the first conductivity type, and an electrode of the second conductivity type. a step of sequentially laminating layers, a step of providing a mask of a predetermined shape on the electrode layer, and a step of etching the laminated layer through the mask to form the electrode layer into an inverted mesa shape, and forming the second conductivity type cladding layer. , processing the active layer and the buffer layer of the first conductivity type into a mesa shape to form a mesa portion; selectively etching the active layer to define its width; forming a spacer layer having a second conductivity type in contact with the active layer on both sides; forming a mesa protective layer on the sides of the two cladding layers and the spacer layer; and applying an electric current on both sides of the mesa. A method for manufacturing a buried structure semiconductor laser, the method comprising the step of forming a blocking layer.
JP25712589A 1989-10-03 1989-10-03 Embedded structure semiconductor and its manufacture Pending JPH03120775A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25712589A JPH03120775A (en) 1989-10-03 1989-10-03 Embedded structure semiconductor and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25712589A JPH03120775A (en) 1989-10-03 1989-10-03 Embedded structure semiconductor and its manufacture

Publications (1)

Publication Number Publication Date
JPH03120775A true JPH03120775A (en) 1991-05-22

Family

ID=17302080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25712589A Pending JPH03120775A (en) 1989-10-03 1989-10-03 Embedded structure semiconductor and its manufacture

Country Status (1)

Country Link
JP (1) JPH03120775A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339247A (en) * 2005-05-31 2006-12-14 Seiko Epson Corp Optical element
JP2009004450A (en) * 2007-06-19 2009-01-08 Sumitomo Electric Ind Ltd Semiconductor optical element and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339247A (en) * 2005-05-31 2006-12-14 Seiko Epson Corp Optical element
JP4581848B2 (en) * 2005-05-31 2010-11-17 セイコーエプソン株式会社 Optical element
JP2009004450A (en) * 2007-06-19 2009-01-08 Sumitomo Electric Ind Ltd Semiconductor optical element and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP3654435B2 (en) Semiconductor optical device and manufacturing method thereof
JP3230785B2 (en) Semiconductor laser and method of manufacturing the same
US6865204B2 (en) Ridge waveguide type photo semiconductor device and method for fabricating same
JP2812273B2 (en) Semiconductor laser
JPS61164287A (en) Semiconductor laser
JPH03120775A (en) Embedded structure semiconductor and its manufacture
JP2000353849A (en) Optical semiconductor device and its manufacture
US20030214990A1 (en) Semiconductor device
JPS58207690A (en) Buried type semiconductor laser
JP3108183B2 (en) Semiconductor laser device and method of manufacturing the same
JP4164248B2 (en) Semiconductor element, manufacturing method thereof, and semiconductor optical device
JP2555984B2 (en) Semiconductor laser and manufacturing method thereof
JPS6237913B2 (en)
JPS6237557B2 (en)
JPS641072B2 (en)
JPH07131116A (en) Semiconductor laser element
JPH05160506A (en) Semiconductor laser and its manufacture
US20020110170A1 (en) Buried ribbon semiconductor laser and a method of fabrication
JP2740165B2 (en) Semiconductor laser
JP2550718B2 (en) High-resistance embedded semiconductor laser and manufacturing method thereof
JPH0513889A (en) Semiconductor light emitting device and manufacture thereof
JPS6353718B2 (en)
JP2940185B2 (en) Embedded semiconductor laser
JP2855887B2 (en) Semiconductor laser and method of manufacturing the same
JPS63244785A (en) Semiconductor light emitting element and manufacture thereof