JPH03119846A - 同報通信パケット交換網 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分舒 本発明は同報通信能力を持つパケット交換網に関する。

発明の背景 デジタル情報、特に、バースト　タイプの情報の伝送に
対するパケット交換網の有効性はずっと以前から認識さ
れている。これら網は、本質的に、単一のソースからの
パケットがそのパケットに付けられたルーティング　ア
ドレスによって単一の宛先に向けられるという意味にお
いてポイント　ツウ　ポイント網であると言える。この
網はルーティング　アドレスに応答してパケットをその
アドレスによって同定される宛先に接続する。

バースト　タイプのデータをより連続的なタイプの情報
、例えば、音声、高品質オーディオ、及び動画と組合わ
せるパケット交換網も使用されている。

音声、ビデオ及びオーディオの送信の商業化に当っては
、パケットを複数の宛先に接続するパケット回報通信と
呼ばれる能力が要求される０例えば、回報通信ビデオ　
サービス、例えば、ペイ　パー　ビュー　テレビ（ｐａ
ｙ−ｐｅｒ−ｖｉｅｗ　ｔｅｌｅｖｉｓｉｏｎ　）は、
個々が複数のビデオ受信者に向けられる単一ソースのビ
デオ　パケットと関与する。同様に、音声通信に対する
会議能力も単一のソースから複数の宛先への送信を要求
する。

一つの先行技術におけるパケット回報通信構成、例えば
、１９８８年３月２９日付けでＪ、　　Ｓ、　　ターナ
−（Ｊ、　Ｓ、　Ｔｕｒｎｅｒ）に交付された合衆国特
許第４゜７３４．９０７号において開示されるパケット
同報通信網は、パケット複製構成から成る網及びこれに
続くパケット　ルーティング構成を含む。同報通信パケ
ットがこの網内に入ると、パケット　コピーがこのパケ
ット複製構成内において、そのパケットに対する宛先の
数と同数のコピーが得られるまで生成される０次に、個
々のパケット　コピーに対して複製構成の出力の所で翻
訳テーブルの検索が行なわれ、個々のコピーに対して異
なる単一の宛先アドレスが与えられる。それらの新たな
パケット　アドレスを持つパケット　コピーの全てが、
次に、パケットルーティング構成に加えられ、これによ
ってこれらパケットが適当な構出力ポートに接続される
。

この先行技術によるパケット同報通信構成には幾つかの
問題が存在する。第一に、ルーティング構成の前に別個
のパケット複製構成を提供することが必要であり、これ
は、コストを高くし、網を複雑にし、また複数のパケッ
ト　コピーをルーティング網の入力に送る。複数のコピ
ーをルーティング網の入力に送ることは（ルーティング
構成内において複製される単一のパケットを送るのと比
較して）、ルーティング網内に提供されるべき総バンド
幅を増加させる。

この先行技術による網のもう一つの問題は、複製構成の
出力ポートの個々が同報通信が発生する度に検索され、
また頻繁に更新されることが要求される翻訳テーブルを
必要とすることである。大きな網を通じてこの翻訳テー
ブルのデータの一貫性を保持することは、特に、パケッ
トの宛先が追加されたりあるいは削除された場合、複雑
なものとなる。

もう一つの先行技術によるパケット同報通信構成が１９
８７年１０月２０日付けでＭ、　　Ｎ、　　ランサム（
Ｍ、　Ｎ、　Ｒａｎｓｏｍ）らに交付された合衆国特許
第４，７０１．９０８号に開示−されている。このラン
サムらによる構成は、個々の入りパケットに網宛先の全
ての組合わせではないが複数の宛先にパケットを向ける
能力を持つアドレスを付加する。この網は別個の複製網
の使用を回避するが、但し、多くの組合わせの出力に入
りパケットが到達することができない。

この問題は、商業的な用途としてのこの網の有効性を制
約する。

発明の概！ 上の問題の解決及び技術上の向上が本発明に従って達成
されるが、本発明においては、可能な全ての構出力の組
合わせを定義することができるパケットアドレスが網入
力の屑で個々の同報通信パケットに付加され、網のパケ
ット　ルーティング段は、この付加されたアドレスに応
答して、元のパケットを表わす信号を生成し、こうして
生成されたものを付加されたアドレスによって定義され
る出力ポートに接続する。本発明の一例としての網は、
出力の全ての組合わせにパケットをルーティングする能
力を持ち、別個のコピー装置及び先行技術によるシステ
ムの困難な翻訳テーブル更新構成を回避する。

本発明による一つの実施態様においては、個々のパケッ
トに付加されたアドレスは網の出力ポートの総数と同数
のビット位置を持つビット　マツプを含み、個々のビッ
ト位置は、一つの異なる構出力ポートと対応する。パケ
ットを受信すべき出力ポートと対応する個々のビット位
置は片方の二進値、例えば、”°１パに対応し、一方、
他の構出力ポートと対応するビット位置は、他方の二進
値、例えば、′０゛と対応する。パケット交換網の個々
の段は付加されたビット　マツプ　パケット　アドレス
の部分に応答して、そのパケットを表わす信号を下流の
段或いは適当な構出力ポートに接続する。

本発明の一面に従う一つの網は、複数の出力ノードを含
むが、これらの各々は、所定の構出力ポート及び中間交
換段を含む。この中間交換段は、受信されたパケットの
アドレスに応答して、パケットを表わす信号をそのパケ
ットに対する宛先出力ポートから成る出力ノードのみに
接続する。これら出力ノードは、それらが受信するこの
パケットを表わす信号のビット　マツプ　アドレスに応
答してこのパケットを表わす信号をその宛先出力ポート
のみに選択的に接続する。

ビット　マツプ　アドレスは複数のグループのビット位
置を含み、一つの異なるグループが個々の出力ノードと
対応する。中間段は、グループのビット位置に応答して
、パケットを表わす信号を少なくとも１ビツトの１の二
進値を含むグループに対応する個々の出力ノードに接続
する。

また出力ノードの全ての組合わせを指定するために要求
されるアドレス　サイズを低減するための構成が導入さ
れる。一つのこのような構成においては、個々のアドレ
ス部分は、二つのアドレス欄を含む。

第一の欄は、この網の第一の段によって、パケットを表
わす信号を生成し、これらを該当する宛先出力ポートに
接続された出力段のノードのみに向けるために翻訳され
る。この出力段ノードは、アドレスの第二の欄を翻訳し
て、そのパケットを該当する出力ポートに接続する。

好ましくは、この第一のアドレス欄は、出力ノードのビ
ット　マツプであり、第二のアドレス欄は、第一の欄に
よってパケットを表わす信号を受信するように同定され
る個々の出力ノードに対するーっのビット　マツプから
成る。中間段は、この第一の欄のビット　マツプを単純
で簡単な方法にて翻訳して、パケットを表わす信号をそ
れら出力ノードに分配する。パケットを表わす信号を受
信する個々の出力ノードは、第二の欄のビット　マツプ
の一つを選択することによって、そのパケットを受信す
べき出力ポートの幾つかを同定する。出力ノードは第一
のアドレス欄に応答して特定の第二の欄のビット　マツ
プを選択する。

本発明のもう一つの実施態様は、網内に伝送されるアド
レス　ビットの数を一つの段のノードから次の段のノー
ドに送られるパケット　アドレスから不要なビットを削
除することによって削減する。これは一連の網膜間で送
られるアドレス　ビットの数を大きく削減する。

実施例の説明 第１図には１６個の入力ポート及び１６個の出力ポート
を持つ接続網１００かも成るパケット交換網のブロック
図が示される。個々の入力ポートは、個々の入カドラン
ク　コントローラ、例えば、１０２、１０４を介して入
力通信ライン、例えば、１０１に接続され、個々の出力
ポートは、個々の出カドランク　コントローラに接続さ
れるが、ここでは、出カドランク　コントローラ１０６
及び１０８が具体的に示される。トランク　コントロー
ラ１０２から１０４への入力及びトランク１０６から１
０８の出力は、４５Ｍビット／秒の速度にて運ばれる。

入カドランク　コントローラ、例えば、１０２は、第２
図に示されるタイプのパケットを受信するが、これは、
データ部分１２０及び仮想チャネル識別子部分１２１か
ら成る。トランク　コントローラ１０２は、受信機１１
０を含むが、これはライン１０１からパケットを受信し
、受信されたパケットを先入先出しバッファー１１１内
に格納する。送信機１１２は、バッファー１１１からの
パケットを読み出し、これらパケットのフォーマットを
網物理アドレス１２２（１３図）及びパケット長変数１
２３を含むように変えて、これら再フォ−マツトされた
パケットを９−ビット　パラレル経路１０３の８−ビッ
ト位置を介して、８−ビット　ブロックにて網１００に
送る。この９−ビット　パラレル経路１０３の９番目の
ビットは、個々の伝送パケットの開始の所でパケット開
始ビットを運ぶために使用される。

パケットがバッファー１１１から送信機１１２によって
読まれるとき、仮想チャネル識別子１２１（第２図）が
翻訳テーブル１１３にアクセスして、その仮想チャネル
の同定と関連する網物理アドレス１２２を得るために使
用される。送信機１１２はまたパケット長を８−ビット
　バイトにて計算し、データ部分１２０に１６−ビット
物理アドレス１２２（第３図）及び８−ビット　パケッ
ト長変数１２３を加える。この物理アドレス１２２は、
接続網１００によって、パケットを受信する一つ或いは
複数の出力ポートを選択するために使用される。

個々のトランク　コントローラの翻訳テーブル１１３は
、網コントローラ１１５に接続されるが、これは、翻訳
テーブルを保持する。網コントローラ１１５は、他の交
換網と関連する他の網コントローラ（図示無し）からの
入りパケットの仮想チャネル識別子及び個々の仮想チャ
ネル識別子を含むパケットに対する宛先出力を指定する
接続に対する要求を受信する。網コントローラ１１５は
、これら要求に応答して、これら要求を満足させるため
に必要とされる物理アドレスを計算し、こうして計算さ
れた物理アドレス及び仮想チャネル識別子を翻訳テーブ
ル、例えば、１１３内に格納する。

接続網１００は、３段に構成された１２個の４ｘ４交換
ノードから成る０段１は、ノード１−０から１−３から
成り、段２は、ノード２−０から２−３から成り、そし
て段３は、ノード３−０から３−３から成る０段１は、
分配段であり、これらは、パケットを複製することはな
く、単に、当分野において周知の如く、個々の入力ポー
トの所で受信されたパケットを中央段２のノードに分配
する。中央段２は、パケットの物理アドレス１２２を翻
訳し、必要に応じてこれらパケットを複製し、これらを
出力段３のノードに運ぶ０段３のノード３−０から３−
３の各々は、これが受信するパケットを必要に応じて複
製し、これらをその物理アドレスによって同定される出
力ポートに接続する。

二の例におけるパケットの物理アドレス１２２は、出力
ポートのビット　マツプである。第４図に示されるビッ
ト　マツプ物理アドレスは、１６−ビット位置を持ち、
異なる位置が第１図にＯから１５として示される１６個
の出力ポートの個々に対応する。

任意のビット位置内の“１゛は、このパケットが対応す
る出力ポートに送られるべきことを示す、ビット　マツ
プのこれらビット位置は、ビット位置Ｏから３が夫々　
ノード３−０の出力Ｏから３に対応し、ビット位置４か
ら７がノード３−１の出力４から７に対応するように構
成される。ビット位置８から１１は夫々ノード３−２の
出力８から１１に対応し、ビット位置１２から１５は夫
々ノード３−３の出力１２から１５に対応する。中央段
ノード、例えば、２−０は、４個のグループのビット位
置の翻訳から個々のパケットに対する適当な出力ノード
３−０を決定し、個々の出力段ノード、例えば、３−０
は、その出力ポートに対応するグループの個々のビット
を翻訳することによって、宛先出力ポートを選択すス 第５図に示されるノード２−０は、網の全ての段２及び
段３のノードを示す、第５図のノードは、９個の並列数
字に対する４個の入力２０１から２０４及びこれも９個
の並列数字に対する４個の出力２０６から２０９を含む
６個々の入力、例えば、２０１は、入りパケットを受信
及び緩衝するためのパケット　バッファー２１１に接続
される。このノードはまた９−ビット　バス２１６を含
むが、これは、全ての入力バッファー２１１から２１４
と並列に接続される。クロック及び制御回路２１７は、
定期的に、入力バッファーの個々を個別にボールする。

パケット全体を集めたバッファーは、そのパケット内の
情報を８−ビット　バイトにてボールされたときバス２
１６に送る。パケットはバス２１６に、２５０ビット／
秒の速度にて送られるが、これは、４５ビット／秒の個
々の入り速度の５倍程度速い、バス２１６上の速度は、
全てのバッファーがバス２１６上にパケットを受信する
ために要求される以下の時間で送ることができるように
、入力ビット速度の４倍以上に選択されるべきである。

一つのバッファーがパケットの送信を完結すると、これ
はバスを放棄し、別のバッファーが所定のシーケンスに
てボールされる。

バス２１６上に送られる情報は、並列にて、４個のパケ
ット選択ユニット２２０から２２３に加えられるが、こ
れらユニットの各々は、夫々ノード出力２０６から２０
９と関連する。第５図において、パケット選択ユニット
２２０は、９−ビット並列経路２３１によってバス２１
６に接続される０個々のパケット選択ユニットは、パケ
ット　アドレスからそれと関連する出力ポートがバス上
にパケットを受信し、そのパケットをパケット待ち行列
２２５から２２８の関連する一つ内に格納すべきか否か
を決定する。パケット選択ユニット２２０は、バス２３
０によって待ち行列２２５に接続される。このノードは
、個々の入りパケットを実質的に同時にパケット　セレ
クターに送り、パケットがパケット　アドレスに従って
一つ或いは複数のノード出力に対して選択及び保持され
ることを許す１個々の待ち行列２２５から２２８は、パ
ケット送信ユニット（図示無し）を含むが、これは、パ
ケットを８−ビット　バイトにてその待ち行列から読み
出し、こうして読み出されたバイトを４５Ｍビット／秒
の速度にて下流ノードあるいは出カドランク　コントロ
ーラ、例えば、１０６に送る。

第６図は、第１図の網の段２及び段３内で使用されるパ
ケット選択ユニットを示す、バス２１６は、９−ビット
幅を持ち、これらの８個は、データ　ビットを運ぶため
に使用され、９番目のビットは、パケット　セレクター
２２０から２２３（ｒｌ／４５図）へのパケットの開始
を合図するために使用される。バッファー　例えば、２
１１がバス２１６上へのパケットの伝送を開始するとき
、これは、第一のパケット　バイトの間、バス２１６の
９番目のビット位置内に゛１パの開始ビットを置く、こ
のパケットの全ての他のバイトは、　Ｏ″の９番目のビ
ットを含む。

グロック及び制御回路２１７は、パケット　バイトの伝
送と同期された受信クロック信号をパケット選択回路２
２０から２２３の個々の導線に加える。個々のパケット
選択回路、例えば、２２０内において、受信クロック信
号が４個の９−ビット　レジスタ２５０かも２５３に加
えられる。一つの受信クロッグ信号がバス２１６へ個々
のバイトが加えられる際に起こる。第一の受信クロック
信号は、バス２１６からの最初のパケット　バイトを経
路２３１を介して９−ビット　レジスタ２５０にゲート
する。第二の受信グロック信号は、レジスタ２５０の内
容をレジスタ２５１にゲートし、バス２１６からの第２
のバイトをレジスタ２５０内にロードする。第４番目の
受信クロッグ信号の後、”　ｉ　”の開始ビットを含む
第一のパケット　バイトがレジスタ２５３内にあり、第
２番目のバイトがレジスタ２５２内にあり、第３のバイ
トがレジスタ２５１内にあり、そして第４１＃目のバイ
トがレジスタ２５０内にある。レジスタ２５３内の開始
ビットは、導線２５５を介して選択回路２５６に加えら
れる。

選択回路２５６が導線２５５上に“１”の開始ビットを
受信すると、レジスタ２５１及び２５２は、組合わせに
て、入りパケットのビット　マツプ　アドレスを含み、
レジスタ２５３は、８−ビット　バケラト長変数を含む
０選択回路２５６は導線２３３上にビット　マツプ　ア
ドレスを受信し、導線２５５上の“１°°の開始ビット
に応答してこのビットマツプを復号する。このビット　
マツプがその選択回路と関連するノード出力を定義する
ときは、　１′が選択回路２５６によって、導線２８０
を介してカウンター回路２５９に加えられる。導線２６
０上の１゛は、受信されたパケットがそれと関連するノ
ード出力に向けられたものであることを示す。

カウンター回路２５９は導線２６０からの“１”の入力
に応答して、パケット長変数１２３（第３図）を格納す
るが、これは、次に８−ビット　バイトにてレジスタ２
５３内に入れられる。カウンター回路２５９はまた導線
２５４上のクロッグ信号を受信する。カウンター回路２
５９が０よりも大きな値を含む間に導線２５４上に個々
のパルスが受信される度に、カウンター回路２５９は関
連する待ち行列２２５へのバス２３０の一部である導線
２６１上に書き込みパルスを送り、次に、カウンター内
に格納されている値を１だけ減分する。導線２６１上の
この書き込みパルスは、待ち行列２２５に対するパケッ
トが検出されたとき開始され、そのパケット長変数によ
って示されるパケット内に存在するバイトの数だけの書
き込みパルスが待ち行列２２５に送られる。

レジスタ２５３の出力は、バス２３０の一部である９−
ビット導線２３２を介して待ち行列に加えられる。待ち
行列２２５はカウンター回路２５９がらの書き込みパル
スに応答して、選択されたパケットのバイトを格納する
が、これらはその後レジスタ２５３を経て待ち行列２２
５にゲートされる。バス２１６に加えられるパケットの
バイトは常にレジスタ２５３を通じてゲートされるが、
パケットが選択回路２５６によって選択されないときは
、導線２６１上に書き込みパルスは生成されず、これら
バイトは待ち行列内に格納されない。

第５図に示されるノード及び第６図に示されるパケット
　セレクターの上の説明は、本実施態様の全てのノード
及びセレクターを代表する。但し、セレクター回路によ
って遂行されるアドレス復号機能は、特定のパケット　
セレクター及びセレクター回路を含むノードに依存する
。

個々の段２パケット　セレクター内のセレクター回路は
、第７図に見られるように４（Ｉの入力ＯＲゲート２５
７及び一つのＡＤＮゲート２５８を持つ。

パケット　セレクト２２０のＯＲゲート２５７は、入力
として経路２３３を通じてパケット　セレクト２２０を
介して到達した網出力ポートＯがら３に対応するレジス
タ２５１からの４−ビット　マツプアドレス　ビットＯ
から３を受信する。これら４−ビット　マツプ位置のい
ずれかが１″である場合、ＯＲゲート２５７は“１”を
ＡＮＤゲート２５８に加える。導線２５５上の“１”の
開始ビットは、ＯＲゲート２５７の出力を導線２６０に
加え、結果として、パケットが待ち行列２５５内に格納
される。

疫２ノードのパケット選択回路２１１がら２２３は、実
質的にパケット選択回路２２０と、これらのＯＲゲート
２５７が経路２３３によってビット　マツプ　アドレス
の異なる部分を受信するように接続されることを除いて
同一である。パケット　セレクト２２１内において、Ｏ
Ｒゲート２５７は第二番目の４−ビット　マツプ　アド
レス　ビットを受信し、パケット　セレクト２２２内に
おいて、ＯＲゲート２５７は、レジスタ２５１からの第
三番目の４−ビット　マツプ　アドレス　ビットを受信
し、パケット　セレクト２２３内において、ＯＲゲート
２５７は、レジスタ２５１かものビット　マツプ　アド
レスの最後の４−ビットを受信する。第２の段のノード
の全ては、ノード２−０と同一である。

段３のノード３−０から３−３は、段２のノード２−０
から２−３と、選択回路２５６内のアドレス復号が異な
るのを除いて実質的に同一である０個々の段３のパケッ
ト　セレクターは、一つの出力ポートと一意的に関連す
る。ビット　マツプ　アドレス（第４図）の特性のため
に、パケットはその出力ポートに対応するビット　マツ
プ数字の値によって特定の出力ポートに向けられるもの
と同定される０例えば、第一の出力ポート０と関連する
段３のパケット　セレクターは、ビット　マツプ　アド
レスの最初のビット位置Ｏのみを翻訳すれば良い。この
第一のビット位置が°１゛′であるときは、このバケッ
トはこの第一の出力ポートに向けられたものであり、こ
れが°゛Ｏ“であるときは、このパケットはこの第一の
出力ポートに向けられていない、第８図は段３の選択回
路２５６を示すが、ここでは、パケットの復号は単一の
ＡＮＤゲート２５８によって遂行される。ＡＤＨゲート
２５８は、入力として、導線２５５上にレジスタ２５３
かものパケット開始ビットを受信し、またレジスタ２５
２から経路２３３を通じてビット　マツプ　アドレスの
最初のビットを受信する。第８図の選択回路は、構出力
ポート０に接続された選択回路を表わし、これは、ビッ
ト　マツプアドレスの最初のビットのみを翻訳する。他
の構出力ポート１から１５に接続された他のパケットセ
レグターは、経路２３３によって、それと関連する構出
力ポートと対応するビット　マツプ　アドレス位置に接
続されたＡＮＤゲート２５８を含む。

上の例におけるパケットの物理アドレスは、出力ポート
の個々の可能な網に対する１−ビットを含む。

このようなアドレス及びこれのパケット網リンクの全て
への送信は、ある量の通信バンド幅を必要とする。以下
の説明は、同報通信パケット網内の物理アドレス送信の
ために要求されるバンド幅を低減する代替実施態様に関
する。

アドレス　ビットの削除：第９図 以下の実施態様においては、回報通信物理アドレスを送
信するために要求されるバンド幅が第２から段３に送ら
れるビット　マツプ　アドレスの部分を削除することに
よって低減される。第９図は、段２から段３に送られる
物理アドレスのサイズを低減するために使用される段２
のパケット選択ユニットを示す。選択回路２５６は、前
の実施態様と同様に、パケットを選択して関連する待ち
行列内に格納する。

ビット　マツプ部分がパケットが選択された後にカウン
ター回路２５９によって生成される選択された書き込み
パルスを抑止するために削除される。第９図は書き込み
パルス除去回路２７０を含むが、これは、カウンター回
路２５９から導線２６１上に書き込みパルスを受信し、
導線２６２を通じて待ち行列２２５に送られた書き込み
パルス　ストリングから一つの選択された書き込みパル
スを除去する。書き込みパルスが除去されることによっ
て、レジスタ２５３内でバイトのオーバー　ライティン
グが起こり、このバイトの待ち行列への格納が行なわれ
ず、従って、このパケットから１バイトが削除される。

段３のノード３−０及び３−１は、夫々ビットマツプ　
アドレスの第−及び第二の４−ビット　グループにのみ
応答し、第三及び第四番目の４−ビット　グループは使
用しない、同様に、段３のノード３−２及び３−３は、
夫々ビット　マツプ　アドレスの第三及び第四番目のビ
ット　グループにのみ応答して、第−及び第二の４−ビ
ット　グループは使用しない。パケット選択ユニット２
２０及び２２１内において、ビット　マツプ　アドレス
の第二の８ビツトは、出力ノード３−０及び３−１に送
られる必要はない。

パケット選択ユニット２２０及び２２１内において、書
き込みパルス除去回路２７０は、カウンター回路２５９
からの最初の二つの書き込みパルスをカウントし、ビッ
ト　マツプ　アドレスの第二番目の８ビツト部分がレジ
スタ２５３内に存在するときに起こる次の書き込みパル
ス（第三のパルス）を抑止する。この書き込みパルスの
不在のために、レジスタ２５３の内容がオーバーライド
され、待ち行列内に格納が行なわれず、こうして、パケ
ットからこのバイトが削除される。

パケット選択ユニット２２２及び２２３内において、書
き込みパルス除去回路２７０は回路２５９からの最初の
書き込みパルスをカウントし、第二の書き込みパルスを
抑止する。第二の書き込みパルスの不在によって、この
パケットからビット　マツプアドレスの最初の８−ビッ
トがこれが関連する待ち行列、例えば、２２７内に格納
される前に削除される。

複数のアドレス　タイプ：第１０．１１及び１２図単一
の宛先を持つパケットに対するビット　マツプ　アドレ
スは、１６個の構出力ポートを持つ網内においては１６
−ビットから成る。単一の構出力ポートを指定する二進
符号化されたポイント　ツウポイント　アドレスは、当
分野において周知のように、４〜ビツトのみから成る。

ポイント　ツウ　ボインド　パケットでは、二進符号化
アドレスを提供することが有利であり、同報通信パケッ
トでは、ビット　マツプ　アドレスを提供することが有
利であることが発見された。第１０図は、ビット　マツ
プアドレス或いは二進アドレスを含む物理アドレス欄１
２２及びパケット内に含まれる物理アドレスのタイプを
同定するアドレス　タイプ文字２７１を持つ網に対する
パケット　フォーマットを示す、第１０図において、パ
ケット長変数１２３は７−ビット長であり、これに、物
理アドレス１２２がビットマツプ　アドレスであるか、
二進符号化されたポイント　ツウ　ポイント　アドレス
であるかを同定する１ビツトのアドレス　タイプ文字２
７１が続く。

前述の如く、物理アドレスは、入りパケットの仮想チャ
ネル識別子に応答して翻訳テーブル１１３（第１図）に
よって提供される０個々の物理アドレスは、翻訳テーブ
ル１１３内に、網コントローラ１１５によって、使用さ
れるべき仮想チャネルを同定する接続に対する要求に応
答して格納される。この構成内の網コントローラ１１５
は、接続に対する個々の要求に応答して、仮想チャネル
内を送られるべきパケットのタイプを決定する。例えば
、その要求に従って、仮想チャネル内を回報通信パケッ
トが送られるべきか、或いはポイント　ツウ　ポイント
パケットが送られるべきかを決定する。網コントローラ
１１５は、次に、その要求を満足するパケットに対する
物理アドレスを生成する。この要求が同報通信パケット
に対するものであるときは、網コントローラ１１５は、
第４図に示されるタイプのビットマツプ物理アドレスを
生成し、そのビット　マツプ　アドレスを翻訳テーブル
１１３内に格納する。

逆に、その要求がポイント　ツウ　ポイント　パケット
に対するものであるときは、網コントローラ１１５は、
周知のタイプの二進アドレスを生成し、その二進アドレ
スを翻訳テーブル１１３内に格納する。

この網は、第１図から第６図との関連で前に説明したの
と、パケット選択ユニット、例えば、２２０がこの二つ
の異なるタイプのアドレスに選択的に応答することを除
いて、同様に動作する。ジュアルアドレス　タイプ（第
１０図）のパケットとともに使用されるためのパケット
選択ユニットが第１１図に示される。パケットは、第６
図との関連で説明されたように受信され、これらの開始
が同定される。

パケット物理アドレスのビットは、経路２３３（第１２
図）を介して選択ユニット２５６に加えられる。

第１２図のパケット選択回路は、ポイント　ツウポイン
ト　アドレスあるいはビット　マツプ　アドレスを含む
パケットとともに使用される。二の選択回路は、二進ア
ドレスに対する第一の復号器２７３及びビット　マツプ
　アドレスに対する第二の復号器２７４を含む、導線２
５５上の開始ビットによって新たなパケットが示される
と、両方の復号器は、レジスタ２５１及び２５２内に格
納されたパケットの選択されたビット位置を復号する。

アドレス　タイプ　ビット（２７１、第１０図）は、導
線２７２を介してセレクター２７５に加えられるが、こ
れは、ビット　マツプ復号器の出力を導線２６０に、導
線２７２が１”を運び、ビット　マツプ　アドレスを示
すときにゲートし、ポイント　ツウ　ポイント復号器２
７３の出力を導線２６０に、導線２７２が“０゛を運び
、ポイント　ツウ　ポイント　アドレスを示すときゲー
トする。カウンター回路２５９は、導線２６０上の“１
″の選択信号に応答して、前述の如く、受信されたパケ
ットを関連する待ち行列、例えば、２２５内に格納する
ために導線２６１上に書き込みパルスを生成する。

上の実施態様は、ポイント　ツウ　ボイトンあるいはビ
ット　マツプ　アドレスを選択的に復号するための構成
を示す。この構成は、選択回路２５６内の復号器の数を
増やし、またパケット内に使用される特定のフォーマッ
トを同定するために十分な数のビットをアドレス　タイ
プ文字２７１内に提供することによって二つ以上のアド
レス符号化フォーマットに拡張することができる。また
、このアドレス符号化フォーマットはビット　マツプ及
びポイントツウ　ボイトン　アドレスである必要はなく
、これらは任意の符号化フォーマットから成ることがで
きる。必要とされることは、選択回路２５６が個々のパ
ケット　アドレスに対するアドレス　タイプ文字によっ
て定義される復号機能を遂行する能力を持つことである
。

２欄アドレス：第１．３及び１４図 もう一つの実施態様においては、平均パケットアドレス
長がパケットを受信すべき出力ノード、例えば、３−１
を同定する第一のアドレス欄２８０（第１３図）及び夫
々が個々の選択された出力ノードに対してパケットを受
信すべき副出力ポートを定義する一つ或いは複数の第二
のアドレス欄、例えば、２８】及び２８２を含む物理ア
ドレスを使用することによって短縮される。

第一のアドレス欄は出力ノードのビット　マツプを含み
、段２のノード、例えば、２−０によって翻訳される。

第一のアドレス欄の４−ビット位置は、ビットｂｏから
ｂ３にて表わされる。第１３図に示されるような物理ア
ドレスを持つパケットを受信する第二の段のノードのパ
ケット　セレクター２２０から２２３は、この’１００
１”の第一の摺を翻訳し、パケット　セレクター２２０
及び２２３は、パケットをこの第一の欄のビット位置ｂ
ｏ及びｂ３内の′１゛°に対応するノードの出力０及び
３に向かうように選択する。これは第８図との関連にお
いて前に説明したのと同様の標準のビット　マツプ復号
法である。

個々の第二の段の出力Ｏ及び３は、それぞれ段３のノー
ド、３−０及び３−３に接続されるが、この両方がパケ
ットを受信する。ノード３−０及び３３は、第５図との
関連で説明されたように、これらノードの４つのパケッ
ト　セレクターに加える。ノード３−０及び３−３内の
個々のパケット　セレクターは、この二つの第二の欄２
８１及び２８２の一つを選択し、どの出力ポートがパケ
ットを受信すべきかを同定する。第１４図は、段３のパ
ケット選択ユニットを示すが、これは、適当な第二の欄
を選択し、これを復号することによって、これらパケッ
トを二〇ノード出力ポートに向けて選択する。

第１４図のパケット　セレクトは、第二の欄選択ユニッ
ト２８３を含むが、これは、該当する第二のアドレス欄
を生成し、出力ｆＯからｆ３の一つの上に選択信号を生
成する。この選択信号は、４つのＡＮＤゲート２８５か
ら２８８の一つを起動し、選択された第二のアドレス欄
をＯＲゲート２８９を介して選択回路２５６にバスする
０選択回路２５６は、この４−ビット　アドレス欄を第
８図の段３選択回路に関して説明されたのと同様に復号
する。ＡＤＮゲート２８５から２８８及びＯＲゲート２
８９は第１４図においては各々単一ゲートとして示され
るが、これらは、実際には、各々が第二のアドレス欄の
個々に対してパラレルにて動作する４つのゲートである
ことに注意する。

第二の欄選択ユニット２８３は、入力として、経路２３
４上にレジスタ２５２からの第一のアドレス欄の４−ビ
ット（ビットｂｏからｂ３）を受信し、１″を４つの入
力ＮＯからＮ３の一つの上にのみに受信する。入力Ｎｏ
からＮ３上の信号は、パケット　セレクターを含む特定
のノードを同定する。例えば、ノード３−０のパケット
　セレクターは導線Ｎｏ上に一つの“１パを受ｆさし、
一方、ノード３３のパケット　セレクターは、導線Ｎ３
上に一つの１″を受信する。これら信号は、入力Ｎｏか
らＮ３に、１°゛及び０″をこれら入力に、当分野にお
いて周知のように、このノードが製造されるときこれら
入力に永久的に接続することによって加えられる。

概説すると、第二の欄選択ユニット２８３は、そのノー
ドと第一のアドレス欄のビット位置との対応を知り、第
一のアドレス欄内の′１゛の数を第一のアドレス欄内の
その対応するビット位置までカウントシ、同一のナンバ
ーの第二のアドレス欄を選択することによって一つのア
ドレス欄を選択する０例えば、ノード３−３の第二の欄
選択コニット２８３は、（入力Ｎ３上の１゛°から）こ
れが第一のアドレス欄の数字ｂ３に対応することを知り
、ノード３−３に対応する１″が第一のアドレス欄２８
０内の第二の１Ｍであるために第二のアドレス欄の第二
の欄（第二の欄１）を選択する。

第二の欄選択ユニット２８７の動作を指定するブーレン
式は以下の通りである。

ｆＯ＝ＫＬＮＯ＋ｂｌ−ｂｏ・Ｎ］＋ｂ２　　ｂｌ・関
・Ｎ２＋ｂ３−ｂ２−ｂｌ　　ｂＯＮ３．　　　　（リ
ローｌメ］　１）ｌ　−１３２ｂ３　Ｎ３．　　　　　
　　　　　　　　　　　　　　　　　　（４）適当な第
二のアドレス欄が選択された後、選択回路２５６はこれ
を第８図との関連で説明された方法にて復合し、受信さ
れたパケットがそれと関連する出力ポートに向けられた
ものであるか同定する。そのパケットが選択されたとき
は、　１°“がカウンター回路２５９に加えられ、回路
２５９はこれに応答して導線２６１を通じてそれと関連
する待ち行列に書き込みパルスを送る。

【図面の簡単な説明】

第１図は一例としてのパケット交換構成のブロック図゛ 第２図及び第３図は夫々第１図のトランク　コントロー
ラから受信されるパケットを示す図；第４図は第３図の
パケット内で使用されるためのビット　マツプ物理アド
レスを示す図；第５図は第１図のノードの詳細を示すブ
ロック図； 第６図は代表のパケット選択ユニットを示すブロック図
； 第７図は代表の段２の選択回路図； 第８図は代表の段３の選択回路図； 第９図は網の股間で送信されるパケット　アドレスのサ
イズを小さくするために使用されるパケット選択ユニッ
トのブロック図； 第１０図は多重アドレス　タイプ　パケット　フォーマ
ットを示す図； 第１１図は第１０図に示されるパケットと共に使用され
るためのパケット選択ユニットを示す図；第１２図は第
１１図のパケット選択ユニットにおいて使用されている
選択回路を示す図；第１３図は２アドレス　フィールド
代替パケットフォーマットのアドレス不を示す図；及び
第１４図は第１３図のパケット　アドレスとの使用のた
めのパケット選択ユニットのブロック図であく主要部分
の符号の説明〉 トランク　コントローラ・・・１０２．１０４．１０６
．１０８ 接続網・・・１００ 網コントローラ・・・１１５

Claims (1)

1. 【特許請求の範囲】 １、パケット交換システムにおいて、該システムが複数
   の出力ポートを含む網手段；及び該出力ポートの同定さ
   れた一つに情報を伝送することの要求に応答して、該網
   手段に該情報及び複数のビット位置を含むアドレスから
   成るパケットを伝送するための入力手段を含み、該ビッ
   ト位置の各々が該出力ポートの異なる一つに対応し、そ
   れに対応する出力ポートが該要求内に同定されるときは
   １の二進値を持ち、それに対応する出力ポートが同定さ
   れてないときは他の二進値を持ち；そして 該網手段が該入力手段から受信されるパケットの該アド
   レスに応答して該受信されたパケットを表わす信号を該
   要求内に同定される出力ポートに接続するための接続手
   段を含むことを特徴とする網。 ２、該接続手段が： 個々の出力ノードが該複数の出力ポートの所定の幾つか
   から成る複数の出力ノード；及び該受信されたパケット
   の該アドレスに応答して該受信されたパケットを表わす
   信号を該出力ポートの該同定される幾つかを構成する該
   出力ノードの幾つかのみに接続するための中間パケット
   交換段を含むことを特徴とする請求項１に記載の網。 ３、該中間パケット交換段内に該受信されたパケットを
   表わす信号を所定の削除基準に従って該アドレスから幾
   つかのビット位置を削除して生成するための手段を含む
   ことを特徴とする請求項２に記載の網。 ４、該アドレスが複数のグループのビット位置を含み、
   異なるグループのビット位置が該出力ノードの個々に対
   応し； 該中間パケット交換段が該グループのビット位置の個々
   に応答して該受信されたパケットを表わす信号を該１の
   二進値のビット位置を含むグループのビット位置に対応
   する該出力ノードの各々に接続するための手段を含むこ
   とを特徴とする請求項２に記載の網。 ５、該中間パケット交換段の中に該受信されたパケット
   を表わす信号を所定の削除基準に従つて該アドレスから
   グループのビット位置を削除することによつて生成する
   ための手段が含まれることを特徴とする請求項４に記載
   の網。 ６、該接続された該パケットを表わす信号がグループの
   ビット位置を含み、該出力ノードの各々がそれに対応す
   るグループのビット位置に応答して該受信されたパケッ
   トの該情報を該１の二進値のビット位置に対応する個々
   の出力ポートに接続することを特徴とする請求項４に記
   載の網。