JPH03117996A - テレビジョン方式変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビジョン方式変換装置、特にテレビジ
ョン信号のライン数変換を行う構成に特徴を有するテレ
ビジョン方式変換装置に関する。

〔発明の概要〕

この発明では、テレビジョン方式変換装置に於いて、奇
数フィールド及び偶数フィールドの入力テレビジョン信
号を夫々記憶するための第１及び第２のメモリと、ライ
ンメモリを有し、ラインメモリの入力側及び出力側のビ
デオ信号から内挿データを形成する第１及び第２の内挿
回路と、第１及び第２のメモリの読出し側と第１及び第
２の内挿回路との間に設けられた第１の信号選択手段と
、第１及び第２の内挿回路の内の一方の出力信号を選択
するための第２の信号選択手段とを備えたことにより、
既存のＩＣ化されたフィールド内内挿用の回路を用いて
フィールド内内挿と、フィールド間内挿を、選択的に行
えるようにしたものである。

〔従来の技術〕

テレビジョンの放送方式には、ＮＴＳＣ方式、ＰＡＬ方
式及びＳＥＣＡＭ方式等があり、これらの間で方式変換
を行うためにテレビジョン方式変換装置が用いられてい
る。

テレビジョン放送の方式変換の場合にはフィールド数及
びライン数、双方の変換が必要とされる。

上述のフィールド数及びライン数の変換の内、ライン数
の変換を行うためには、ライン内挿が必要となる。ライ
ン内挿には、フィールド内内挿、フィールド間内挿の２
通りがある。

第４図中、実線で示されるラインＬ２、Ｌ４を偶数フィ
ールドのラインとし、破線で示されるラインＬ１、Ｌ３
を奇数フィールドのラインとした場合、上述のフィール
ド内内挿は、同一フィールド内の隣接ライン、例えば、
第４図に示されるラインＬ１及びＬ３のデータを用いて
、新たなラインＬ　Ｌのデータを内挿するものである。

また、フィールド間内挿は、隣接フィールド間で最も近
いライン、例えば、第４図に示されるラインＬ１及びＬ
２のデータを用いて、新たなラインＬ３のデータを内挿
するものである。

上述のフィールド内内挿を行う回路としては、例えば、
第５図に示されるようなものがある。即ち、ラインメモ
リ４１ではラインＬ１のデータがＩＨ遅延せしめられる
。端子４２にラインＬ３のデータが供給されるタイミン
グでは、ラインＬ１のデータがラインメモリ４１から出
力され乗算器４３にて係数（１−ｋ）と乗算された後に
、乗算データが加算器４４に供給される。また端子４２
から供給されるラインＬ３のデータは、乗算器４５にて
係数にと乗算され、乗算データが加算器４４に供給され
る。加算器４４にて、上述の２つの乗算データが加算さ
れ、得られた加算データが端子４６から取出される。こ
れによって、ラインＬ１の内挿がなされる。

またフィールド間内挿を行う回路としては、例えば、第
６図に示されるようなものがある。即ち、フィールドメ
モリ５１には、前のフィールドのデータが保持されてお
り、このフィールドメモリ５１から前のフィールドに於
ける各ラインのデータが読み出され、乗算器５２で所定
の係数（１−ｋ）と乗算され、乗算データが加算器５３
に供給される。一方、端子５４には現フィールドに於け
るラインのデータが供給され、このラインのデータは、
乗算器５５で所定の係数ｋが乗算され、乗算データが加
算器５３に供給される。加算器５３にて上述の２つの乗
算データが加算され、得られた加算データが端子５６か
ら取出される。

しかしながら、第６図の構成では内挿を行うことはでき
ず、実際のテレビジョン放送方式の変換を行うことはで
きない、つまり、フィールドメモＩＪ５１の入出力側に
於けるフィールド周波数が異なるため、端子５４からの
入力と、フィールドメモリ５１からの出力とによって内
挿データを求めることはできないからである。

そこで、フィールド間内挿を行うために、例えば、第７
図のような構成が必要とされる。

第７図の構成に於いて、入力テレビジョン信号がデジタ
ル化された後、端子７１から供給される。

奇数フィールドの場合には、入力テレビジョン信号のデ
ータはスイッチ７２を介してフィールドメモリ７３に供
給され、偶数フィールドの場合には、スイッチ７２を介
してフィールドメモリ７４に供給される。

そして、フィールドメモリ７３から、例えば、ラインＬ
１のデータが読み出されると、このラインＬ１のデータ
は、乗算器７５で所定の係数（１−ｋ）と乗算され、乗
算データが加算器７６に供給される。また、フィールド
メモリ７４から、上述のラインＬ１に対応するラインＬ
２のデータが読み出されると、乗算器７７で所定の係数
にと乗算され、乗算データが加算器７６に供給される。

加算器７６にて、上述の２つの乗算データが加算され、
得られた加算データが端子７８から取出され、これによ
って、ラインＬ２の内挿がなされる。

〔発明が解決しようとする課題〕 しかしながら、従来の技術では、フィールド内内挿、フ
ィールド間内挿は、夫々、専用の回路を用いて別々に行
われることが一般的であった。従って、第５図に示され
るフィールド内内挿回路、第７図に示されるフィールド
間内挿回路を組み合わせて、フィールド内、フィールド
間の双方の内挿を選択的に行うようなことはなされてい
なかった。

従って、この発明の目的は、既存のＩＣ化されたフィー
ルド内内挿用の回路を用いて、フィールド内、フィール
ド間の双方の内挿を、選択的に行うことのできるテレビ
ジョン方式変換装置を提供することにある。

〔課題を解決するための手段〕

この発明では、奇数フィールド及び偶数フィールドの入
力テレビジラン信号を夫々記憶するための第１及び第２
のメモリと、ラインメモリを有し、ラインメモリの入力
側及び出力側のビデオ信号から内挿データを形成する第
１及び第２の内挿回路と、第１及び第２のメモリの読出
し側と第１及び第２の内挿回路との間に設けられた第１
の信号選択手段と、第１及び第２の内挿回路の内の一方
の出力信号を選択するための第２の信号選択手段とを備
えた構成としている。

〔作用〕

入力テレビジョン信号のデータが、偶数フィールド、奇
数フィールドの区別に応じて、第１或いは第２のメモリ
に記憶される。第１或いは第２のメモリのデータは、第
１の信号選択手段によって選択的に、内挿データを形成
するための第１及び第２の内挿回路に供給される。そし
て、第１及び第２の内挿回路で形成された内挿データは
、第２の信号選択手段によって、選択的に取出される。

これによってライン内挿が行われる。

〔実施例〕

以下、この発明の一実施例について、第１図乃至第３図
を参照して説明する。

第１図の構成に於いて、成る放送方式、例えばＰＡＬ方
式或いはＳＥＣＡＭ方式に基づく入力テレビジョン信号
が端子１．Ａ／Ｄコンバータ２を介して、スイッチ回路
３の端子３ａに供給される。

スイッチ回路３には、偶数フィールド、奇数フィールド
を判別するための判別信号ＳＩＤが、端子４を介して供
給され、この判別信号ＳＩＤによって、スイッチ回路３
の接続が切り替えられる０例えば、偶数フィールドの場
合には、スイッチ回路３の端子３ａ、３Ｃが接続されて
、フィールドメモリ５に入力テレビジョン信号のデータ
が書き込まれ、奇数フィールドの場合には、スイッチ回
路３の端子３ａ、３ｂが接続されて、フィールドメモリ
６に、入力テレビジョン信号のデータが書き込まれる。

上述のフィールドメモリ５．６からは、入力テレビジョ
ン信号のデータが、８ビツトパラレルで、ＩＨ毎にクロ
スセレクタ７に供給される。クロスセレクタ７は、端子
８を介して供給されるスイッチ制御信号ＳＳ−によって
接続状態がＩＨ毎（Ｈ；水平走査期間）に逆相になるよ
うに制御されている２つのスイッチ回路９．１０によっ
て構成されている。

スイッチ回路９．１０に供給されるスイッチ制御信号Ｓ
Ｓ−が、例えば、ハイレベルである水平走査期間の時は
、スイッチ回路９の端子９ａ、９ｃ。

スイッチ回路１０の端子１０ａ、１０ｃが夫々接続され
るようになされている。スイッチ制御信号ＳＳＷのレベ
ルがローレベルである水平走査期間の時、クロスセレク
タ７の接続状態は、スイッチ制御信号ＳＳＷがハイレベ
ル時の接続状態に対し、逆相とされる。即ち、スイッチ
回路９の端子９ｂ。

９Ｃ、スイッチ回路１０の端子１０ｂ、１０ｃが接続さ
れるようになされている。フィールドメモＩ７５．６か
らの出力データは、上述のクロスセレクタ７を介して、
２つのライン内挿回路１１．１２に供給される。

このライン内挿回路１１．．１２は、フィールド内内挿
用の回路であり、既にＩＣ化されているものである。こ
のライン内挿回路ｌｌ、１２に、例えば、入力テレビジ
ョン信号の第ｎ番目のラインのデータがＩＨの遅延量を
有するラインメモリ１３．１４に供給されると共に、乗
算器１５．１６に供給される。ラインメモリ１３．１４
からは、第（ｎ−１）番目のラインのデータが出力され
、乗算器１７．１８に供給される。乗算器１７．１８で
は、ラインメモリ１３．１４から出力された第（ｎ−１
）番目のラインのデータに対し、係数（１−ｋ）が乗算
され、この乗算データが加算器１９．２０に供給される
０乗算器１５．１６では、フィールドメモリ５．６から
出力された第ｎ番目のラインのデータに対し係数（ｋ）
が乗算され、この乗算データが加算器１９．２０に供給
される。

加算器１９．２０では、係数（１−ｋ）が乗算された乗
算データと、係数（ｋ）が乗算された乗算データが加算
される。この加算データはスイッチ回路２１の端子２１
ａ、２１ｂに供給される。

ライン内挿回路１１．１２の内、一方では、後述するよ
うに入力テレビジョン信号の放送方式とは異なる他の放
送方式、例えばＮＴＳＣ方式に基づくテレビジョン信号
のラインのデータが形成されるので、スイッチ回路２１
の制御によってテレビジョン信号の各ラインのデータが
取り出される。

スイッチ回路２１は、例えば、半導体スイッチで構成さ
れており、このスイッチ回路２１は、端子２２を介して
供給される制御信号Ｓｃによって、ＩＨ毎のタイミング
で切替えられる。尚、このスイッチ回路２１の切り替え
のタイミングは、前述のスイッチ回路９．１０と同期す
るようになされている。このスイッチ回路２１を介して
、テレビジョン信号のデータがＤ／Ａコンバータ２３に
供給される。テレビジョン信号のデータは、Ｄ／Ａコン
バータ２３によってアナログ化され、アナログ化された
テレビジョン信号が端子２４から取出される。

この実施例に示されるスイッチ回路３．９．１０は、例
えば、スイッチ回路として示されているが、これに限定
されるものではなく、フィールドメモリ５．６、ライン
メモリ１３．１４の書き込みコントロールによって同様
の動作を行わせても良い。

次いで、第２図及び第３図を例に動作を説明する。尚、
第２図中、実線は偶数フィールドのラインＬＩＢ〜Ｌ６
Ｂを示し、破線は奇数フィールドのラインＬｌ＾〜Ｌ６
Ａを示している。尚、内挿に用いるラインを示す第３図
中、ＤＩ、Ｄ２はラインメモＩＪ１３．１４の出力を表
し、Ｔ１、Ｔ２はスイッチ９．１０からの出力を表す。

第２図に示されるように、この発明ではＰＡＬ方式或い
はＳＥＣＡＭ方式からＮＴＳＣ方式への方式変換がなさ
れるため、ライン数変換は、（６：５）の比にて行なわ
れ、Ｘ印の付されたラインＬ３Ａ、Ｌ５Ｂのデータは、
間引かれて、フィールドメモリ５．６から読み出される
ことがなく、このラインＬ３Ａ％Ｌ５Ｂのデータの読み
出されるタイミングでは、次のラインＬ３Ｂ、　Ｌ６Ａ
のデータが読み出される。

スイッチ回路９は端子９ａ、９ｃが接続され、スイッチ
回路ｌＯは端子１０ａ、１０ｃが接続されている時、フ
ィールドメモリ６からは第２図に示されるラインＬＩＡ
のデータがライン内挿回路１１に供給され、このライン
ＬＩＡのデータがラインメモリ１３でＩＨ遅延せしめら
れる。尚、このタイミングでは、フィールドメモリ５か
らは、ラインＬＩＢのデータが出力されない。

次いで、スイッチ回路９．１０．２１の接続が切り替え
られる。即ち、スイッチ回路９は端子９ｂ、９ｃが接続
され、スイッチ回路１０は端子１０ｂ、１０ｃが接続さ
れ、スイッチ回路２１は端子２１ａ、２１ｃが接続され
る。このタイミングでは、フィールドメモリ６からはラ
インＬ２Ａのデータがライン内挿回路１２に供給され、
ラインＬ２Ａのデータがラインメモリ１４でＩＨ遅延せ
しめられる。また、フィールドメモリ５からはラインＬ
ＩＢのデータがライン内挿回路１１に供給され、ライン
ＬＩＢのデータがラインメモリ１３でＩＨ遅延せしめら
れる。

これによって、第３図に示されるように、ラインメモリ
１３から出力されたラインＬＩＡのデータに、乗算器１
７で係数（１−ｋ）が掛けられ、加算器１９に供給され
る。また、ラインＬＩＢのデータは、乗算器１５にて係
数（ｋ）が掛けられ、加算器１９に供給される。加算器
１９にて、上述の２つのデータが加算されスイッチ回路
２１に出力される。

この加算出力によって、入力テレビジョン信潟の放送方
式とは異なる他の放送方式、例えばＮＴＳＣ方式に基づ
くテレビジョン信号に於ける新人なうインＬ　１のデー
タ（Ｌ　　ｌ＝　（ＬＩＡ）　Ｘ　（１−ｋ）＋　（Ｌ
ＩＢ）ｘｋ）が形成される。このライ〉ｔ　ｌのデータ
は、スイッチ回路２１　、Ｄ／Ａコンノ・−夕２３を経
て端子２４から取出される。

次いで、スイッチ回路９．１Ｏ１２１の接続力切り替え
られる。即ち、スイッチ回路９は端子９ａ、９Ｃが接続
され、スイッチ回路１０は端子ＩＯ”、、ＩＯＣが接続
され、スイッチ回路２１は帽子２１ｂ、２１ｃが接続さ
れる。このタイミンクでは、フィールドメモリ６からは
ラインＬ３Ａが削引かれるため、ラインＬ４Ａのデータ
がライン内用回路１１に供給され、ラインＬ４Ａのデー
タがラインメモリ１３でＩＨ遅延せしめられる。また、
フィールドメモリ５からはラインＬ２Ｂのデータがライ
ン内挿回路１２に供給され、ラインＬ２Ｂのデータがラ
インメモリ１４でＩＨ遅延せしめられる。

これによって、第３図に示されるように、ラインメモリ
１４から出力されたラインＬ２Ａのデータに、乗算器１
８で係数（１−ｋ）が掛けられ、加算器２０に供給され
る。また、ラインＬ２Ｂのデータは、乗算器１６にて係
数（ｋ）が掛けられ、加算器２０に供給される。加算器
２０にて、上述の２つのデータが加算されスイッチ回路
２１に出力される。

この加算出力によって、新たなラインＬ２のデータＣＬ
　　２＝　（Ｌ２Ａ）　Ｘ　（１−ｋ）　＋　（Ｌ２Ｂ
）　Ｘｋ〕が形成される。以後の内容は、前述のライン
Ｌ　１と同様なため重複する説明を省略する。

次いで、スイッチ回路９．１０，２１の接続が切り替え
られる。即ち、スイッチ回路９は端子９ｂ、９ｃが接続
され、スイッチ回路１０は端子ｌｏｂ、１０ｃが接続さ
れ、スイッチ回路２１は端子２１　ａ　ｓ　２１　ｃが
接続される。このタイミングでは、フィールドメモリ６
からはラインＬ５Ａのデータがライン内挿回路１２に供
給され、ラインＬ５Ａのデータがラインメモリ１４でＩ
Ｈ遅延せしめられる。また、フィールドメモリ５からは
ラインＬ３Ｂのデータがライン内挿回路１１に供給され
、ラインＬ３Ｂのデータがラインメモリ１３でＩＨ遅延
せしめられる。

これによって、第３図に示されるように、ラインメモリ
１３から出力されたラインＬ４Ａのデータに、乗算器１
７で係数（１−ｋ）が掛けられ、加算器１９に供給され
る。また、ラインＬ３Ｂのデータは、乗算器１５にて係
数（ｋ）が掛けられ、加算器１９に供給される。加算器
１９にて、上述の２つのデータが加算されスイッチ回路
２１に出力される。

この加算出力によって、新たなラインＬ　３のデータＣ
Ｌ　　３＝　（Ｌ４Ａ）　Ｘ　（１−ｋ）　＋　（Ｌ３
Ｂ）　Ｘｋ〕が形成される。以後の内容は、前述のライ
ンｌ　ｉと同様なため重複する説明を省略する。

次いで、スイッチ回路９．１０．２１の接続が切り替え
られる。即ち、スイッチ回路９は端子９ａ、９ｃが接続
され、スイッチ回路１０は端子１０ａ、１０ｃが接続さ
れ、スイッチ回路２１は端子２１ｂ、２１ｃが接続され
ている。このタイミングでは、フィールドメモリ６から
はラインＬ６Ａのデータがライン内挿回路１１に供給さ
れ、ラインＬ６Ａのデータがラインメモリ１３でＩＨ遅
延せしめられる。また、フィールドメモリ５からはライ
ンＬ４Ｂのデータがライン内挿回路１２に供給され、ラ
インＬ４Ｂのデータがラインメモリ１４でＩＨ遅延せし
められる。

これによって、第３図に示されるように、ラインメモリ
１４から出力されたラインＬ５Ａのデータに、乗算器１
８で係数（１−ｋ）が掛けられ、加算器２０に供給され
る。また、ラインＬ４Ｂのデータは、乗算器１６にて係
数（ｋ）が掛けられ、加算器２０に供給される。加算器
２０にて、上述の２つのデータが加算されスイッチ回路
２１に出力される。

この加算出力によって、新たなラインのデータ１４　（
１４冨（Ｌ５Ａ）　Ｘ　（１−ｋ）　＋　（Ｌ４Ｂ）　
Ｘｋ〕が形成される。以後の内容は、前述のラインｌ　
１と同様なため重複する説明を省略する。

次いで、スイッチ回路９．１０．２１の接続が切り替え
られる。即ち、スイッチ回路９は端子９ｂ、９ｃが接続
され、スイッチ回路１０は端子１０ｂ、１０ｃが接続さ
れ、スイッチ回路２１は端子２１ａ、２１ｃが接続され
る。このタイミングでは、フィールドメモリ５からはラ
インＬ５Ｂが間引かれるため、ラインＬ６Ｂのデータが
ライン内挿回路１１に供給され、ラインＬ６Ｂのデータ
がラインメモリ１３でＩＨ遅延せしめられる。また、フ
ィールドメモリ６からはラインＬＩＡのデータがライン
内挿回路１２に供給され、ラインＬＩＡのデータがライ
ンメモリ１４でＩＨ遅延せしめられる。

これによって、第３図に示されるように、ラインメモリ
１３から出力されたラインＬ６＾のデータに、乗算器１
７で係数（１−ｋ）が掛けられ、加算器１９に供給され
る。また、ラインＬ６Ｂのデータは、乗算器１５にて係
数（ｋ）が掛けられ、加算器１９に供給される。加算器
１９にて、上述の２つのデータが加算されスイッチ回路
２１に出力される。

この加算出力によって、新たなラインＬ５のデータ（１
５−（Ｌ６Ａ）　Ｘ　（１−ｋ）　＋　（Ｌ６Ｂ）　Ｘ
ｋ）が形成される。以後の内容は、前述のライン１１と
同様なため重複する説明を省略する。

次いで、スイッチ回路９．１０，２１の接続が切り替え
られる。即ち、スイッチ回路９は端子９ａ、９Ｃが接続
され、スイッチ回路１０は端子１０ａ、１０ｃが接続さ
れ、スイッチ回路２１は端子２１ｂ、２１ｃが接続され
る。このタイミングでは、フィールドメモリ６からはラ
インＬ２Ａのデータがライン内挿回路１１に供給され、
ラインＬ２Ａのデータがラインメモリ１３でＩＨ遅延せ
しめられる。また、フィールドメモリ５からはラインＬ
ＩＢのデータがライン内挿回路１２に供給され、ライン
ＬＩＢのデータがラインメモリ１４でＩＨ遅延せしめら
れる。

これによって、第３図に示されるように、ラインメモリ
１４から出力されたラインＬＩＡのデータに、乗算器１
日で係数（１−ｋ）が掛けられ、加算器２０に供給され
る。また、ラインＬＩＢのデータは、乗算器１６にて係
数（ｋ）が掛けられ、加算器２０に供給される。加算器
２０にて、上述の２つのデータが加算されスイッチ回路
２１に出力される。

この加算出力によって、新たなラインＬ６のデータＣＬ
　　６−　（ＬＩＡ）　Ｘ　（１−ｋ）　＋　（ＬＩＢ
）　Ｘｋ）が形成される。以後の内容は、前述のライン
Ｌ　１と同様なため重複する説明を省略する。

次いで、スイッチ回路９．１０．２１の接続が切り替え
られる。即ち、スイッチ回路９は端子９ｂ、９ｃが接続
され、スイッチ回路１０は端子１０ｂ、１０ｃが接続さ
れ、スイッチ回路２１は端子２１ａ、２１ｃが接続され
ている。このタイミングでは、フィールドメモリ６から
はラインＬ４Ａのデータがライン内挿回路１２に供給さ
れ、ラインＬ４Ａのデータがラインメモリ１４でＩＨ遅
延せしめられる。また、フィールドメモリ５からはライ
ンＬ２Ｂのデータがライン内挿回路１１に供給され、ラ
インＬ２Ｂのデータがラインメモリ１３でＩＨ遅延せし
められる。

これによって、第３図に示されるように、ラインメモリ
１３から出力されたラインＬ２Ａのデータに、乗算器１
７で係数（１−ｋ）が掛けられ、加算器１９に供給され
る。また、ラインＬ２Ｂのデータは、乗算器１５にて係
数（ｋ）が掛けられ、加算器１９に供給される。加算器
１９にて、上述の２つのデータが加算されスイッチ回路
２１に出力される。

この加算出力によって、新たなラインＬ　１のデータＣ
１１＝　（Ｌ２Ａ）　Ｘ　（１−ｋ）　＋　（Ｌ２Ｂ）
　Ｘｋ）が形成される。以後の内容は、前述のラインＬ
　１と同様なため重複する説明を省略する。

ところで、上述の実施例では、フィールド内内挿用の回
路を用いてフィールド間内挿を行う例について説明され
ているが、スイッチ回路９．１０の接続を固定状態にし
ておくことによって、フィールド内内挿を行うことがで
きる。即ち、スイッチ回路９の端子９ａ及び９ｃ、スイ
ッチ回路１０の端子１０ａ及び１０ｃ、或いはスイッチ
回路９の端子９ｂ及び９ｃ、スイッチ回路１０の端子１
０ｂ及び１０ｃの接続を固定状態にしておくことによっ
て、偶数フィールド、奇数フィールドの夫々に於けるフ
ィールド内内挿を行うことができる。

このように、フィールドメモリ５．６の出力を選択的に
、ＩＣ化されているフィールド内内挿用のライン内挿回
路１１．１２に供給し、その内挿データを選択的に取り
出して、テレビジョン信号を一方の放送方式、例えばＰ
ＡＬ方式或いはＳＥＣＡＭ方式から他方の放送方式、例
−えばＮＴＳＣ方式に変換しているので、既存のＩＣ化
されているライン内挿回路１１．１２を用いてフィール
ド内内挿は勿論のこと、フィールド間のライン内挿をも
行うことができる。また、既にＩＣ化されたフィールド
内内挿用のライン内挿回路１１．１２を用いているため
、新たにＩＣを開発する必要がなく、そして、フィール
ド間内挿を行うので、画質向上が可能になる。

この実施例では、ＰＡＬ方式或いはＳＥＣＡＭ方式から
ＮＴＳＣ方式への方式変換を行っているが、これに限定
されるものではなく、ＮＴＳＣ方式からＰＡＬ方式或い
はＳＥＣＡＭ方式に方式変換するよにうしても良いもの
である。

更に、ライン数を、例えば１０５０本、１１２５本、１
２５０本といったように、多くするテレビジョン方式が
提案されているが、この発明は、これら方式間のライン
数変換に対しても、適用することができる。

〔発明の効果〕

この発明に係るテレビジョン方式変換装置によれば、既
存のＩＣ化されたフィールド内内挿用のライン内挿回路
を用いてフィールド内内挿と、フィールド間内挿を選択
的に行うことができるという効果がある。

また、既存のＩＣ化されたフィールド内内挿用のライン
内挿回路を用いているため、新たにＩＣを開発する必要
がないという効果がある。

そして、フィールド間内挿を行うので、テレビジョン方
式変換装置として、画質向上が可能になるという効果が
ある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
及び第３図は夫々フィールド間内挿の例を説明する路線
図、第４図はフィールド間内挿とフィールド内内挿の概
念図、第５図は従来のフィールド内内挿回路のブロック
図、第６図は従来のフィールド間内挿回路のブロック図
、第７図は従来のフィールド間内挿回路のブロック図で
ある。 図面における主要な符号の説明 ５．６．５１．７３．７４：フィールドメモリ、７：ク
ロスセレクタ、１１．１２ニライン内挿回路、２１：ス
イッチ回路。

Claims (1)

1. 【特許請求の範囲】 奇数フィールド及び偶数フィールドの入力テレビジョン
   信号を夫々記憶するための第１及び第２のメモリと、 ラインメモリを有し、ラインメモリの入力側及び出力側
   のビデオ信号から内挿データを形成する第１及び第２の
   内挿回路と、 上記第１及び第２のメモリの読出し側と上記第１及び第
   ２の内挿回路との間に設けられた第１の信号選択手段と
   、 上記第１及び第２の内挿回路の内の一方の出力信号を選
   択するための第２の信号選択手段とを備えたことを特徴
   とするテレビジョン方式変換装置。