JPH03116722A - Method of forming buried contact - Google Patents

Method of forming buried contact

Info

Publication number
JPH03116722A
JPH03116722A JP25367289A JP25367289A JPH03116722A JP H03116722 A JPH03116722 A JP H03116722A JP 25367289 A JP25367289 A JP 25367289A JP 25367289 A JP25367289 A JP 25367289A JP H03116722 A JPH03116722 A JP H03116722A
Authority
JP
Japan
Prior art keywords
layer
insulating film
electrode
contact
contact window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25367289A
Other languages
Japanese (ja)
Inventor
Kanji Takahashi
高橋 寛司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25367289A priority Critical patent/JPH03116722A/en
Publication of JPH03116722A publication Critical patent/JPH03116722A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To avoid the step cut of a foundation barrier layer and degradation of the coverage of electrode or wiring metal layers over conductor members buried in contact windows by a method wherein an upper layer insulating film is provided and, before the electrode or wiring metal layers are applied, the shoulder parts of the upper layer insulating film are smoothened by re-melting the film. CONSTITUTION:A lower layer insulating film 21 is formed on a semiconductor substrate 20 and a re-meltable upper layer insulating film 22 are formed on the film 21. Contact windows 23 are drilled through the whole thicknesses of the films 21 and 22 on first and second regions 31 and 32. A polycrystalline silicon layer 34 is formed over the whole surface so as to fill the contact windows 23. After that, conductor members 24 are selectively buried on the bottom parts of the contact windows 23. Then the upper layer insulating film 22 is re-melted to make its shoulder parts 22a on the inner circumferential edges of openings of the contact windows 23 smooth. If an electrode or wiring metal layer 35 is formed over the conductor members 24 with a barrier layer as a foundation layer, the step cut of the foundation barrier layer can be avoided and the metal layer 35 can be applied with asatisfactory coverage. After that, the metal layer 35 is patterned to form respective electrode or wiring metal layers 25.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば超大半導体集積回路(VLSI)等の
回路素子部への電極ないしは配線を、半導体基体上に形
成された絶縁層に穿設したコンタクト窓を通じてコンタ
クトするコンタクト部、あるいは眉間絶縁層を介して積
層された電極ないしは配線相互を眉間絶縁層に穿設した
コンタクト窓(ヴイアホール)を通じて相互にコンタク
トする場合等に適用される埋込み型コンタクト部の形成
方法に係わる。
[Detailed Description of the Invention] [Industrial Application Field] The present invention provides a method for forming electrodes or wirings to a circuit element portion of a very large semiconductor integrated circuit (VLSI), etc., through an insulating layer formed on a semiconductor substrate. A buried type contact that is applied to contact parts that contact each other through a contact window formed between the eyebrows, or when electrodes or wires laminated through a glabella insulating layer are brought into contact with each other through a contact window (via hole) drilled in the glabella insulating layer. It concerns the method of forming the part.

〔発明の概要〕[Summary of the invention]

本発明は、埋込み型コンタクト部の形成方法に係わり、
下層絶縁層上に再熔融可能な上層絶縁膜を所要の厚さに
形成し、上層絶縁膜と下層絶縁層とを貫通してコンタク
ト窓を穿設し、このコンタクト窓のほぼ下層絶縁層のみ
によって形成されるコンタクト窓底部内に限定的に導電
材を埋込み、その後上層絶縁膜を再熔融することによっ
てコンタクト窓周縁の肩部をなだらかにし、その後コン
タクト窓内に埋込まれた導電材上に跨ってバリア層を下
地層として有する電極ないしは配線金属層を被着するも
のであり、このようにすることによって微細コンタクト
窓を通じて確実にかつ高信頼性をもって電極ないしは配
線金属層のコンタクトを行うことができるようにする。
The present invention relates to a method of forming a buried contact portion,
A re-meltable upper insulating film is formed on the lower insulating layer to a desired thickness, a contact window is formed through the upper insulating film and the lower insulating layer, and the contact window is formed almost exclusively by the lower insulating layer. A conductive material is embedded in a limited area in the bottom of the contact window to be formed, and then the upper insulating film is remelted to make the shoulder at the edge of the contact window gentle. In this method, an electrode or wiring metal layer having a barrier layer as an underlying layer is deposited on the electrode or wiring metal layer, and by doing so, contact of the electrode or wiring metal layer can be made reliably and with high reliability through the fine contact window. do it like this.

〔従来の技術〕[Conventional technology]

半導体集積回路において益々超大半導体集積回路化が要
求され、これに伴う電極ないしは配線パターンの高密度
化、多層化がはかられ、さらにこれに伴って電極ないし
は配線の回路素子への接続部、あるいは多層に形成され
た配線相互のコンタクト部においてもその半導体基体表
面に形成された絶縁層あるいは多層配線の眉間絶縁層に
対するその電極ないしは配線のコンタクト用のコンタク
ト窓も微小化されそのアスペクト比(コンタクト窓部の
深さ(厚み)/コンタクト窓の幅(径))が益々大とな
って来ている。このようなアスペクト比の大なるコンタ
クト窓を通じて電極ないしは配線を構成する金属層を蒸
着、スパッタ等によってコンタクト窓内に直接入り込ま
せて回路素子あるいは下層の電極ないしは配線に接続す
ることは、良好なカバレージが得られない。そこでこの
場合、先ずコンタクト窓内に例えばCVO法(化学的気
相成長法)等によって低比抵抗多結晶シリコン等の導電
材を埋込んでこの埋込まれた導電材に対して各上層の電
極ないしは配線金属層を電気的に接触するように這わせ
ることによって所定部のコンタクトを行ういわゆる埋込
み型コンタクト構造をとる傾向にある。
In semiconductor integrated circuits, ultra-large semiconductor integrated circuits are increasingly required, and as a result, electrodes or wiring patterns are becoming denser and more multilayered. In contact areas between interconnects formed in multiple layers, contact windows for contacting electrodes or interconnects with the insulating layer formed on the surface of the semiconductor substrate or the insulating layer between the eyebrows of multilayer interconnects are also miniaturized, and their aspect ratio (contact window The depth (thickness) of the contact window/width (diameter) of the contact window is becoming larger and larger. Directly injecting the metal layer constituting the electrode or wiring into the contact window by evaporation, sputtering, etc. through a contact window with such a large aspect ratio and connecting it to the circuit element or the underlying electrode or wiring provides good coverage. is not obtained. Therefore, in this case, first, a conductive material such as low resistivity polycrystalline silicon is buried in the contact window by, for example, the CVO method (chemical vapor deposition method), and the electrodes of each upper layer are connected to the buried conductive material. Alternatively, there is a tendency to adopt a so-called buried contact structure in which contact is made at a predetermined portion by extending a wiring metal layer so as to make electrical contact.

このような埋込み型コンタクト部を形成する形成方法の
一例を第2図を参照して説明するに、この例においては
回路素子を有する半導体基体(1)上に形成されたSi
ng等の絶縁層(2)に穿設したコンタクト窓(3)を
通じて電極ないしは配線を半導体基体(1)上の所定の
回路素子部に埋込み型コンタクト部構成によってコンタ
クトさせる場合である。この場合第2図Aに示すように
前述したように絶縁層(2)にフォトリソグラフィの適
用によって例えば異方性RIE(反応性イオンエツチン
グ)によって半導体基体(1)の回路素子の電極ないし
は配線とのコンタクト部にコンタクト窓(3)を穿設す
る。
An example of a method for forming such a buried contact portion will be explained with reference to FIG.
This is a case where an electrode or wiring is brought into contact with a predetermined circuit element portion on a semiconductor substrate (1) through a contact window (3) formed in an insulating layer (2) such as NG using a buried contact structure. In this case, as shown in FIG. 2A, by applying photolithography to the insulating layer (2) as described above, for example, by anisotropic RIE (reactive ion etching), electrodes or wiring of circuit elements of the semiconductor substrate (1) are formed. A contact window (3) is bored in the contact part of the contact part.

そして、第2図Cに示すように、コンタクト窓(3)内
に導電性を有する導電材(4)を充填する。この導電材
(4)の充填は、例えば第2図已に示すようにコンタク
ト窓(3)内を含んで全面的に例えば多結晶シリコン層
(4,)を、LPGVD (低圧化学的気相成長法)に
よって被着し、これをその表面から異方性を有するエツ
チング法例えばRIBによっていわゆるエツチングバッ
クして絶縁層(2)の上面の多結晶シリコン層(4υを
排除する。この場合、絶縁層(2)上に多結晶シリコン
層(4I)すなわち後述するように導電材(4)となる
多結晶シリコンN(4I)が残存することを回避するた
めに、このエッチバックは第2図Cに示すようにコンタ
クト窓(3)内に凹部(5)が生じる程度に絶縁層(2
)の表面より後退した位置までそのエツチング除去を行
うと力λまた、実際上各回路素子等の製造過程で生ずる
表面の凹凸の存在によって凹部(5)が生じる。その後
、例えば不純物のイオン注入を行ってコンタクト窓(3
)内に残された多結晶シリコン層(4υに対して不純物
導入をなし、熱処理及び活性化のアニール処理を行って
多結晶シリコン層(4,)が低比抵抗化された導電材(
4)を形成し、これによってコンタクト窓(3)を埋込
む。
Then, as shown in FIG. 2C, the contact window (3) is filled with a conductive material (4) having conductivity. Filling with the conductive material (4) is performed by, for example, depositing a polycrystalline silicon layer (4,) on the entire surface including the inside of the contact window (3) by LPGV (low pressure chemical vapor deposition) as shown in FIG. The polycrystalline silicon layer (4υ) on the upper surface of the insulating layer (2) is removed by etching it back from its surface by an anisotropic etching method such as RIB. (2) In order to avoid remaining the polycrystalline silicon layer (4I), that is, the polycrystalline silicon N (4I) that will become the conductive material (4) as described later, this etchback is performed as shown in Figure 2C. As shown, the insulating layer (2
) When the etching is carried out to a position recessed from the surface of the surface of the surface of the surface of the surface of the surface of the surface of the surface of the surface of the surface of the surface of the surface of the surface of the surface of the surface of the surface of the surface of the surface .lamda. After that, for example, impurity ions are implanted to form a contact window (3
) The polycrystalline silicon layer (4,) is made of a conductive material (4,) in which impurities are introduced into the polycrystalline silicon layer (4υ), and the polycrystalline silicon layer (4,) is made to have a low specific resistance by heat treatment and activation annealing treatment.
4), thereby embedding the contact window (3).

次に第2図りに示すように各コンタクト窓(3)内に埋
込まれた導電材(4)上に跨って例えば全面的に金属層
を蒸着、スパッタリング等によって形成し、これをフォ
トリソグラフィを適用したエツチングによるバターニン
グによってそれぞれ所要のパターンを有する電極ないし
は配線金属N(6)を被着形成する。
Next, as shown in the second diagram, a metal layer is formed over the entire surface of the conductive material (4) embedded in each contact window (3) by vapor deposition, sputtering, etc., and then photolithography is performed. Electrodes or wiring metals N (6) each having a desired pattern are deposited and formed by patterning using the applied etching.

このような構成によれば、コンタクト窓(3)内に導電
材(4)が充填されていることによってアスペクト比の
大きいコンタクト窓(3)を通じて例えば半導体基体(
1)上の回路素子の所要部に目的とする電極ないしは配
線金属N(6)の電気的コンタクトを良好に行うことが
できるとされている。
According to such a configuration, since the contact window (3) is filled with the conductive material (4), for example, the semiconductor substrate (
1) It is said that electrical contact of the intended electrode or wiring metal N(6) can be made satisfactorily to the required part of the upper circuit element.

ところが、実際には、上述したようにコンタクト窓(3
)内に埋込まれた導電材(4)上に凹部(5)が存在し
ていることによって、このコンタクト部のコンタクト不
良、不良品発生などの信頬性の低下を招来している。す
なわち電極ないしは配線の金属層としてはMの適用が通
常の半導体装置においては−m的であったが、このMと
コンタクト窓(3)内の導電材(4)及び半導体基体の
Siとの反応によってコンタクト部に整流性の接合がで
きるとか、コンタクト抵抗を高めてしまうとか、半導体
基体中へのMの入り込みによって回路素子の浅いPN接
合を破壊するとか、特にコンタクト部が小面積化れ、ま
た面積の縮小化に伴う回路素子の成分が浅くなるVLS
 Iにおいて問題となり、このためVLSI等において
は、電極ないしは配線(6)としていわゆるバリアメタ
ル構造を有する金属層構成がとられる。すなわち例えば
下層にバリアメタルとしてのTi層、及びTiN層を順
次形成し、これの上にMあるいはMSi層を形成した積
層構造が採られる。このようにして、バリアメタルとし
ての下地層によって電極ないしは配線金属層を構成する
Mと導電層(4)及び基体(1)のStとの反応を回避
するようにしている。
However, in reality, as mentioned above, the contact window (3
) The presence of the recess (5) on the conductive material (4) embedded in the contact portion causes a decrease in reliability, such as poor contact at the contact portion and occurrence of defective products. In other words, M is typically applied as a metal layer for electrodes or wiring in ordinary semiconductor devices, but the reaction between this M and the conductive material (4) in the contact window (3) and Si in the semiconductor substrate This may result in the formation of rectifying junctions in the contact portions, increase in contact resistance, destruction of shallow PN junctions in circuit elements due to the penetration of M into the semiconductor substrate, and especially as the area of contact portions becomes smaller. VLS where the components of circuit elements become shallower due to the reduction in area
Therefore, in VLSI and the like, a metal layer structure having a so-called barrier metal structure is used as an electrode or wiring (6). That is, for example, a stacked structure is adopted in which a Ti layer as a barrier metal and a TiN layer are sequentially formed as a lower layer, and an M or MSi layer is formed thereon. In this way, reaction between M forming the electrode or wiring metal layer and St of the conductive layer (4) and the substrate (1) is avoided by the base layer as a barrier metal.

ところがこのようなバリアメタル構造をとる場合、コン
タクト窓(3)内に埋込まれた導電材(4)上に凹部(
5)が存在していることによってバリアメタルとしての
下地層にいわゆる段切れが生じたりカバレージ良く導電
材(4)を被覆せずに欠陥部が生じる場合があり、この
場合においては上述したMとSiとの反応による不都合
を来し、また第3図にさらにその要部を拡大して示すよ
うにバリア下地層によってMの進入が確実に阻止されず
にMスパイク(7)が発生し回路素子の例えばpn接合
Jを破壊、リーク電流の原因となるなど特性の不安定化
、不良品の発生を招来する不都合を持たらす。そして、
このpn接合Jの深さは、半導体集積回路における回路
素子の微細化に伴って、より浅くなる傾向にあることか
ら、益々問題となって来ている。
However, when adopting such a barrier metal structure, a recess (
5) may cause a so-called step break in the underlying layer as a barrier metal, or a defect may occur due to insufficient coverage of the conductive material (4). In this case, the above-mentioned M and In addition, as shown in Fig. 3, which shows an enlarged view of the main part, M spikes (7) occur because the entry of M is not reliably blocked by the barrier underlayer, causing damage to the circuit elements. For example, it destroys the pn junction J and causes leakage current, resulting in unstable characteristics and the production of defective products. and,
The depth of this pn junction J tends to become shallower with the miniaturization of circuit elements in semiconductor integrated circuits, and is becoming more and more of a problem.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

本発明においては、上述した埋込み型コンタクト部の形
成方法において、アスペクト比の大なるコンタクト窓内
に導電材(4)を充填するに当って、この導電材(4)
上に凹部を存在させる場合においてもこの凹部の存在に
よって電極ないしは配線金属層のバリアメタルとしての
下地層に段切れ、カバレージの低下を来すことがないよ
うにし、これよるコンタクト部としての特性劣化、A1
スパイクによるリーク電流の発生、特性の劣化、不良品
の発生等を確実に回避することができるようにする。
In the present invention, in the method for forming a buried contact portion described above, when filling the conductive material (4) into the contact window having a large aspect ratio, the conductive material (4)
Even when there is a recess on the top, the presence of the recess should prevent the electrode or wiring metal layer from breaking into the underlying layer as a barrier metal, thereby reducing the coverage, thereby preventing the characteristics of the contact portion from deteriorating. ,A1
To surely avoid occurrence of leakage current due to spikes, deterioration of characteristics, occurrence of defective products, etc.

〔課題を解決するための手段〕 本発明は、例えば第1図Aに示すように下層絶縁層(2
1)と、これの上に再熔融可能な上層絶縁膜(22)を
所要の厚さtに形成する工程と、これら上層絶縁膜(2
2)と下層絶縁1!(21)とを貫通してコンタクト窓
(23)を穿設する工程と、第1図Cに示すようにこの
コンタクト窓(23)内のほぼ下層絶縁層(21)のみ
によるコンタクト窓(23)の底部内に限定的に導電材
(24)を埋込む工程と、その上層絶縁膜(22)のコ
ンタクト窓(23)の周縁の肩部(22a)を第1図り
に示すようになだらかにする上層絶縁膜(22)に対す
る再熔融工程と、第1図Fに示すようにコンタクト窓(
23)内の導電材(24)上に跨ってバリア層を下地層
として有する電極ないしは配線金属層(25)を被着し
てこの電極ないしは配線金属層(25)の埋込み型コン
タクト部を形成する工程とをとる。
[Means for Solving the Problems] The present invention provides, for example, a lower insulating layer (2) as shown in FIG. 1A.
1), a step of forming a remeltable upper layer insulating film (22) to a required thickness t, and
2) and lower layer insulation 1! (21) to form a contact window (23) through the contact window (23), and as shown in FIG. The process of embedding a conductive material (24) in a limited manner in the bottom of the contact window (23) and smoothing the shoulder (22a) at the periphery of the contact window (23) of the upper layer insulating film (22) as shown in the first figure. The re-melting process for the upper insulating film (22) and the contact window (
23) An electrode or wiring metal layer (25) having a barrier layer as a base layer is applied over the conductive material (24) in the electrode or wiring metal layer (25) to form a buried contact portion of the electrode or wiring metal layer (25). Take the process.

〔作用〕[Effect]

上述した本発明方法によれば、上層絶縁膜(22)を設
けてコンタクト窓(23)内に埋込んだ導電材(24)
に対して電極ないしは配線金属層(25)を被着形成す
るに先立って上層絶縁膜(22)の肩部(22a)を、
これの再熔融によってなだらかな面とするようにしたの
でこれの上に形成される電極ないしは配線金属層(25
)、したがってその下地バリア層はなだらかな被着面上
に形成されることによって段切れの発生、導電材(24
)に対するカバレージの低下が回避されバリア層の被着
が良好に行われることによって確実にそのバリア金属層
としての機能を奏することができて、コンタクト窓(2
3)内の埋込み導電材(4)、或いはその下の例えば半
導体基体のSiとの反応や、第3図で説明したようなス
パイりの発生を回避でき、これによって接合の破壊。
According to the method of the present invention described above, the conductive material (24) provided with the upper insulating film (22) and embedded in the contact window (23)
Before depositing the electrode or wiring metal layer (25) on the upper insulating film (22), the shoulder (22a) of the upper insulating film (22) is
By remelting this, a smooth surface was created, so the electrode or wiring metal layer (25
), therefore, the underlying barrier layer is formed on a smooth adhesion surface, causing breakage and conductive material (24
), and the barrier layer is properly adhered to the contact window (2), thereby ensuring that it can function as a barrier metal layer.
3) It is possible to avoid reactions with the embedded conductive material (4) or the underlying Si of the semiconductor substrate, for example, and the occurrence of spikes as explained in FIG. 3, thereby causing breakdown of the bond.

リークの発生、その他信転性及び特性劣化を来すような
不都合を回避できる。
It is possible to avoid the occurrence of leaks and other inconveniences that cause reliability and characteristic deterioration.

〔実施例〕〔Example〕

第1図を参照して本発明による埋込み型コンタクト部の
形成方法を、シリコン半導体基体あるいは例えば絶縁性
サブストレイト上にシリコン半導体層を有するシリコン
半導体基体(20)上に形成した回路素子の各部に対し
て電極ないしは配線金属層をコンタクトする場合につい
て例示する。この場合、シリコン半導体基体(21)に
pnn接合炉形成され、このpnn接合炉形成する第1
及び第2の領域(31)及び(32)に対してそれぞれ
電極ないしは配線金属層のコンタクトを行おうとする場
合である。
Referring to FIG. 1, the method for forming a buried contact portion according to the present invention will be described in detail in each part of a circuit element formed on a silicon semiconductor substrate or, for example, a silicon semiconductor substrate (20) having a silicon semiconductor layer on an insulating substrate. On the other hand, a case where an electrode or a wiring metal layer is contacted will be exemplified. In this case, the silicon semiconductor substrate (21) is formed in a pnn junction furnace, and the first
This is a case where electrodes or wiring metal layers are to be contacted to the second regions (31) and (32), respectively.

この場合、半導体基体(20)上に例えばSiO□より
なる下層絶縁層(21)が所要の厚さに形成され、これ
の上に所要の厚さtを有し再熔融可能な絶縁層例えばり
んシリケイトガラス(PSG) 、ボロンリんシリケイ
トガラス(BPSG) 、砒素シリケイトガラス(As
SG)等よりなる上層絶縁膜(22)を形成する。
In this case, a lower insulating layer (21) made of, for example, SiO□ is formed on the semiconductor substrate (20) to a required thickness, and on top of this a remeltable insulating layer (21) of, for example, phosphorus, has a required thickness t. Silicate glass (PSG), boron phosphorus silicate glass (BPSG), arsenic silicate glass (As
An upper layer insulating film (22) made of SG) or the like is formed.

そして、これら上層絶縁膜(22)、下層絶縁膜(21
)の全厚さに渡って第1及び第2の領域(31)及び(
32)上に、それぞれフォトリソグラフィの適用及び異
方性RIE等の基体(20)の面に対し垂直方向の異方
性を有するエツチングによってコンタクト窓(23)を
穿設する。
These upper layer insulating film (22) and lower layer insulating film (21)
) over the entire thickness of the first and second regions (31) and (
32) A contact window (23) is formed thereon by photolithography and anisotropic etching perpendicular to the plane of the substrate (20), such as anisotropic RIE.

第1図Bに示すように、コンタクト窓(23)内を埋込
んで全面的に多結晶シリコン層(34)をLPCVD法
等によって被着形成する。この場合、多結晶シリコン層
(34)の表面がほぼ平坦となる厚さに形成するかある
いは多結晶シリコン層(34)上に図示しないがフォト
レジスト層等を塗布して表面が平坦となるように塗布す
る。
As shown in FIG. 1B, a polycrystalline silicon layer (34) is deposited over the entire surface of the contact window (23) by LPCVD or the like. In this case, the polycrystalline silicon layer (34) is formed to a thickness that makes the surface almost flat, or a photoresist layer (not shown) is coated on the polycrystalline silicon layer (34) to make the surface flat. Apply to.

その後、第1図Cに示すように、多結晶シリコン層(3
4)の表面あるいはこれの上に形成したレジスト層の表
面から異方性エツチングによってその表面平坦面に対し
て直交する方向にエツチングすなわちコンタクト窓(2
3)の深さ方向にエツチング例えば異方性RIEを進行
させる。この場合、少くとも上層絶縁膜(22)上とこ
の上層絶縁膜(22)に穿設されたコンタクト窓(23
)の厚み分に渡って多結晶シリコン層(34)を排除し
て下層絶縁層(21)の厚さに相当するコンタクト窓(
23)の底の部分に限定的に多結晶シリコン層(34)
が残存するまでエツチングを進行させる。その後、例え
ばイオン注入によって導電材(34)中に不純物を高濃
度をもってイオン注入しこれを低比抵抗化して導電材(
24)とする。このようにして構成された導電材(24
)は、各コンタクト窓(23)に関してそれぞれ独立に
分離して形成されるがこの導電材(24)上には、凹部
(26)が存在する。そして、この場合この凹部(26
)の深さが上層絶縁膜(22)の厚さLとほぼ一致する
ように予めこの厚さLを選定するものとする。
Thereafter, as shown in FIG. 1C, a polycrystalline silicon layer (3
4) or the surface of the resist layer formed thereon by anisotropic etching in a direction perpendicular to the flat surface of the contact window (2).
3) Proceed etching, for example, anisotropic RIE, in the depth direction. In this case, the contact window (23) formed at least on the upper insulating film (22) and in the upper insulating film (22)
) by removing the polycrystalline silicon layer (34) over the thickness of the lower insulating layer (21) to form a contact window (
Polycrystalline silicon layer (34) limited to the bottom part of 23)
Etching is continued until . Thereafter, impurities are ion-implanted into the conductive material (34) at a high concentration by ion implantation, for example, to lower the resistivity of the conductive material (34).
24). The conductive material (24
) are formed independently and separately for each contact window (23), and a recess (26) is present on the conductive material (24). In this case, this recess (26
) is selected in advance so that the depth of the upper insulating film (22) substantially matches the thickness L of the upper insulating film (22).

次に、第1図りに示すように、上層絶縁膜(22)を加
熱再溶融(軟化を含む)を行ってすなわちリフローして
そのコンタクト窓(23)の開口端内周縁の肩部(22
a)をなからかな丸味を帯びた面とする。
Next, as shown in the first diagram, the upper insulating film (22) is heated and remelted (including softening), that is, reflowed, and the shoulder (22) at the inner peripheral edge of the opening end of the contact window (23) is
A) is a surface with a gentle roundness.

第1図Eに示すようにコンタクト窓(23)内の導電材
(24)上に跨って電極なしいは配線金属層(35)を
形成する。この金属J’! (35)は、例えばTi層
及びTiN層の積層によってバリアメタルの下地層と、
MSi層とを順次蒸着あるいはスパッタによって形成す
る。この場合、上層絶縁膜(22)の肩部(22a)が
なだらかな面とされていることによって下地バリア層に
おいても何等段切れ等が発生することがなく、良好なカ
バレージをもってコンタクト窓(23)の導電材(24
)の凹部(26)内に入り込んで密に被着形成される。
As shown in FIG. 1E, an electrode or wiring metal layer (35) is formed over the conductive material (24) within the contact window (23). This metal J'! (35), for example, a barrier metal underlayer formed by laminating a Ti layer and a TiN layer;
A MSi layer is sequentially formed by vapor deposition or sputtering. In this case, since the shoulder portion (22a) of the upper layer insulating film (22) is a gentle surface, no breakage occurs in the underlying barrier layer, and the contact window (23) has good coverage. conductive material (24
) into the recess (26) and is formed in a dense manner.

その後、第1図Fに示すように例えばフォトリソグラフ
ィによるパターンエツチングによって金属層(35)の
バターニングを行ってそれぞれコンタクト窓(23)上
において所要のパターンの電極ないしは配線金属層(2
5)を形成する。このようにすれば各電極ないしは配線
金属層(25)がそれぞれコンタクト窓(23)内に埋
込まれた導電材(24)を介して第1及び第2の領域(
31)及び(32)に電気的にコンタクトされる。そし
て、このような構成によればアスペクト比の大なるコン
タクト窓(23)内といえども例えば低比抵抗多結晶シ
リコン層による導電材(24)が例えばLPGVDによ
って埋込まれているために確実に電極ないしは配線金属
層の各領域(31)及び(32)に対するコンタクトが
なされる。
Thereafter, as shown in FIG. 1F, the metal layer (35) is patterned by pattern etching, for example, by photolithography, and a desired pattern of the electrode or wiring metal layer (2) is formed on each contact window (23).
5) Form. In this way, each electrode or wiring metal layer (25) is connected to the first and second regions (
31) and (32). According to such a configuration, even within the contact window (23) having a large aspect ratio, the conductive material (24) made of, for example, a low resistivity polycrystalline silicon layer is embedded by, for example, LPGVD, so that the contact window (23) can be reliably Contact is made to each region (31) and (32) of the electrode or wiring metal layer.

尚、上述した例においては、半導体基体(20)の第1
及び第2の領域(31)及び(32)に対する電極ない
しは配線金属層(25)のコンタクトを行う場合に本発
明方法を適用した場合であるが、例えば半導体基体(2
0)上に形成された層間絶縁層を介して多層構造を有す
る電極ないしは配線金属層においてその層間絶縁層にコ
ンタクト窓を穿設して電極ないしは配線金属層相互のコ
ンタクトいわゆるヴイアホールコンタクトを行う場合に
おいても本発明を適用することができる。
In addition, in the above-mentioned example, the first
This is a case where the method of the present invention is applied when contacting the electrode or wiring metal layer (25) to the second regions (31) and (32).
0) A contact window is formed in the interlayer insulating layer in the electrode or wiring metal layer having a multilayer structure via the interlayer insulating layer formed above, so that contact between the electrodes or the wiring metal layers is made so-called via-hole contact. The present invention can also be applied in such cases.

また、上述した例においては導電材(24)が低比抵抗
多結晶シリコン層によって構成した場合であるが、これ
を多結晶シリコン上に金属層を被着して金属シリコン化
合物としたシリサイドないしはポリサイド層によって構
成することもできる。
Further, in the above-mentioned example, the conductive material (24) is composed of a low resistivity polycrystalline silicon layer, but this can be replaced by silicide or polycrystalline silicon compound formed by depositing a metal layer on polycrystalline silicon. It can also be composed of layers.

〔発明の効果〕〔Effect of the invention〕

上述した本発明方法によれば、上層絶縁膜(22)を設
はコンタクト窓(23)内に埋込んだ導電材(24)に
対して電極ないしは配線金属層(25)を被着形成する
に先立って上層絶縁膜(22)の肩部(22a)を、こ
れの再熔融によってなだらかな面とするようにしたので
これの上に形成される電極ないしは配線金属層(25)
、したがってその下地バリア層はなだらかな被着面上に
形成されることによって段切れの発生、導電材(24)
に対するカバレージの低下が回避されその被着が良好に
行われることによって確実にそのバリア金属層としての
機能を奏することができて、コンタクト窓(23)内の
埋込み導電材(4)、或いはその下の例えば半導体基体
のSiとの反応や、第3図で説明したようなスパイクの
発生を回避でき、これによって接合の破壊、す〒りの発
生その他信頼性及び特性劣化W、不良品の発生を回避で
きる。
According to the method of the present invention described above, the upper insulating film (22) is provided and the electrode or wiring metal layer (25) is formed on the conductive material (24) embedded in the contact window (23). The shoulder portion (22a) of the upper insulating film (22) was previously remelted to give it a smooth surface, so that the electrode or wiring metal layer (25) formed thereon
Therefore, the underlying barrier layer is formed on a smooth adhesion surface, causing breakage and conductive material (24).
By avoiding a decrease in coverage and ensuring good adhesion, it can reliably function as a barrier metal layer, and the buried conductive material (4) in the contact window (23) or underneath it can be reliably performed. For example, reactions with Si in the semiconductor substrate and the occurrence of spikes as explained in Fig. 3 can be avoided, thereby preventing junction breakdown, cracking, other reliability and characteristic deterioration, and the production of defective products. It can be avoided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図A−Fは本発明による埋込み型コンタクト部の形
成方法の一例の各工程における要部の路線的拡大断面図
、第2図A−Dは従来方法の各工程における路線的拡大
断面図、第3図はMスパイクの説明図である。 (20)は半導体基体、(21)は下層絶縁層、(22
)は上層絶縁膜、(23)はコンタクト窓、(24)は
導電材、(26)は凹部、(22a)は肩部、(25)
は電極ないしは配線金属層である。 代 理 人 松 隈 秀 盛 第1 図 第2図 第3図
FIGS. 1A-F are enlarged sectional views of essential parts in each step of an example of the method for forming a buried contact portion according to the present invention, and FIGS. 2A-D are enlarged sectional views of main parts in each step of a conventional method. , FIG. 3 is an explanatory diagram of M spike. (20) is a semiconductor substrate, (21) is a lower insulating layer, (22)
) is the upper insulating film, (23) is the contact window, (24) is the conductive material, (26) is the recess, (22a) is the shoulder, (25)
is an electrode or a wiring metal layer. Agent Hidemori Matsukuma Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】 下層絶縁層上に、再熔融可能な上層絶縁膜を所要の厚さ
に形成する工程と、 上記上層絶縁膜と上記下層絶縁層とを貫通してコンタク
ト窓を穿設する工程と、 このコンタクト窓のほぼ下層絶縁層のみによるコンタク
ト窓底部内に限定的に導電材を埋込む工程と、 上記上層絶縁膜の上記コンタクト窓周縁の肩部をなだら
かにする上記上層絶縁層の再熔融工程と、上記コンタク
ト窓内の上記導電材上に跨ってバリア層を下地層として
有する電極ないしは配線金属層を被着してこの電極ない
しは配線金属層のコンタクト部を形成する工程と を有することを特徴とする埋込み型コンタクト部の形成
方法。
[Claims] A step of forming a remeltable upper insulating film to a desired thickness on the lower insulating layer, and forming a contact window through the upper insulating film and the lower insulating layer. a step of embedding a conductive material in a limited manner into the bottom of the contact window formed almost only by the lower insulating layer of the contact window; a remelting step; and a step of depositing an electrode or wiring metal layer having a barrier layer as a base layer over the conductive material in the contact window to form a contact portion of the electrode or wiring metal layer. A method for forming a buried contact portion, characterized in that:
JP25367289A 1989-09-28 1989-09-28 Method of forming buried contact Pending JPH03116722A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25367289A JPH03116722A (en) 1989-09-28 1989-09-28 Method of forming buried contact

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25367289A JPH03116722A (en) 1989-09-28 1989-09-28 Method of forming buried contact

Publications (1)

Publication Number Publication Date
JPH03116722A true JPH03116722A (en) 1991-05-17

Family

ID=17254563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25367289A Pending JPH03116722A (en) 1989-09-28 1989-09-28 Method of forming buried contact

Country Status (1)

Country Link
JP (1) JPH03116722A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780811A (en) * 1993-12-09 1998-07-14 Isuzu Ceramics Research Institute Co., Ltd. Electrically heated diesel particulate filter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780811A (en) * 1993-12-09 1998-07-14 Isuzu Ceramics Research Institute Co., Ltd. Electrically heated diesel particulate filter

Similar Documents

Publication Publication Date Title
CA1248641A (en) Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US8592884B2 (en) Semiconductor device including capacitor
JPH1154627A (en) Semiconductor device having fuse and formation thereof
JPH0214552A (en) Method of forming at least one additional level metal interconnection so as to be brought into contact with metal of lower level in semiconductor device
JPH03116722A (en) Method of forming buried contact
JP3270863B2 (en) Semiconductor device
JPH04355951A (en) Semiconductor device and manufacture thereof
JP2805840B2 (en) Semiconductor device and multilayer wiring forming method thereof
KR100467815B1 (en) Semiconductor device and fabrication method thereof
JP2555755B2 (en) Semiconductor device and manufacturing method thereof
JP2621287B2 (en) Method of forming multilayer wiring layer
JP3413697B2 (en) Wiring formation method
KR920001913B1 (en) Method of fabricating semiconductor device with pattern layer
KR100408683B1 (en) Method for forming contact of semiconductor device
JPH08330251A (en) Manufacture of semiconductor device
KR100315849B1 (en) a forming method of a contact for multi-level interconnects
JPH03138939A (en) Method for forming embedded type contact part
JPH0837235A (en) Formation of metal wiring
JPH0927547A (en) Multilayered wiring of semiconductor element and its formation
JPS63311724A (en) Manufacture of semiconductor device
JP2000182992A (en) Manufacture of semiconductor device
JPS6148940A (en) Method of forming electrode of semiconductor device
JPH04326553A (en) Manufacture of semiconductor device
JPH06244180A (en) Semiconductor device and its manufacture
JP2000114299A (en) Semiconductor integrated device and manufacture of the same