JPH03113913A - Semiconductor switch - Google Patents

Semiconductor switch

Info

Publication number
JPH03113913A
JPH03113913A JP2102967A JP10296790A JPH03113913A JP H03113913 A JPH03113913 A JP H03113913A JP 2102967 A JP2102967 A JP 2102967A JP 10296790 A JP10296790 A JP 10296790A JP H03113913 A JPH03113913 A JP H03113913A
Authority
JP
Japan
Prior art keywords
current
switch
terminal
transistor
pnpn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2102967A
Other languages
Japanese (ja)
Other versions
JPH056932B2 (en
Inventor
Mitsuo Matsuyama
光男 松山
Shinji Okuhara
奥原 真治
Akio Sagawa
佐川 昭男
Yasunobu Inabe
井鍋 泰宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Nippon Telegraph and Telephone Corp filed Critical Hitachi Ltd
Priority to JP2102967A priority Critical patent/JPH03113913A/en
Publication of JPH03113913A publication Critical patent/JPH03113913A/en
Publication of JPH056932B2 publication Critical patent/JPH056932B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Thyristor Switches And Gates (AREA)
  • Electronic Switches (AREA)

Abstract

PURPOSE:To surely detect on/off of a main current by providing a 2nd anode terminal for detecting the on/off state of the main current to a main current switch circuit. CONSTITUTION:The on-control is implemented by supplying an on-driving current from a gate G, a 4-terminal PNPN switch 2 is turned on, then transistors(TRs) Q5, Q6 are turned on and a load current flows from a 1st anode A to a cathode K. Moreover, since a TR Q12 is simultaneously turned on, an on-detection current flows from a 2nd anode A2 to the cathode K. Then the off-control is implemented by supplying an off-driving current from an off-control input terminal B to interrupt a load current flowing to the anode A1 to the cathode K. Thus, the detection characteristic is ensured and the occupied area for the detection element is decreased, then high circuit integration is attained.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はPNPNスイッチを含んだ半導体スイッチに係
り、特に主電流のオン・オフ状態を外部から適確に検出
でき、かつ、半導体集積化しやすい半導体スイッチに関
するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a semiconductor switch including a PNPN switch, and in particular, a semiconductor switch that can accurately detect the on/off state of the main current from the outside and is easy to integrate into semiconductors. This invention relates to semiconductor switches.

〔従来の技術〕[Conventional technology]

一般に、半導体スイッチとしてのPNPNスイッチは、
トランジスタスイッチに較べて双方向に高耐圧が得られ
ること、オン抵抗を低くできること、大電流通電時にも
オン電圧を低くできることなどの利点がある。しかし、
同時に自己保持機能を有するために、オン・オフスイッ
チとして用いる場合には、オフ制御が比較的離しいとい
う欠点を有している。
Generally, a PNPN switch as a semiconductor switch is
Compared to transistor switches, they have advantages such as high bidirectional breakdown voltage, low on-resistance, and low on-voltage even when a large current is applied. but,
At the same time, since it has a self-holding function, when used as an on/off switch, it has the disadvantage that off control is relatively distant.

負荷電流を変えずにPNPNスイッチをオフさせるには
、ゲート・カソード間を過渡的に短絡して一時的に保持
電流を高め、負荷電流を保持できなくする方法と、ゲー
トに逆電流を与えてオフさせる方法とがあり、電流切断
能力や外部回路条件によって使い分けられる。
To turn off a PNPN switch without changing the load current, there are two methods: transiently shorting the gate and cathode to temporarily increase the holding current, making it impossible to hold the load current, and applying a reverse current to the gate. There are different ways to turn it off, which can be used depending on the current cutting ability and external circuit conditions.

さて、これらの方法を用いて構成したオン・オフスイッ
チにおいて、自己保持機能を有するがためスイッチのオ
ン・オフ状態の検出を必要とする場合がある。PNPN
スイッチは、オフ駆動の時点から電荷の蓄積時間に起因
するターンオフ時間の分だけ遅れてオフ状態となるが、
スイッチの用途によっては、この遅れ時間のために外部
制御上で不都合を生ずる。例えば、PNPNスイッチを
用いたオン・オフスイッチ2個で電流切換スイッチを構
成した場合に、先ず、一方のスイッチをパルス的にオフ
駆動してから他方のスイッチをパルス的にオン駆動して
負荷電流を切換えようとしたとき、オフ駆動を受けたス
イッチが完全にオフ状態とならぬまま、他方のスイッチ
がオンとなり、同時に2個のスイッチがオン状態を保つ
ケースが出てくる。これは、ゲート制御が無くとも主電
極間が外部的に通電可能状態にあればオン保持動作を続
けるPNPNスイッチの自己保持機能と、−般にターン
オフ時間がターンオン時間より長いことに起因する現象
である。このような誤動作を防ぐためには、スイッチの
負荷電流がどの時点でオフしたかを検出しておく方法が
必要になる。
Now, since the on/off switch constructed using these methods has a self-holding function, it may be necessary to detect the on/off state of the switch. PNPN
The switch enters the off state with a delay of the turn-off time caused by the charge accumulation time from the time of off-drive, but
Depending on the application of the switch, this delay time may cause problems with external control. For example, when a current selection switch is configured with two on/off switches using PNPN switches, first, one switch is driven off in a pulsed manner, and then the other switch is driven on in a pulsed manner to control the load current. When trying to switch, there are cases where the switch that receives the OFF drive does not completely turn off, and the other switch turns on, causing both switches to remain on at the same time. This is a phenomenon caused by the self-holding function of the PNPN switch, which continues to operate as long as the main electrodes are externally conductive even without gate control, and the fact that the turn-off time is generally longer than the turn-on time. be. In order to prevent such malfunctions, a method is required to detect at what point the load current of the switch is turned off.

第1図に、オフ検出機能をもたせたオン・オフスイッチ
の回路構成を示す、第1図において、PNPトランジス
タQ1とNPNトランジスタQ2とで等測的に構成され
るPNPNスイッチ1のオン制御、オフ制御は、それぞ
れゲートG、オフ制御入力端子Bに駆動電流を加えるこ
とで成され、この結果、外部回路の負荷抵抗R2と電源
■1とで定まる負荷電流をオン・オフできる。ここで、
抵抗R1はPNPNスイッチ1のdv/dt効果による
誤動作を防止するもので、PNPNスイッチ1のゲート
点弧感度はこの抵抗R1によって定まる。
Figure 1 shows the circuit configuration of an on/off switch with an off detection function. Control is achieved by applying drive currents to the gate G and OFF control input terminal B, respectively, and as a result, the load current determined by the load resistor R2 of the external circuit and the power source 1 can be turned on and off. here,
The resistor R1 prevents the PNPN switch 1 from malfunctioning due to the dv/dt effect, and the gate firing sensitivity of the PNPN switch 1 is determined by this resistor R1.

また、トランジスタQ3はPNPNスイッチ1のゲート
G及びカソードに間を一時的に短絡して。
Further, the transistor Q3 is temporarily short-circuited between the gate G and cathode of the PNPN switch 1.

PNPNスイッチ1の最小保持電流値を高め、オフ状態
へ移行させるものである。
This increases the minimum holding current value of the PNPN switch 1 and shifts it to the off state.

さらに、トランジスタQ4はPNPNスイッチ1のオン
・オフ状態を検出するためのものである。
Furthermore, the transistor Q4 is for detecting the on/off state of the PNPN switch 1.

すなわち、トランジスタQ2.Q4において、そのベー
ス、エミッタをそれぞれ共通接続する構成としているた
め、トランジスタQ2.Q4はほぼ同一のベース・バイ
アス条件となり、それぞれのコレクタ電流もほぼ等しい
ものとなる。ここでトランジスタQ2のコレクタ電流は
PNPNスイッチ1のアノード電流の一部であるから、
トランジスタQ4のコレクタ電流を監視すれば、PNP
Nスイッチ1のオン・オフ状態を検出できることになる
。第2図は上記の動作波形を略示したものであり、I(
+はオン関動電流、■3はオフ祁動電流、■、はアノー
ド電流、ICは1−ランジスタQ4のコレクタ電流をそ
れぞれ示す。第2図から明らかなように、PNPNスイ
ッチ1のアノード電流工^のオン・オフ情報は、トラン
ジスタQ4のコレクタ電流ICの有無、すなわち第1図
の抵抗R3の電圧降下から検出できる。
That is, transistor Q2. Since the base and emitter of transistor Q4 are connected in common, transistors Q2. Q4 has substantially the same base bias condition, and their respective collector currents also become substantially equal. Here, since the collector current of transistor Q2 is a part of the anode current of PNPN switch 1,
If the collector current of transistor Q4 is monitored, PNP
This means that the on/off state of the N switch 1 can be detected. FIG. 2 schematically shows the above operating waveforms, and shows I(
+ indicates the on-related current, 3 indicates the off-current, 2 indicates the anode current, and 1 indicates the collector current of the transistor Q4. As is clear from FIG. 2, the on/off information of the anode current of the PNPN switch 1 can be detected from the presence or absence of the collector current IC of the transistor Q4, that is, from the voltage drop across the resistor R3 in FIG.

〔発明が解決しようとする課題〕 しかしながら、第1図に示す回路構成には次の如き欠点
がある。第1の欠点は、□オフ検出が時間的に正確でな
いことである。通常、PNPNスイッチ1とトランジス
タQ4とは、それぞれ個別のデバイスになるから、大き
さ、形状が異なること、外部負荷条件を常に同一にはで
きないことから、ターンオフ時間が異なってくる。さら
に、PNPNスイッチ1のターンオフ時間は、構成トラ
ンジスタQ層、Q2のターンオフ時間の和となる傾向を
持つため、トランジスタQ4では正確なオフ検出ができ
ない、すなわち、第1図においてオフ駆動したときに、
トランジスタQ2.Q4はトランジスタQ3によって同
時にベース・エミッタ間を短絡されるため、速やかにオ
フとなるが、PNPトランジスタQ1はその時点からオ
フに向かう。
[Problems to be Solved by the Invention] However, the circuit configuration shown in FIG. 1 has the following drawbacks. The first drawback is that □off detection is not temporally accurate. Normally, the PNPN switch 1 and the transistor Q4 are separate devices, so their turn-off times differ because they have different sizes and shapes, and because the external load conditions cannot always be the same. Furthermore, since the turn-off time of the PNPN switch 1 tends to be the sum of the turn-off times of the component transistors Q layer and Q2, accurate off detection cannot be performed with the transistor Q4. That is, when driven off in FIG.
Transistor Q2. Since the base and emitter of Q4 are simultaneously short-circuited by the transistor Q3, the transistor Q4 quickly turns off, but the PNP transistor Q1 turns off from that point on.

この結果、第2図のt4.tsとして示す如く、PNP
Nスイッチ1が完全にオフする前にオフ検出をしてしま
い、その目的を充分に果たしていない。
As a result, t4 in FIG. PNP as shown as ts
Since the off detection is performed before the N switch 1 is completely off, the purpose is not fully achieved.

第2の欠点は、オフ検品用にトランジスタQ4を追加す
るため素子数が増えることである。これは。
The second drawback is that the number of elements increases because the transistor Q4 is added for off-state inspection. this is.

半導体集積回路化を考えたときに素子占有面積が増加す
ることであり、経済性の観点から望ましくない。
When considering semiconductor integrated circuits, the area occupied by the element increases, which is undesirable from an economical point of view.

以上のように、従来技術による半導体スイッチでは、オ
フ検出特性が不充分なものであり、かつ素子占有面積も
大きいという欠点があった。
As described above, the semiconductor switches according to the prior art have disadvantages in that the off-detection characteristics are insufficient and the device occupies a large area.

本発明の目的は、主電流のオン・オフ検出特性が適確で
あり、しかも、素子占有面積が小さく集積化に適した半
導体スイッチを得ることにある。
An object of the present invention is to obtain a semiconductor switch which has accurate main current on/off detection characteristics, has a small element occupation area, and is suitable for integration.

〔課題を解決するための手段〕[Means to solve the problem]

この目的のために、本発明は主電流スイッチ回路に主電
流のオン・オフ状態検出用の第2のアノード端子を設け
て、適確な主電流のオン・オフ検出ができるように構成
したことを特徴とする。
For this purpose, the present invention provides a main current switch circuit with a second anode terminal for detecting the on/off state of the main current, so that it can accurately detect the on/off state of the main current. It is characterized by

〔実施例〕〔Example〕

以下、図面を用いて本発明の詳細な説明する。 Hereinafter, the present invention will be explained in detail using the drawings.

第3図は上記従来の半導体スイッチに改良を加えた半導
体スイッチの一例を示す回路構成図であり、Ql層、 
Q12. Q2は4端子PNPNスイツチ2を構成する
2個のPNP トランジスタと1個のNPNトランジス
タ、Q3はターンオフ用のNPNトランジスタ、R1は
dv/dt効果による誤動作の防止用抵抗、V層、R2
はそれぞれ負荷用電源と抵抗、V2.R3はそれぞれオ
ン・オフ検出用の電源と抵抗である。また、A1は第1
のアノード端子、A2は第2のアノード端子、Kはカソ
ード端子、Gはゲート端子、Bはオフ制御入力端子を示
す。本実施例においては、1−ランジスタQl層、 Q
12、Q2から成る4端子PNPNスイツチ2により半
導体スイッチの主電流スイッチ回路が構成さ九、NPN
トランジスタQ3と抵抗R1とにより半導体スイッチの
ターンオフ用スイッチ回路が構成されている。第3図の
回路構成において、オン制御はゲートGからオフ駆動電
流を供給することによって成され、Ql層、Q2で構成
されるPNPNスイッチがオン状態となり、外部回路の
電源V1と抵抗R2で定まる負荷電流がアノードA1か
らカソードにへ流れる。また、同時に012.Q2で構
成されるPNPNスイッチもオン状態となり、外部回路
の電源■2と抵抗R3で定まるオン検出電流がアノード
A2からカソードにへ流れる。次に、オフ制御はオフ制
御入力端子Bからオフ駆動電流を流し込むことによって
成され、トランジスタQ3がオン状態となり、PNPN
スイッチ2のゲートG・カソードに間、すなわち、トラ
ンジスタQ2のベース・エミッタ間を短絡することによ
フてPNPNスイッチの保持電流値を高め、アノードA
1からカソードKに向がって流れていた負荷電流をオフ
する。また、同時にアノードA2がらカソードKに向か
って流れていたオン検出電流もオフする。
FIG. 3 is a circuit configuration diagram showing an example of a semiconductor switch that is an improvement on the conventional semiconductor switch described above.
Q12. Q2 is two PNP transistors and one NPN transistor that constitute the 4-terminal PNPN switch 2, Q3 is an NPN transistor for turn-off, R1 is a resistor for preventing malfunction due to dv/dt effect, V layer, R2
are the load power supply and resistance, respectively, and V2. R3 is a power supply and a resistor for on/off detection, respectively. Also, A1 is the first
, A2 is the second anode terminal, K is the cathode terminal, G is the gate terminal, and B is the off control input terminal. In this example, 1-transistor Ql layer, Q
12. The main current switch circuit of the semiconductor switch is configured by the 4-terminal PNPN switch 2 consisting of Q2. 9. NPN
The transistor Q3 and the resistor R1 constitute a switch circuit for turning off the semiconductor switch. In the circuit configuration shown in Fig. 3, on control is achieved by supplying an off drive current from the gate G, and the PNPN switch composed of the Ql layer and Q2 is turned on, which is determined by the external circuit's power supply V1 and resistor R2. Load current flows from anode A1 to the cathode. Also, at the same time, 012. The PNPN switch constituted by Q2 is also turned on, and an on-detection current determined by the external circuit power supply (2) and resistor R3 flows from the anode A2 to the cathode. Next, off control is performed by injecting an off drive current from off control input terminal B, transistor Q3 is turned on, and the PNPN
By shorting between the gate G and cathode of switch 2, that is, between the base and emitter of transistor Q2, the holding current value of the PNPN switch is increased, and the anode A
The load current flowing from 1 to the cathode K is turned off. At the same time, the on-detection current flowing from the anode A2 toward the cathode K is also turned off.

さて、第3図図示の回路構成において、主電流のオン・
オフ検出は主電流が流れるPNPトランジスタQllと
ベース・コレクタを共通接続したPNPトランジスタQ
12のエミッタ電流の有無で行われる。PNPNスイッ
チのターンオフ動作において、先ず、NPNトランジス
タQ2がトランジスタQ3によってベース・エミッタ間
を短絡させることでオフになり、次いでPNP トラン
ジスタQl層、 Q12が同時にオフに向かうために、
アノードA層、A2からの流入電流がオフとなる時間は
ほぼ同様のものとなる。PNPNスイッチのターンオン
動作に関しても同じように、NPN トランジスタQ2
がオンとなってからPNP トランジスタQl層、 Q
12が同時にオンに向かう。この結果、第2のアノード
A2からの流入電流の有無は、適確な時間で主電流のオ
ン・オフ状態を示すことになり、オン・オフ検出特性の
適確な半導体スイッチが得られるものである。
Now, in the circuit configuration shown in Figure 3, the main current is on/off.
Off detection is performed using a PNP transistor Qll through which the main current flows and a PNP transistor Q whose base and collector are commonly connected.
12 with or without emitter current. In the turn-off operation of the PNPN switch, first, the NPN transistor Q2 is turned off by shorting its base and emitter by the transistor Q3, and then the PNP transistors Q1 and Q12 are turned off at the same time.
The times during which the inflow currents from the anodes A and A2 are turned off are approximately the same. Similarly, regarding the turn-on operation of the PNPN switch, the NPN transistor Q2
After turning on, the PNP transistor Ql layer, Q
12 turn on at the same time. As a result, the presence or absence of an inflow current from the second anode A2 indicates the on/off state of the main current at an appropriate time, making it possible to obtain a semiconductor switch with accurate on/off detection characteristics. be.

また、第3図図示の4端子PNPNスイツチ2は一体構
造のデバイスとすることができる。第4図は、この4端
子PNPNスイツチ2の断面構造を図示したものであり
、10はN形半導体基板、11゜12、13はP膨拡散
層、14はN膨拡散層を示し、15は酸化膜、16a 
、 16b 、 16c 、 16dは金属配線層をそ
わぞれ示す、4端子PNPNスイツチ2の第1のアノー
ド端子A1は、P形波散層11を経て金属配線層16a
から取出し、同様に第2のアノード端子A2.ゲート端
子G、カソード端子にはそれぞれP形拡散/913. 
P形拡散M12. N膨拡散層14を経て金属配線層1
6b 、 16c 、 16dから取出す。
Furthermore, the four-terminal PNPN switch 2 shown in FIG. 3 can be a device of integral construction. FIG. 4 shows the cross-sectional structure of this four-terminal PNPN switch 2, where 10 is an N-type semiconductor substrate, 11°, 12, 13 is a P-swelled diffusion layer, 14 is an N-swelled diffusion layer, and 15 is an N-swelled diffusion layer. Oxide film, 16a
, 16b, 16c, and 16d respectively indicate metal wiring layers. The first anode terminal A1 of the four-terminal PNPN switch 2 passes through the P-type wave dispersion layer 11 to the metal wiring layer 16a.
Similarly, the second anode terminal A2. The gate terminal G and cathode terminal each have P type diffusion/913.
P-type diffusion M12. Metal wiring layer 1 via N expansion diffusion layer 14
Take out from 6b, 16c, 16d.

4端子PNPNスイツチ2を第4図の如く一体構造とで
きることから、第3図図示回路は素子占有面積の小さな
ものにできる。さらに1本発明者らの試作実験によれば
、第3図図示回路の動作として、むしろトランジスタQ
llがオフした後にトランジスタQ12がオフとなり、
主電流のオフ検出に時間余裕をもつことが判明した。す
なわち、第3図の回路を半導体集積化した場合には集積
度の高い経済的な設計ができ、かつ、主電流のオン・オ
フ検出が適確な半導体スイッチが得られるものである。
Since the four-terminal PNPN switch 2 can be formed into an integral structure as shown in FIG. 4, the circuit shown in FIG. 3 can occupy a small area. Furthermore, according to prototype experiments conducted by the present inventors, the operation of the circuit shown in FIG.
After ll turns off, transistor Q12 turns off,
It was found that there was sufficient time to detect the main current off. That is, when the circuit shown in FIG. 3 is integrated into a semiconductor, an economical design with a high degree of integration can be achieved, and a semiconductor switch can be obtained that can accurately detect on/off of the main current.

第5図は本発明による半導体スイッチの実施例を示す回
路構成図であり、第3図図示の回路構成に電流分流用の
トランジスタQ5.Q6を加えて、半導体スイッチとし
ての電流切断能力をさらに高めたものである。
FIG. 5 is a circuit configuration diagram showing an embodiment of the semiconductor switch according to the present invention, in which the circuit configuration shown in FIG. 3 includes a current shunting transistor Q5. By adding Q6, the current cutting ability as a semiconductor switch is further improved.

すなわち、本実施例では、トランジスタQ11゜Ql2
.Q2から成る4端子PNPNスイツチ2と、電流分流
用の第1および第2のトランジスタQ 5 。
That is, in this embodiment, the transistor Q11゜Ql2
.. A four-terminal PNPN switch 2 consisting of Q2 and first and second transistors Q5 for current shunting.

Q6とにより半導体スイッチの主電流スイッチ回路が構
成さJtている。第5図において第3図と同一部分は同
一の記号を用いているが、第3図で示した外部回路の電
源V層、V2と抵抗R2,R3は省略しである。この回
路構成においても、オン制御はゲートGからのオン駆動
電流の供給によって成され、まず4端子PNPNスイツ
チ2がオンとなり、次いでトランジスタQ5.Q6がオ
ン状態となって、第1のアノードA1からカソードにへ
負荷電流が流れる。また、同時にトランジスタQ12も
オン状態になっているから、第2のアノードA2からカ
ソードにへオン検出電流が流れる。
Q6 constitutes the main current switch circuit of the semiconductor switch. In FIG. 5, the same symbols are used for the same parts as in FIG. 3, but the power supply V layer, V2, and resistors R2, R3 of the external circuit shown in FIG. 3 are omitted. In this circuit configuration as well, on-control is achieved by supplying an on-drive current from the gate G, first turning on the four-terminal PNPN switch 2, then turning on the transistor Q5. Q6 is turned on, and a load current flows from the first anode A1 to the cathode. Furthermore, since the transistor Q12 is also in the on state at the same time, the on-detection current flows from the second anode A2 to the cathode.

次に、オフ制御もオフ制御入力端子Bからオン駆動電流
を流し込むことで成され、まずトランジスタQ3がオン
となり、4端子PNPNスイツチ2がターンオフして、
次いで電流分流用のトランジスタQ5.Q6がオフとな
り、アノードA1からカソードにへ流れていた負荷電流
を切断する。また、同時に第2のアノードA2からカソ
ードKに向かって流れていたオン検出電流もオフする。
Next, off control is also performed by injecting an on drive current from off control input terminal B, first transistor Q3 is turned on, 4-terminal PNPN switch 2 is turned off,
Next, a current shunting transistor Q5. Q6 turns off, cutting off the load current flowing from anode A1 to the cathode. At the same time, the on-detection current flowing from the second anode A2 toward the cathode K is also turned off.

本実施例においては、負荷電流がPNPNスイッチ2と
トランジスタQ5.Q6とに分流する構成であるため、
第3図図示の半導体スイッチよりさらに電流切断能力の
大きい半導体スイッチが得られる。また、第3図、第4
図での説明と同様に4端子PNPNスイツチ2は一体構
造とできるため、素子占有面積の小さなものとなる。
In this embodiment, the load current is connected to the PNPN switch 2 and the transistor Q5. Since the configuration is to separate the flow into Q6,
A semiconductor switch having a greater current cutting ability than the semiconductor switch shown in FIG. 3 can be obtained. Also, Figures 3 and 4
As explained in the figure, the four-terminal PNPN switch 2 can be formed into an integral structure, so that the device occupies a small area.

〔発明の効果〕〔Effect of the invention〕

以上、詳しく説明したように本発明は、主電流スイッチ
回路の第2のアノード端子から主電流のオン・オフ検出
を行うことによって、その検出特性が適確なものとなり
、かつ、この検出用の素子の占有面積を小さなものにで
きるので高集積化が可能であり、特性面および経済性に
優れた半導体スイッチを提供し得るものである。
As described above in detail, the present invention detects the on/off of the main current from the second anode terminal of the main current switch circuit, thereby making the detection characteristics accurate and Since the area occupied by the element can be reduced, high integration is possible, and a semiconductor switch with excellent characteristics and economical efficiency can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の半導体スイッチの回路構成図、第2図は
第1図の回路構成の動作波形図、第3図は従来の半導体
スイッチに改良を加えた半導体スイッチの−・例を示す
回路構成図、第4図は第3図に示した4端子NPNPス
イツチの構造断面図、第5図は本発明による半導体スイ
ッチの実施例を示す回路構成図である。 1・・・PNPNスイッチ、 2・・・4端子PNPNスイツチ、 Q層、Q2.Ql層、Ql2・・・PNPNスイッチ構
成用トランジスタ、 Q3.Q5.Q6・・・トランジスタ、A1・・・第1
のアノード端子、 A2・・・第2のアノード端子、 K・・・カソード端子、  G・・・ゲート端子、B・
・・オフ制御入力端子。 男 j図
Figure 1 is a circuit configuration diagram of a conventional semiconductor switch, Figure 2 is an operating waveform diagram of the circuit configuration in Figure 1, and Figure 3 is a circuit showing an example of a semiconductor switch that is an improvement on the conventional semiconductor switch. FIG. 4 is a structural sectional view of the four-terminal NPNP switch shown in FIG. 3, and FIG. 5 is a circuit diagram showing an embodiment of the semiconductor switch according to the present invention. 1... PNPN switch, 2... 4-terminal PNPN switch, Q layer, Q2. Ql layer, Ql2... PNPN switch configuration transistor, Q3. Q5. Q6...transistor, A1...first
anode terminal, A2... second anode terminal, K... cathode terminal, G... gate terminal, B...
...Off control input terminal. man j figure

Claims (1)

【特許請求の範囲】 1、主電極用の第1のアノード端子、カソード端子と、
制御用のゲート端子と、電流検出用の第2のアノード端
子とを有する主電流スイッチ回路と、 該主電流スイッチ回路のゲート・カソード端子間に接続
されたターンオフ用スイッチ回路とを備えた半導体スイ
ッチであって、 上記主電流スイッチ回路は、PNPNスイッチと、該P
NPNスイッチのN層、P層のうちの主電極用端子を除
く同一極性部分とぞれぞれベース、コレクタを接続した
電流検出用トランジスタと、第1および第2の電流分流
用トランジスタとから成り、 上記PNPNスイッチの一方の主電極端子は上記第1の
電流分流用トランジスタのエミッタに、上記PNPNス
イッチの他方の主電極端子は上記第2の電流分流用トラ
ンジスタのベースに接続され、上記第1の電流分流用ト
ランジスタのベース、コレクタはそれぞれ上記第2の電
流分流用トランジスタのコレクタ、エミッタに接続され
るとともに、 上記第1の電流分流用トランジスタのエミッタ、コレク
タをそれぞれ上記主電流スイッチ回路の主電極用の第1
のアノード端子、カソード端子と、また上記PNPNス
イッチのゲート端子、上記電流検出用トランジスタのエ
ミッタをそれぞれ上記主電流スイッチ回路の制御用のゲ
ート端子、電流検出用の第2のアノード端子として構成
し、 上記第1のアノード端子の流入電流のオン・オフ状態を
上記第2のアノード端子の流入電流によって検出するこ
とを特徴とする半導体スイッチ。
[Claims] 1. A first anode terminal for a main electrode, a cathode terminal,
A semiconductor switch comprising: a main current switch circuit having a gate terminal for control and a second anode terminal for current detection; and a turn-off switch circuit connected between the gate and cathode terminals of the main current switch circuit. The main current switch circuit includes a PNPN switch and the PNPN switch.
It consists of a current detection transistor whose base and collector are connected to parts of the N and P layers of the NPN switch with the same polarity, excluding the main electrode terminal, respectively, and first and second current shunting transistors. , one main electrode terminal of the PNPN switch is connected to the emitter of the first current shunting transistor, the other main electrode terminal of the PNPN switch is connected to the base of the second current shunting transistor, and the first The base and collector of the current shunting transistor are respectively connected to the collector and emitter of the second current shunting transistor, and the emitter and collector of the first current shunting transistor are respectively connected to the main current switching circuit. 1st for electrode
The anode terminal and cathode terminal of the PNPN switch, the gate terminal of the PNPN switch, and the emitter of the current detection transistor are configured as a gate terminal for controlling the main current switch circuit and a second anode terminal for current detection, respectively, A semiconductor switch characterized in that the on/off state of the inflow current of the first anode terminal is detected by the inflow current of the second anode terminal.
JP2102967A 1990-04-20 1990-04-20 Semiconductor switch Granted JPH03113913A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2102967A JPH03113913A (en) 1990-04-20 1990-04-20 Semiconductor switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2102967A JPH03113913A (en) 1990-04-20 1990-04-20 Semiconductor switch

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP19295181A Division JPS5895426A (en) 1981-12-02 1981-12-02 Semiconductor switch

Publications (2)

Publication Number Publication Date
JPH03113913A true JPH03113913A (en) 1991-05-15
JPH056932B2 JPH056932B2 (en) 1993-01-27

Family

ID=14341547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2102967A Granted JPH03113913A (en) 1990-04-20 1990-04-20 Semiconductor switch

Country Status (1)

Country Link
JP (1) JPH03113913A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3040971U (en) * 1997-02-27 1997-09-05 船井電機株式会社 Receiver

Also Published As

Publication number Publication date
JPH056932B2 (en) 1993-01-27

Similar Documents

Publication Publication Date Title
US4365170A (en) Semiconductor switch
US5173755A (en) Capacitively induced electrostatic discharge protection circuit
US5091664A (en) Insulated gate bipolar transistor circuit with overcurrent protection
US4994886A (en) Composite MOS transistor and application to a free-wheel diode
US20110074485A1 (en) Semiconductor circuit
US4547686A (en) Hybrid power semiconductor switch
US4611128A (en) Triac having a multilayer semiconductor body
JPH0642179B2 (en) Power transistor drive circuit with improved short-circuit protection function
KR100705727B1 (en) Pulsed bistable bidirectional electronic switch
US4041332A (en) Semiconductor switch device
US4112315A (en) Semiconductor switch circuit
US4990978A (en) Semiconductor device
JPH03235368A (en) Semiconductor device
US4723081A (en) CMOS integrated circuit protected from latch-up phenomenon
USRE34107E (en) Power transistor drive circuit with improved short circuit protection
US4071779A (en) Semiconductor switch
JPH03113913A (en) Semiconductor switch
JPH02130951A (en) Short circuit protection circuit for semiconductor element
US4039865A (en) Semiconductor switch
JPH0324816B2 (en)
US4614962A (en) Controlled electronic switching device for the suppression of transients
JPH03113914A (en) Semiconductor switch
US20060072260A1 (en) Electrostatic protection circuit
JPH04364784A (en) Mos type semiconductor element driving circuit
US4277696A (en) Semiconductor switch circuit