JPH03109664A - Information processor - Google Patents

Information processor

Info

Publication number
JPH03109664A
JPH03109664A JP24700789A JP24700789A JPH03109664A JP H03109664 A JPH03109664 A JP H03109664A JP 24700789 A JP24700789 A JP 24700789A JP 24700789 A JP24700789 A JP 24700789A JP H03109664 A JPH03109664 A JP H03109664A
Authority
JP
Japan
Prior art keywords
memory
processing
input
output
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24700789A
Other languages
Japanese (ja)
Inventor
Tamotsu Makino
牧野 保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP24700789A priority Critical patent/JPH03109664A/en
Publication of JPH03109664A publication Critical patent/JPH03109664A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

PURPOSE:To shorten the data processing time with the effective application secured with a memory processor by monitoring the actual memory processing time and input/output processing time and deciding the optimum number of divided memory processes based on the monitor result. CONSTITUTION:An information processor consists of a data process controller 1, a time monitor device 2, a main memory 3, plural memory processors 11, 12..., plural input/output processors 21, 22..., and plural disk devices 31, 32... respectively. The actual memory processing time and input/output processing time are monitored. Based on these monitor results, the number of divided memory processes are decided in relation to the input/output processes carried out by a single input/output processor. Then each of these divided memory processes is carried out by a single memory processor. Thus it is possible to attain the effective application of the memory processors and also to shorten the data processing time.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し、特に同時に動作できる複
数の入出力処理装置とメモリ処理装置とを備え、ファイ
ルのアクセスを伴う所定のデータ処理を同時に実行可能
な複数の入出力処理とメモリ処理とに分け、それらを各
々1つの入出力処理装置とメモリ処理装置とに分担させ
て前記所定のデータ処理を遂行する情報処理装置に関す
る。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an information processing device, and more particularly, to an information processing device that is equipped with a plurality of input/output processing devices and a memory processing device that can operate simultaneously, and that performs predetermined data processing involving file access. The present invention relates to an information processing apparatus that performs the predetermined data processing by dividing into a plurality of input/output processing and memory processing that can be executed simultaneously, and dividing them into one input/output processing device and one memory processing device.

〔従来の技術〕[Conventional technology]

従来、この種の情報処理装置では、大量のファイルに対
して条件検索や分類などの所定のデータ処理を行う場合
、そのデータ処理を同時に動作できる複数の入出力処理
に分けて各々の入出力処理をそれぞれ1つの入出力処理
装置に分担させて並行処理を行わせ、また、各々の入出
力処理装置の入出力処理にかかるデータに対するメモリ
処理を予め定められた同時実行可能な数のメモリ処理に
分けて各々のメモリ処理をそれぞれ1つのメモリ処理装
置に分担させて並行処理を行わせることで、データ処理
の高速化を図っていた。
Conventionally, in this type of information processing device, when performing predetermined data processing such as conditional search or classification on a large number of files, the data processing is divided into multiple input/output processes that can operate simultaneously. Each input/output processing device is assigned to perform parallel processing, and memory processing for data related to input/output processing of each input/output processing device is divided into a predetermined number of memory processes that can be executed simultaneously. The data processing speed has been increased by dividing the memory processing into one memory processing device and performing parallel processing.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来の情報処理装置によれば、1つのデータ処
理が複数の入出力処理とメモリ処理とに分けられ、それ
らが並行して処理されるので、そのような分割を行わず
単一の入出力処理装置とメモリ処理装置とを使用してデ
ータ処理を行う場合に比べて高速な処理が可能となる。
According to the conventional information processing device described above, one data process is divided into multiple input/output processes and memory processing, and these are processed in parallel, so a single input/output process is performed without such division. Faster processing is possible than when data processing is performed using an output processing device and a memory processing device.

しかし、従来の情報処理装置では、各々の入出力処理装
置の入出力処理にかかるデータに対するメモリ処理を予
め定められた個数の同時実行可能なメモリ処理に分けて
いたため、次のような問題点があった。
However, in conventional information processing devices, the memory processing for data related to the input/output processing of each input/output processing device is divided into a predetermined number of memory processings that can be executed simultaneously, resulting in the following problems. there were.

(])入出力処理装置による入出力処理時間が、メモリ
処理装置によるメモリ処理時間に比べ長い場合には、そ
のメモリ処理を同時に動作できる所定個数のメモリ処理
に分けて各々1つのメモリ処理装置に分担させても、入
出力処理時間がネックとなって全体の処理時間は短縮で
きず、多くのメモリ処理装置を使用する分だけ不利にな
る。
(]) If the input/output processing time by the input/output processing device is longer than the memory processing time by the memory processing device, the memory processing is divided into a predetermined number of memory processings that can operate simultaneously, and each memory processing device is processed by one memory processing device. Even if the processing is divided, the input/output processing time becomes a bottleneck, and the overall processing time cannot be shortened, which is disadvantageous due to the use of a large number of memory processing devices.

(2)入出力処理装置による入出力処理時間が、メモリ
処理装置によるメモリ処理時間に比べ短い場合には、同
時に動作させるメモリ処理の数をさらに増やせば、入出
力処理の遊び時間の短縮が可能な場合、よりデータ処理
時間を短縮できるが、メモリ処理の分割数が固定なので
、そのような対処ができない。
(2) If the input/output processing time by the input/output processing device is shorter than the memory processing time by the memory processing device, the idle time for input/output processing can be shortened by further increasing the number of memory processing operations that are performed simultaneously. In this case, the data processing time can be further reduced, but since the number of memory processing divisions is fixed, such a measure cannot be taken.

本発明はこのような事情に鑑みて為されたものであり、
その目的は、メモリ処理装置の有効な利用が図れると共
にデータ処理時間を極力短縮することができる情報処理
装置を提供することにある。
The present invention has been made in view of these circumstances,
The purpose is to provide an information processing device that can effectively utilize a memory processing device and reduce data processing time as much as possible.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は上記の目的を達成するために、互いに独立して
同時に動作でき、主記憶メモリ上のデータに対して所定
の処理を行う複数個のメモリ処理装置と、互いに独立し
て動作でき、補助記憶装置と主記憶メモリとの間の入出
力処理を行う複数個の入出力処理装置とを備え、補助記
憶装置上のファイルのアクセスを伴う所定のデータ処理
を、同時に実行できる複数個の入出力処理に分けて各入
出力処理を各々1つの入出力処理装置に行わせ、且つ、
1つの入出力処理装置によって実行される入出力処理と
関連するメモリ処理を1つまたは複数に分けて各メモリ
処理を各々1つのメモリ処理装置に行わせる情報処理装
置において、実際のメモリ処理時間と入出力処理時間と
の監視を行う時間監視手段と、この時間監視手段の監視
結果に基づいて1つの入出力処理装置によって実行され
る入出力処理と関連するメモリ処理の分割数を決定し、
この決定した個々のメモリ処理を各々1つのメモリ処理
装置に行わせるデータ処理制御手段とを備えている。
In order to achieve the above object, the present invention includes a plurality of memory processing devices that can operate independently and simultaneously and perform predetermined processing on data on a main memory; It is equipped with multiple input/output processing devices that perform input/output processing between the storage device and the main memory, and can simultaneously execute predetermined data processing that involves accessing files on the auxiliary storage device. Each input/output process is performed by one input/output processing device separately, and
In an information processing device, the memory processing related to the input/output processing performed by one input/output processing device is divided into one or more parts, and each memory processing is performed by one memory processing device. a time monitoring means for monitoring the input/output processing time; and determining the number of divisions of the memory processing related to the input/output processing executed by one input/output processing device based on the monitoring result of the time monitoring means;
The apparatus includes data processing control means for causing one memory processing device to perform each of the determined individual memory processes.

〔作用〕[Effect]

本発明の情報処理装置においては、時間監視手段が、実
際のメモリ処理時間と入出力処理時間との監視を行い、
データ処理制御手段が、その監視結果に基づいて1つの
入出力処理装置によって実行される入出力処理と関連す
るメモリ処理の分割数を決定し、その決定した個々のメ
モリ処理を各々1つのメモリ処理装置に行わせる。
In the information processing device of the present invention, the time monitoring means monitors actual memory processing time and input/output processing time,
The data processing control means determines the number of divisions of memory processing related to the input/output processing executed by one input/output processing device based on the monitoring result, and divides each of the determined memory processing into one memory processing. Let the device do it.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して詳細に説
明する。
Next, embodiments of the present invention will be described in detail with reference to the drawings.

第1図を参照すると、本発明の情報処理装置の一実施例
は、データ処理制御装置1と、時間監視装置2と、主記
憶メモリ3と、複数個のメモリ処理装置11.12,1
3.・・・と、複数個の入出力処理装置21,22,2
3.・・・と、複数個のディスク装置31,32,33
.・・・とで構成されている。
Referring to FIG. 1, one embodiment of the information processing device of the present invention includes a data processing control device 1, a time monitoring device 2, a main memory 3, and a plurality of memory processing devices 11, 12, 1.
3. ...and a plurality of input/output processing devices 21, 22, 2
3. . . . and multiple disk devices 31, 32, 33.
.. It is composed of...

メモリ処理装置11,12,13.・・・は、主記憶メ
モリ3上のデータに対し所定の処理を行う装置であり、
これら複数個のメモリ処理装置は同時に動作できる。
Memory processing devices 11, 12, 13. . . . is a device that performs predetermined processing on data on the main memory 3,
These multiple memory processing devices can operate simultaneously.

入出力処理装置21,22,23.・・・は、それぞれ
ディスク装N31,32,33.・・・と主記憶メモリ
3との間でファイルの入出力を行う装置であり、これら
複数の入出力処理装置も同時に動作できる。
Input/output processing devices 21, 22, 23. . . . are disk units N31, 32, 33 . ... and the main storage memory 3, and these plural input/output processing devices can operate simultaneously.

時間監視装置2は、メモリ処理装置11,12゜13、
・・・によるメモリ処理時間および入出力処理装置21
,22,23.・・・による入出力処理時間の監視を行
う装置である。
The time monitoring device 2 includes memory processing devices 11, 12, 13,
Memory processing time and input/output processing device 21
, 22, 23. This is a device that monitors input/output processing time by...

データ処理制御装置1は、ファイルのアクセスを伴う所
定のデータ処理で必要となる入出力処理を同時に実行で
きる複数の入出力処理に分けて各入出力処理を各々1つ
の入出力処理装置21,22.23.・・・に行わせ、
且つ、1つの入出力処理装置によって実行される入出力
処理と関連するメモリ処理を、時間監視装置2によって
得たメモリ処理時間と入出力処理時間との情報に基づい
て資源効率や処理速度が最適になるように1つ又は複数
に分け、各メモリ処理を各々1つのメモリ処理装置I1
.12,13.・・・に行わせる制御を行う装置である
。ここで、時間監視装置2により、それぞれ入出力処理
を実行している複数の入出力処理装置21,22,23
.・・・のうち一番長く入出力処理が行われている入出
力処理装置の1回当たりの入出力処理時間Tiと、その
1回当たりにかかるメモリ処理時間Tmとを得たとする
と、データ処理制御装置1は、そのデータ処理にかかる
データのメモリ処理を[T、m/Ti]”個([n]”
はnの小数点以下を切り上げた値を意味する)の同時に
動作できるメモリ処理に分けて、その処理を[Tm/T
i]”個のメモリ処理装置に行わせるように制御するも
のである。
The data processing control device 1 divides the input/output processing necessary for predetermined data processing involving file access into a plurality of input/output processings that can be executed simultaneously, and each input/output processing is performed by one input/output processing device 21, 22. .23. Let ... do it,
In addition, the memory processing related to the input/output processing executed by one input/output processing device is optimized for resource efficiency and processing speed based on the information on the memory processing time and the input/output processing time obtained by the time monitoring device 2. Each memory processing unit is divided into one or more memory processing units such that
.. 12,13. This is a device that controls the... Here, the time monitoring device 2 monitors a plurality of input/output processing devices 21, 22, 23 each executing input/output processing.
.. If we obtain the input/output processing time Ti per input/output processing time of the input/output processing device that performs input/output processing for the longest time among ..., and the memory processing time Tm required per input/output processing, the data processing The control device 1 performs memory processing of data related to the data processing by [T, m/Ti]"([n]"
means the value obtained by rounding up the decimal point of n), and divide the processing into memory processes that can operate simultaneously.
i]" memory processing devices.

次に、本実施例の情報処理装置の動作を説明する。なお
、前提条件として、1つのデータ処理をそのデータ処理
の内容に基づいて複数の入出力処理に分け、その個々の
入出力処理にかかるメモリ処理を動作開始時点では2個
の同時に動作できるメモリ処理に分けて2個のメモリ処
理装置で処理し、必要によっては個々の入出力処理にか
かるメモリ処理を最大4個までのメモリ処理装置を使っ
て実行できるものとする。
Next, the operation of the information processing apparatus of this embodiment will be explained. As a prerequisite, one data process is divided into multiple input/output processes based on the content of the data process, and the memory processing for each input/output process is performed by two memory processes that can operate simultaneously at the time of operation start. The processing is divided into two memory processing devices, and if necessary, memory processing for individual input/output processing can be executed using up to four memory processing devices.

データ処理の実行指示が与えられると、データ処理制御
装置1は、そのデータ処理にがかる入出力処理を同時に
動作できる複数個の入出力処理に分けて各々1つの入出
力処理装置21. 22. 23、・・・に実行させる
と共に、各々の入出力処理にかかるデータのメモリ処理
を同時に動作できる2個のメモリ処理に分けて各々1つ
のメモリ処理装置11,12,13.・・・に実行させ
る。第2図はメモリ処理時間と入出力処理時間との比が
1:2になる場合のタイムチャートを示し、同図(a)
は本発明の場合、同図(ト))はメモリ処理分割数を2
に固定した従来方式の場合のものである。この第2図(
a)のタイムチャートの最初の部分は本発明によるデー
タ処理開始当初の様子の一部を示しており、成る1つの
入出力処理が入出力処理装置21において実行され、そ
の入出力処理にかかるデータのメモリ処理が2個のメモ
リ処理袋fill、12で実行されている。
When an instruction to execute data processing is given, the data processing control device 1 divides the input/output processing involved in the data processing into a plurality of input/output processing devices that can operate simultaneously, and one input/output processing device 21 . 22. 23, . . . and one memory processing device 11, 12, 13, . ...is executed. Figure 2 shows a time chart when the ratio of memory processing time to input/output processing time is 1:2;
In the case of the present invention, the number of memory processing divisions in the same figure (g) is 2.
This is the case of the conventional method where it is fixed at . This second figure (
The first part of the time chart a) shows a part of the situation at the beginning of data processing according to the present invention, in which one input/output process is executed in the input/output processing device 21, and the data related to the input/output process is Memory processing is executed in two memory processing bags, fill, 12.

データ処理が実行されると、時間監視装置2が各入出力
処理装置21,22,23.・・・の1回当たりの入出
力処理時間と、その1回当たりの入出力処理にかかるメ
モリ処理時間とを監視し、その監視結果をデータ処理制
御装置1に通知する。この結果、第2図(a)の場合に
は1回の入出力処理の時間として(1,−1,)が、ま
た、その入出力1回分のデータにかかるメモリ処理時間
として2(tt  t−+”)がそれぞれ時間監視装置
2で得られ、データ処理制御装置1に通知される。そし
て、入出力処理装置21の入出力処理時間が一番長いと
すると、データ処理制御袋fitは、[Tm/Ti]”
 = [2(tx   t+ )/ (t+   to
 )]”−[1/2]”−1より、その入出力処理にか
かるデータのメモリ処理を1個のメモリ処理で行うもの
と決定し、第2図(a)のタイムチャートに示すように
例えばメモリ処理装置11だけを使用してそのメモリ処
理を実行させる。
When data processing is executed, the time monitoring device 2 monitors each input/output processing device 21, 22, 23 . ... and the memory processing time required for each input/output process, and notify the data processing control device 1 of the monitoring results. As a result, in the case of Fig. 2(a), the time for one input/output process is (1, -1,), and the memory processing time for data for one input/output is 2(tt t −+”) are obtained by the time monitoring device 2 and notified to the data processing control device 1. Then, assuming that the input/output processing time of the input/output processing device 21 is the longest, the data processing control bag fit is [ Tm/Ti]”
= [2(tx t+)/(t+ to
)]"-[1/2]"-1, it is determined that the memory processing of the data related to the input/output processing is performed in one memory processing, and as shown in the time chart of Fig. 2 (a). For example, only the memory processing device 11 is used to execute the memory processing.

これに対し、メモリ処理の分割数を2と固定した従来方
式では、第2図Q:1)のタイムチャートに示すように
常に2個のメモリ処理装置1(11,12)を使用して
データ処理が進められる。第2図(a)と[有])を比
較するとわかるように、入出力処理時間がメモリ処理時
間に比べて長い場合には、メモリ処理を同時に動作でき
る複数のメモリ処理に分けて動作させるようにしても、
入出力処理時間が変わらないために、全体の処理時間は
殆ど変わらない。
On the other hand, in the conventional method in which the number of divisions of memory processing is fixed at 2, two memory processing units 1 (11, 12) are always used to process the data, as shown in the time chart of Q:1) in Figure 2. Processing will proceed. As can be seen by comparing Figure 2 (a) and [Yes], if the input/output processing time is longer than the memory processing time, it is recommended to divide the memory processing into multiple memory processing that can operate simultaneously. even if,
Since the input/output processing time does not change, the overall processing time hardly changes.

即ち、第2図(b)の従来方式の場合と第2図(a)の
本発明の場合とで殆ど処理時間に差がなく、それでいて
本発明の場合にはメモリ処理装置が1個しか使われなく
なるので、メモリ処理装置が従来方式の場合よりも効率
良(使用できるようになる。
That is, there is almost no difference in processing time between the conventional method shown in FIG. 2(b) and the case of the present invention shown in FIG. 2(a), and the present invention uses only one memory processing device. This allows the memory processing device to be used more efficiently than in the conventional system.

他方、第3図はメモリ処理時間と入出力処理時間との比
が481の場合のタイムチャートを示し、同図(a)が
本発明の場合、同図(b)が従来方式の場合である。こ
のような入出力処理時間とメモリ処理時間との関係があ
る場合、本発明では[T m / Ti1゛= [2(
tz −t+ )/ (t+ −to )] ’=’[
4/1]”=4により、入出力処理装置21の人出力に
かかるデータに対するメモリ処理が同時に動作できる4
個のメモリ処理に分割され、4個のメモリ処理装置11
.12,13.14 (但し14は第1図には図示して
いない)を使用して処理が進められる。この結果、同図
(b)の従来方式に比べてデータ処理速度が高められる
。このように、入出力処理時間がメモリ処理時間に比べ
短く且つ同時に動作させるメモリ処理の数をさらに増す
ことにより入出力処理の遊び時間の短縮が為される場合
には、本発明の方が全体のデータ処理時間を短縮するこ
とが可能である。
On the other hand, FIG. 3 shows a time chart when the ratio of memory processing time to input/output processing time is 481, and FIG. 3(a) shows the case of the present invention, and FIG. 3(b) shows the case of the conventional method. . When there is such a relationship between input/output processing time and memory processing time, in the present invention, [T m / Ti1゛= [2(
tz −t+ )/(t+ −to)] '='[
4/1]"=4, memory processing for data related to human output of the input/output processing device 21 can be performed simultaneously.
divided into four memory processing units 11
.. 12, 13, and 14 (however, 14 is not shown in FIG. 1) are used to proceed with the process. As a result, the data processing speed is increased compared to the conventional method shown in FIG. 4(b). In this way, if the input/output processing time is shorter than the memory processing time and the idle time of the input/output processing can be shortened by further increasing the number of memory processing operations to be performed simultaneously, the present invention is better overall. It is possible to shorten the data processing time.

〔発明の効果] 以上説明したように、本発明の情報処理装置においては
、実際のメモリ処理時間と入出力処理時間とを監視し、
その監視結果に応じてメモリ処理の分割数を最適に決定
するため、入出力処理時間がメモリ処理時間に比べて長
い場合には分割数を小さくし少ない個数のメモリ処理装
置だけを使用した資源効率の良い構成でデータ処理が進
められ、逆に入出力処理時間がメモリ処理時間に比べて
短い場合には分割数を大きくしデータ処理時間が最短に
なるような個数のメモリ処理装置を使用してデータ処理
が進められ、よって、メモリ処理装置を有効に利用しつ
つデータ処理時間の短縮化が図れる効果がある。
[Effects of the Invention] As explained above, in the information processing device of the present invention, the actual memory processing time and input/output processing time are monitored,
The number of divisions for memory processing is optimally determined according to the monitoring results, so if the input/output processing time is longer than the memory processing time, the number of divisions is reduced and resource efficiency is achieved by using only a small number of memory processing devices. Data processing can proceed with a good configuration, and conversely, if the input/output processing time is shorter than the memory processing time, the number of divisions is increased and the number of memory processing devices used is such that the data processing time is minimized. Data processing is advanced, and therefore, there is an effect that the data processing time can be shortened while making effective use of the memory processing device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の構成図、 第2図および第3図は本発明の効果を従来例との関係で
説明するためのタイムチャートである。 図において、 1・・・データ処理制御装置 2・−・時間監視装置 3・・・主記憶メモリ 11.12.13・・・メモリ処理装置21.22.2
3・・・入出力処理装置31.32.33・・・ディス
ク装置
FIG. 1 is a block diagram of an embodiment of the present invention, and FIGS. 2 and 3 are time charts for explaining the effects of the present invention in relation to a conventional example. In the figure, 1...Data processing control device 2...Time monitoring device 3...Main storage memory 11.12.13...Memory processing device 21.22.2
3...I/O processing device 31.32.33...Disk device

Claims (1)

【特許請求の範囲】 互いに独立して同時に動作でき、主記憶メモリ上のデー
タに対して所定の処理を行う複数個のメモリ処理装置と
、互いに独立して動作でき、補助記憶装置と主記憶メモ
リとの間の入出力処理を行う複数個の入出力処理装置と
を備え、補助記憶装置上のファイルのアクセスを伴う所
定のデータ処理を、同時に実行できる複数個の入出力処
理に分けて各入出力処理を各々1つの入出力処理装置に
行わせ、且つ、1つの入出力処理装置によって実行され
る入出力処理と関連するメモリ処理を1つまたは複数に
分けて各メモリ処理を各々1つのメモリ処理装置に行わ
せる情報処理装置において、実際のメモリ処理時間と入
出力処理時間との監視を行う時間監視手段と、 該時間監視手段の監視結果に基づいて1つの入出力処理
装置によって実行される入出力処理と関連するメモリ処
理の分割数を決定し、該決定した個々のメモリ処理を各
々1つのメモリ処理装置に行わせるデータ処理制御手段
とを具備したことを特徴とする情報処理装置。
[Scope of Claims] A plurality of memory processing devices that can operate simultaneously independently of each other and perform predetermined processing on data on the main memory; It is equipped with multiple input/output processing units that perform input/output processing between Output processing is performed by one input/output processing device, and memory processing related to the input/output processing performed by one input/output processing device is divided into one or more, and each memory processing is performed by one memory. In the information processing device, the processing is performed by one input/output processing device based on the monitoring result of the time monitoring device; An information processing device comprising: data processing control means for determining the number of divisions of memory processing related to input/output processing, and causing one memory processing device to perform each of the determined individual memory processings.
JP24700789A 1989-09-22 1989-09-22 Information processor Pending JPH03109664A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24700789A JPH03109664A (en) 1989-09-22 1989-09-22 Information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24700789A JPH03109664A (en) 1989-09-22 1989-09-22 Information processor

Publications (1)

Publication Number Publication Date
JPH03109664A true JPH03109664A (en) 1991-05-09

Family

ID=17157000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24700789A Pending JPH03109664A (en) 1989-09-22 1989-09-22 Information processor

Country Status (1)

Country Link
JP (1) JPH03109664A (en)

Similar Documents

Publication Publication Date Title
JPH03109664A (en) Information processor
JPH06161837A (en) System for selecting volume on external storage device
JPH08241214A (en) Data processing system
JPS62166471A (en) Parallel processing system for image data
JPH03142671A (en) Automatic selection system for fft arithmetic method
Pomerance et al. New ideas for factoring large integers
JPH025104A (en) Arithmetic processing unit
JPS6015753A (en) Acquiring system of working information
JPS6255186B2 (en)
JPH0581342A (en) Data processor
JPS61264442A (en) Compiler
JPH0769840B2 (en) Lock management controller
JPH0254362A (en) Parallel process computer
JPH05158895A (en) System for improving loop calculation efficiency in parallel computer system
JPS5856152A (en) Program converting device
JPH02113363A (en) Time slice controlling system for multiprocessor system
JP2001101150A (en) Data processor and method for processing data
JPH0528120A (en) Processing system by multiprocessor
JPS61166631A (en) Microprogram control processor
JPH02118870A (en) Constitution control system for arithmetic unit
JPH0470966A (en) Data base processing mechanism
JPH0194469A (en) Parallel processing system
JPH0250220A (en) Summarized arithmetic processing machine
JPH0370810B2 (en)
JPH04174037A (en) Data control system