JPH03107370A - Dc―dcコンバータ - Google Patents
Dc―dcコンバータInfo
- Publication number
- JPH03107370A JPH03107370A JP24475189A JP24475189A JPH03107370A JP H03107370 A JPH03107370 A JP H03107370A JP 24475189 A JP24475189 A JP 24475189A JP 24475189 A JP24475189 A JP 24475189A JP H03107370 A JPH03107370 A JP H03107370A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- inductor
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 49
- 238000004804 winding Methods 0.000 claims description 21
- 238000009499 grossing Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、損失を低減するためのハーフブリッジ型DC
−DCコンバータの構成に関するものである。
−DCコンバータの構成に関するものである。
近年高い周波数で利用できるスイッチング素子の開発に
伴ってDC−DCコンバータのスイッチング周波数が高
くなるにつれて、大きな体積を占めるトランス、チョー
クコイル、平滑コンデンサを小さく構成できるようにな
り、その小形化が期待されている。
伴ってDC−DCコンバータのスイッチング周波数が高
くなるにつれて、大きな体積を占めるトランス、チョー
クコイル、平滑コンデンサを小さく構成できるようにな
り、その小形化が期待されている。
ところが、スイッチング素子のターンオン・ターンオフ
時の電流と電圧の重なりによって生ずるスイッチング損
失の発生が高周波化に伴って増加して、前記した部品や
回路素子が小さくなっているにもかかわらず、放熱対策
のために全体の小形化が期待するほど進んでいないのが
現状である。
時の電流と電圧の重なりによって生ずるスイッチング損
失の発生が高周波化に伴って増加して、前記した部品や
回路素子が小さくなっているにもかかわらず、放熱対策
のために全体の小形化が期待するほど進んでいないのが
現状である。
第3図は従来のハーフブリッジ形のDC−DCコンバー
タの回路図を示してあり、第4図はその電圧、電流の波
形図である。
タの回路図を示してあり、第4図はその電圧、電流の波
形図である。
第3図のDC−DCコンバータは、スイッチング素子で
あるトランジスタQ1とトランジスタQ2が交互にオン
してトランスT1の入力側の一次巻線り、に交互に反対
方向の電流がコンデンサC1、C2から流れる。コンデ
ンサC,,C,は、直流源E、の1/2の電圧に充電さ
れている。そして、出力側の二次巻線L2の誘起電圧か
らセンタタップ方式の整流回路と、平滑回路を用いて直
流出力を負荷RLに供給する。
あるトランジスタQ1とトランジスタQ2が交互にオン
してトランスT1の入力側の一次巻線り、に交互に反対
方向の電流がコンデンサC1、C2から流れる。コンデ
ンサC,,C,は、直流源E、の1/2の電圧に充電さ
れている。そして、出力側の二次巻線L2の誘起電圧か
らセンタタップ方式の整流回路と、平滑回路を用いて直
流出力を負荷RLに供給する。
トランジスタQl、Qzには図示を省略しであるが制御
回路からゲート電圧が加えられる。
回路からゲート電圧が加えられる。
D、とD2は整流ダイオード、C0は平滑コンデンサで
ある。また、C3はトランジスタQ11Q、が破損時に
回路保護の役割をするコンデンサである。
ある。また、C3はトランジスタQ11Q、が破損時に
回路保護の役割をするコンデンサである。
次に、トランジスタQ+ 、C2のターンオン、ターン
オフ時の動作を第4図を参照しながら説明する。第4図
の横軸は、共通の時間軸をとっである。
オフ時の動作を第4図を参照しながら説明する。第4図
の横軸は、共通の時間軸をとっである。
時刻t1にトランジスタQ1のゲート電圧VGIが加わ
りオンすると、そのドレイン・ソース間には電流IQI
が流れ、その内の負荷RLの必要分がトランスT、と整
流ダイオードD1を通して供給される。
りオンすると、そのドレイン・ソース間には電流IQI
が流れ、その内の負荷RLの必要分がトランスT、と整
流ダイオードD1を通して供給される。
時刻1zでトランジスタQ1がオフすると、電流I□は
零になる。
零になる。
トランジスタQ2がトランジスタQ1に変わって時刻t
tからオンする場合は、電流102が電流IQIとは逆
方向にトランスT、の一次巻線り、に流れ、トランスT
1と整流ダイオードD2を通して負荷RLに供給される
。なおVQIはトランジスタQ、のドレイン・ソース間
電圧、νQ2はトランジスタQ2のドレイン・ソース間
電圧である。
tからオンする場合は、電流102が電流IQIとは逆
方向にトランスT、の一次巻線り、に流れ、トランスT
1と整流ダイオードD2を通して負荷RLに供給される
。なおVQIはトランジスタQ、のドレイン・ソース間
電圧、νQ2はトランジスタQ2のドレイン・ソース間
電圧である。
しかしこのような従来のDC−DCコンバータは、スイ
ッチング素子であるトランジスタがターンオンしたリタ
ーンオフする時、例えば時刻1゜にトランジスタQ、が
ターンオンしたり、時刻t2にターンオフする時に電流
1G+とドレイン・ソース間電圧■。1が重なるのでス
イッチング損失が大きくなる。
ッチング素子であるトランジスタがターンオンしたリタ
ーンオフする時、例えば時刻1゜にトランジスタQ、が
ターンオンしたり、時刻t2にターンオフする時に電流
1G+とドレイン・ソース間電圧■。1が重なるのでス
イッチング損失が大きくなる。
本発明の課題は、スイッチング素子のターンオン、ター
ンオフ時の電流と電圧の重なりをなくして損失を低減す
ることのできるDC−DCコンバータを提供することに
ある。
ンオフ時の電流と電圧の重なりをなくして損失を低減す
ることのできるDC−DCコンバータを提供することに
ある。
本発明は、一対のスイッチング素子を交互にオンしてト
ランスの入力側に交互に反対方向の電流を流し、その出
力側の誘起電圧からセンタタップ方式の整流回路と平滑
回路を用いて直流電力を得るようにしたハーフブリフジ
型DC−DCコンバータにおいて、夫々のスイッチング
素子に並列にコンデンサを接続し、トランスの入力側の
巻線に直列にインダクタとコンデンサの直列回路を接続
した構成にし、一対のスイッチング素子が両方共オフし
ている時間を前記スイッチング素子に並列接続するコン
デンサ、前記インダクタとコンデンサの直列回路のイン
ダクタとコンデンサから構成される直列回路の共振周波
数の周期の176〜1/3に相当する時間に設定してあ
ることを特徴とするものである。
ランスの入力側に交互に反対方向の電流を流し、その出
力側の誘起電圧からセンタタップ方式の整流回路と平滑
回路を用いて直流電力を得るようにしたハーフブリフジ
型DC−DCコンバータにおいて、夫々のスイッチング
素子に並列にコンデンサを接続し、トランスの入力側の
巻線に直列にインダクタとコンデンサの直列回路を接続
した構成にし、一対のスイッチング素子が両方共オフし
ている時間を前記スイッチング素子に並列接続するコン
デンサ、前記インダクタとコンデンサの直列回路のイン
ダクタとコンデンサから構成される直列回路の共振周波
数の周期の176〜1/3に相当する時間に設定してあ
ることを特徴とするものである。
以下、本発明のDC−DCコンバータの実施例を示す第
1図の回路図を参照しながら説明する。
1図の回路図を参照しながら説明する。
なお、第1図と同一部分は同じ符号を付与しである。
第1図のハーフブリッジ型のDC−DCコンバークはス
イッチング素子としてトランジスタを用いてあり、直流
源E、にトランジスタQ1とトランジスタQ2を直列接
続し、直流源E、の両端にはその電圧を172に分割す
るコンデンサC8とコンデンサC2を接続している。ト
ランスT、の入力側の一次巻線り、の一端は、トランジ
スタQ1、Q2の接続点Mに接続し、他端はインダクタ
L3とコンデンサC5を経てコンデンサC+ 1Czの
接続点に接続する。
イッチング素子としてトランジスタを用いてあり、直流
源E、にトランジスタQ1とトランジスタQ2を直列接
続し、直流源E、の両端にはその電圧を172に分割す
るコンデンサC8とコンデンサC2を接続している。ト
ランスT、の入力側の一次巻線り、の一端は、トランジ
スタQ1、Q2の接続点Mに接続し、他端はインダクタ
L3とコンデンサC5を経てコンデンサC+ 1Czの
接続点に接続する。
トランジスタQ、に並列にダンパダイオードD3とコン
デンサC4、トランジスタQ2に並列にダンパダイオー
ドD4とコンデンサC5を夫々接続しである。
デンサC4、トランジスタQ2に並列にダンパダイオー
ドD4とコンデンサC5を夫々接続しである。
トランスT、の出力側である二次巻線L2は、センタタ
ップ方式にし、整流ダイオードD1と整流ダイオードD
2のアノードを二次巻線L2のセンタタップを除く両端
に夫々接続する。そして、ダイオードD、 、D2のカ
ソードを結合し、この結合点とトランスT、の二次@線
L2のセンタタップとの間に平滑コンデンサC0を接続
した構成とする。
ップ方式にし、整流ダイオードD1と整流ダイオードD
2のアノードを二次巻線L2のセンタタップを除く両端
に夫々接続する。そして、ダイオードD、 、D2のカ
ソードを結合し、この結合点とトランスT、の二次@線
L2のセンタタップとの間に平滑コンデンサC0を接続
した構成とする。
次に、このように構成された第1図のDC−DCコンバ
ータの動作を第2図の電流と電圧の波形図を参照しなが
ら説明する。
ータの動作を第2図の電流と電圧の波形図を参照しなが
ら説明する。
時刻t、にトランジスタQ、がターンオンすると、コン
デンサC1の電圧はトランスT、の一次巻線L1、イン
ダクタし3、コンデンサC6からなる直列回路に加えら
れる、ここでDC−DCコンバータが動作中の場合、平
滑コンデンサC0には出力電圧が充電されているので、
この電圧がトランスT、の一次巻vALlに一次巻線L
1と二次巻線L2の巻数比に応じて現れる。このために
−次巻線り、は電圧源の役割をするので、直列回路には
コンデンサC5のキャパシタンス、インダクタL3のイ
ンダクタンスのみによる過渡現象である第1の正弦波共
振が発生する。そのため、トランジスタQ、からトラン
スT、を流れる電流101はこの共振作用に従って零か
らなめらかに上昇する。トランジスタQ1がオンした後
はこの正弦波共振は持続し、電流1G+はトランスT、
を経て伝送され、平滑コンデンサC0の充電電流となり
、必要部は負荷RLへ供給される。
デンサC1の電圧はトランスT、の一次巻線L1、イン
ダクタし3、コンデンサC6からなる直列回路に加えら
れる、ここでDC−DCコンバータが動作中の場合、平
滑コンデンサC0には出力電圧が充電されているので、
この電圧がトランスT、の一次巻vALlに一次巻線L
1と二次巻線L2の巻数比に応じて現れる。このために
−次巻線り、は電圧源の役割をするので、直列回路には
コンデンサC5のキャパシタンス、インダクタL3のイ
ンダクタンスのみによる過渡現象である第1の正弦波共
振が発生する。そのため、トランジスタQ、からトラン
スT、を流れる電流101はこの共振作用に従って零か
らなめらかに上昇する。トランジスタQ1がオンした後
はこの正弦波共振は持続し、電流1G+はトランスT、
を経て伝送され、平滑コンデンサC0の充電電流となり
、必要部は負荷RLへ供給される。
やがて電流■。1は正弦波形のためにピークを過ぎて下
降を開始する。この電流■。1が零になる前の時刻t、
にトランジスタQ、をターンオフする。
降を開始する。この電流■。1が零になる前の時刻t、
にトランジスタQ、をターンオフする。
トランジスタQ、がターンオフすると、コンデンサC1
の電圧はコンデンサC4、インダクタし1、コンデンサ
C6からなる直列回路に印加される。
の電圧はコンデンサC4、インダクタし1、コンデンサ
C6からなる直列回路に印加される。
ここで−次巻線L+ は前記したと同様に電圧源の役割
をするだけなので、この直列回路にはコンデンサC6、
コンデンサC4の合成キャパシタンス、インダクタL3
のインダクタンスによる過渡現象である第2の正弦波共
振が発生する。そして、コンデンサC4の端子電圧、即
ちトランジスタQ1のドレイン・ソース間電圧■、はこ
の共振作用に従って零からなめらかに上昇する。この電
圧■。。
をするだけなので、この直列回路にはコンデンサC6、
コンデンサC4の合成キャパシタンス、インダクタL3
のインダクタンスによる過渡現象である第2の正弦波共
振が発生する。そして、コンデンサC4の端子電圧、即
ちトランジスタQ1のドレイン・ソース間電圧■、はこ
の共振作用に従って零からなめらかに上昇する。この電
圧■。。
は共振の周期の174を経過した時刻t、で最大になる
。第2図では時刻t、から時刻t、までのこの時間をt
oで表しである。
。第2図では時刻t、から時刻t、までのこの時間をt
oで表しである。
なお、電圧■。、の点線部分は実在しないが、時刻t、
で最大になる様子を説明するものである。
で最大になる様子を説明するものである。
また電流1c4は、時刻t、でトランジスタQ、がター
ンオフされたことにより零になった電流■。1が連続し
て流れていた場合に相当する電流であり、コンデンサC
4から一次巻線り、に時間t8間に流れて時刻t、に零
になる。■LIは一次巻線り。
ンオフされたことにより零になった電流■。1が連続し
て流れていた場合に相当する電流であり、コンデンサC
4から一次巻線り、に時間t8間に流れて時刻t、に零
になる。■LIは一次巻線り。
の電流である。
トランジスタQ1のドレイイ・ソース間電圧■。。
の上昇は、トランジスタQIとトランジスタQ2の接続
点Mの電位を押し下げる。
点Mの電位を押し下げる。
直列接続するトランジスタQ、とトランジスタQ2の両
端の電圧、つまりトランジスタQ、のドレインとトラン
ジスタQ2のソース間の電圧は直流源E1の電圧であり
一定なので、トランジスタQ、のドレイン・ソース間電
圧■。1が最大になる時刻t、でトランジスタQ2のド
レイン・ソース間電圧■。2は最低の零になる。ダンパ
ダイオードD4は、電圧■9□が零以下になることを防
ぐ役割をする。
端の電圧、つまりトランジスタQ、のドレインとトラン
ジスタQ2のソース間の電圧は直流源E1の電圧であり
一定なので、トランジスタQ、のドレイン・ソース間電
圧■。1が最大になる時刻t、でトランジスタQ2のド
レイン・ソース間電圧■。2は最低の零になる。ダンパ
ダイオードD4は、電圧■9□が零以下になることを防
ぐ役割をする。
時刻t9、即ち電圧VQZが零の時にゲート電圧■6□
を加えてトランジスタQ2をターンオンすると、コンデ
ンサC2の電圧が一次巻vALI、インダクタL3、コ
ンデンサC6からなる直列回路に加えられ、第1の共振
と同様に電流IQ2がその直列回路の共振作用に従って
電流101と同じように流れる。なお、−次巻kiA
L rを流れる電流I。!の方向は電流■。1と反対で
ある。
を加えてトランジスタQ2をターンオンすると、コンデ
ンサC2の電圧が一次巻vALI、インダクタL3、コ
ンデンサC6からなる直列回路に加えられ、第1の共振
と同様に電流IQ2がその直列回路の共振作用に従って
電流101と同じように流れる。なお、−次巻kiA
L rを流れる電流I。!の方向は電流■。1と反対で
ある。
そして、次の周期にはトランジスタQ2はトランジスタ
Q1と同じようなオフ、トランジスタQ。
Q1と同じようなオフ、トランジスタQ。
はトランジスタQ2と同じようなオン動作を行う。
なおここですでに述べたように、トランスT1の一次巻
線LIは電圧源の役割をするが、このことは交流理論上
は二次巻′fIAL tが短絡されている状態と等価で
あり、二次巻線L2を短絡されたトランスT、の一次巻
線L1に直列に漏れインダクタンスが発生することは周
知であることから、−次巻線と直列接続するインダクタ
し、を漏れインダクタンスで構成してもよいことになる
。また、コンデンサC7は、コンデンサC,,C,のキ
ャパシタンスをコンデンサC5のキャパシタンスの17
2に選択することにより除くこともできる。
線LIは電圧源の役割をするが、このことは交流理論上
は二次巻′fIAL tが短絡されている状態と等価で
あり、二次巻線L2を短絡されたトランスT、の一次巻
線L1に直列に漏れインダクタンスが発生することは周
知であることから、−次巻線と直列接続するインダクタ
し、を漏れインダクタンスで構成してもよいことになる
。また、コンデンサC7は、コンデンサC,,C,のキ
ャパシタンスをコンデンサC5のキャパシタンスの17
2に選択することにより除くこともできる。
このような本発明のDC−DCコンバータは、スイッチ
ング素子がターンオン、ターンオフする時、トランジス
タの電流と電圧の少なくともいずれかが零であり電流と
電圧の重なりによるスイッチング損失は生じない。
ング素子がターンオン、ターンオフする時、トランジス
タの電流と電圧の少なくともいずれかが零であり電流と
電圧の重なりによるスイッチング損失は生じない。
例えばトランジスタQ、がターンオンする時刻t、では
ドレイン・ソース間を流れる電流■。1が零であり、ド
レイン・ソース間電圧■。1も零である。またターンオ
フする時刻t6ではドレイン・ソース間電圧V Q l
が零である。特にターンオンする時には電圧も零である
から、トランジスタの出力部に寄生するコンデンサに蓄
積された電荷をトランジスタ内部で短絡し損失すること
もない。
ドレイン・ソース間を流れる電流■。1が零であり、ド
レイン・ソース間電圧■。1も零である。またターンオ
フする時刻t6ではドレイン・ソース間電圧V Q l
が零である。特にターンオンする時には電圧も零である
から、トランジスタの出力部に寄生するコンデンサに蓄
積された電荷をトランジスタ内部で短絡し損失すること
もない。
なお両方のトランジスタQ、 、C2がいずれもオフし
ている時間t0は、実施例では共振周波数の周期の17
4にしたが173〜I/6程度であればスイッチング損
失は実質的にほとんど生じない。
ている時間t0は、実施例では共振周波数の周期の17
4にしたが173〜I/6程度であればスイッチング損
失は実質的にほとんど生じない。
またトランジスタQ、 、C2に加わる電圧は、ダンパ
ダイオードD3、D4の存在により常に直流源E1以下
であり高い耐圧を要求されない。
ダイオードD3、D4の存在により常に直流源E1以下
であり高い耐圧を要求されない。
以上述べたように本発明のハーフブリフジ型のDC−D
Cコンバータは、トランスの一次巻線に直列にインダク
タとコンデンサを接続しているので、スイッチング素子
がターンオンした時に電流は急峻に立ち上がることなく
共振作用に従ってなめらかに上昇する。
Cコンバータは、トランスの一次巻線に直列にインダク
タとコンデンサを接続しているので、スイッチング素子
がターンオンした時に電流は急峻に立ち上がることなく
共振作用に従ってなめらかに上昇する。
またターンオフした時に、スイッチング素子の電流は遮
断されるがその両端の電圧は前記インダクタとコンデン
サ、さらにスイッチング素子に並列に設けたコンデンサ
から構成される直列回路による別の共振作用に従ってな
めらかに上昇する。
断されるがその両端の電圧は前記インダクタとコンデン
サ、さらにスイッチング素子に並列に設けたコンデンサ
から構成される直列回路による別の共振作用に従ってな
めらかに上昇する。
従って、スイッチング素子がターンオン、ターンオフす
る時、電流と電圧の少なくともいずれかが零であり電流
と電圧の重なりによるスイッチング損失を生じない。
る時、電流と電圧の少なくともいずれかが零であり電流
と電圧の重なりによるスイッチング損失を生じない。
さらに、片方のスイッチング素子が「オフ」した時に、
その両端の電圧は他方のスイッチング素子の両端の電圧
が零になるまで上昇する。
その両端の電圧は他方のスイッチング素子の両端の電圧
が零になるまで上昇する。
他方のスイッチング素子は素子の両端の電圧が零の状態
でターンオンするので、スイッチング素子に寄生するコ
ンデンサに蓄積された電荷を素子内部で短絡損失するこ
ともない。
でターンオンするので、スイッチング素子に寄生するコ
ンデンサに蓄積された電荷を素子内部で短絡損失するこ
ともない。
本発明のDC−DCコンバータは、このことから高周波
化したスイッチング方式のDC−DCコンバータに適用
しても損失が少なく、発熱が少なくなることにより放熱
対策を省略でき、回路素子の配置も狭くできるので全体
の形状を小さくできる。
化したスイッチング方式のDC−DCコンバータに適用
しても損失が少なく、発熱が少なくなることにより放熱
対策を省略でき、回路素子の配置も狭くできるので全体
の形状を小さくできる。
第1図は本発明のDC−DCコンバークの実施例を示す
回路図、第2図は第1図のDC−DCコンバータの電流
と電圧の波形図、第3図は従来のDC−DCコンバータ
の回路図、第4図は第3図のDC−DCコンバータの電
流と電圧の波形図である。
回路図、第2図は第1図のDC−DCコンバータの電流
と電圧の波形図、第3図は従来のDC−DCコンバータ
の回路図、第4図は第3図のDC−DCコンバータの電
流と電圧の波形図である。
Claims (3)
- (1)一対のスイッチング素子を交互にオンしてトラン
スの入力側に交互に反対方向の電流を流し、その出力側
の誘起電圧からセンタタップ方式の整流回路と平滑回路
を用いて直流電力を得るようにしたハーフブリッジ型D
C−DCコンバータにおいて、夫々のスイッチング素子
に並列にコンデンサを接続し、トランスの入力側の巻線
に直列にインダクタとコンデンサの直列回路を接続し、
一対のスイッチング素子が両方共オフしている時間を前
記スイッチング素子に並列接続するコンデンサ、並びに
前記インダクタとコンデンサの直列回路のインダクタと
コンデンサから構成される直列回路の共振周波数の周期
の1/6〜1/3に相当する時間に設定してあることを
特徴とするDC−DCコンバータ。 - (2)該インダクタがトランスの漏れインダクタンスに
より得られる特許請求の範囲第1項記載のDC−DCコ
ンバータ。 - (3)前記直列回路のコンデンサを直流源の電圧をほぼ
1/2に分割するコンデンサで兼ねたことを特徴とする
特許請求の範囲第1項記載のDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24475189A JPH06103989B2 (ja) | 1989-09-20 | 1989-09-20 | Dc―dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24475189A JPH06103989B2 (ja) | 1989-09-20 | 1989-09-20 | Dc―dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03107370A true JPH03107370A (ja) | 1991-05-07 |
JPH06103989B2 JPH06103989B2 (ja) | 1994-12-14 |
Family
ID=17123354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24475189A Expired - Fee Related JPH06103989B2 (ja) | 1989-09-20 | 1989-09-20 | Dc―dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06103989B2 (ja) |
-
1989
- 1989-09-20 JP JP24475189A patent/JPH06103989B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06103989B2 (ja) | 1994-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6970366B2 (en) | Phase-shifted resonant converter having reduced output ripple | |
US7596007B2 (en) | Multiphase DC to DC converter | |
US8242754B2 (en) | Resonant power converter with half bridge and full bridge operations and method for control thereof | |
US5111372A (en) | DC-DC converter | |
KR20060082418A (ko) | 전류공진형 인버터 회로 | |
JPH0213262A (ja) | Dc/dcコンバータ | |
US6097614A (en) | Asymmetrical pulse width modulated resonant DC-DC converter with compensating circuitry | |
EP3916979A1 (en) | Switching converter | |
JP6902962B2 (ja) | コンバータ | |
JP2019041433A (ja) | コンバータ | |
JP4439979B2 (ja) | 電源装置 | |
US11011937B2 (en) | High frequency power supply device | |
JP3221185B2 (ja) | スイッチング電源装置 | |
US5640318A (en) | Forward converter for off-line applications | |
JPS5950781A (ja) | 電源装置 | |
US20050219869A1 (en) | Power factor correction circuit | |
JP2513381B2 (ja) | 電源回路 | |
JPH0332299B2 (ja) | ||
US20020000923A1 (en) | Switching power supply circuit | |
JP4657062B2 (ja) | 共振形コンバータ | |
JPH03107370A (ja) | Dc―dcコンバータ | |
JP3022620B2 (ja) | Dc−dcコンバータ | |
JP2917857B2 (ja) | 共振型コンバータ装置 | |
US5086381A (en) | DC-DC converter | |
JP7061533B2 (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |