JPH03104320A - バースト誤り訂正符号の復号器 - Google Patents
バースト誤り訂正符号の復号器Info
- Publication number
- JPH03104320A JPH03104320A JP24290189A JP24290189A JPH03104320A JP H03104320 A JPH03104320 A JP H03104320A JP 24290189 A JP24290189 A JP 24290189A JP 24290189 A JP24290189 A JP 24290189A JP H03104320 A JPH03104320 A JP H03104320A
- Authority
- JP
- Japan
- Prior art keywords
- register
- syndrome
- syndrome register
- output
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 208000011580 syndromic disease Diseases 0.000 claims abstract description 39
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバースト誤り訂正符号の復号器に関し、特に長
い符号長を持つ符号の短縮化符号等の復号器に関する。
い符号長を持つ符号の短縮化符号等の復号器に関する。
従来用いられているこの種の復号器のブロック図を第３
図に示す。同図において、１１，１５，１７．１９はゲ
ート、１２はデータレジスタ、１３，ｌ６は加算器、１
４はシンドロームレジスタ、１８は全零検出器である。
図に示す。同図において、１１，１５，１７．１９はゲ
ート、１２はデータレジスタ、１３，ｌ６は加算器、１
４はシンドロームレジスタ、１８は全零検出器である。
次に、同図の動作について説明する。
符号長ｎ，情報点数ｋ，誤り訂正能力ｂとすると、ゲー
ト１１に入力された信号は、加算器ｌ３を介してｎ単位
時間遅延されるデータレジスタｌ２と、加算器ｌ６を介
してシンドローム計算のための乗除算回路であるシンド
ロームレジスタ１４へ入力される。
ト１１に入力された信号は、加算器ｌ３を介してｎ単位
時間遅延されるデータレジスタｌ２と、加算器ｌ６を介
してシンドローム計算のための乗除算回路であるシンド
ロームレジスタ１４へ入力される。
シンドロームレジスタｌ４の上位ｎ−（ｋ＋ｂ）ビット
は全零検出器ｌ８へ入力される。
は全零検出器ｌ８へ入力される。
全零検出器ｌ８において全零が検出されると、シンドロ
ームレジスタｌ４の出力はゲート１７より加算器１６へ
出力され、シンドロームレジスタｌ４の下位ｋ＋ｂビッ
トはゲート１５より同数だけシフトされた受信符号系列
に加え合わされ、誤りを訂正する。
ームレジスタｌ４の出力はゲート１７より加算器１６へ
出力され、シンドロームレジスタｌ４の下位ｋ＋ｂビッ
トはゲート１５より同数だけシフトされた受信符号系列
に加え合わされ、誤りを訂正する。
ゲート１９は、受信語を入力している時のみ開くゲート
であり、データレジスタ１２の出力を加算器１３へ入力
する。
であり、データレジスタ１２の出力を加算器１３へ入力
する。
上述した従来の復号器においては、データレジスタの出
力がフィードバックされているため、受信語の誤りが訂
正されて、推定された送信語がデータレジスタから出力
される遅延量が符号長の２倍となってしまうという欠点
がある。あるいは、誤りが訂正された時点でフィードバ
ッグを止めれば、遅延量は符号長の２倍以下と々るが、
それでも符号長以上の遅延量があり、符号が分断されて
しまうという欠点がある。
力がフィードバックされているため、受信語の誤りが訂
正されて、推定された送信語がデータレジスタから出力
される遅延量が符号長の２倍となってしまうという欠点
がある。あるいは、誤りが訂正された時点でフィードバ
ッグを止めれば、遅延量は符号長の２倍以下と々るが、
それでも符号長以上の遅延量があり、符号が分断されて
しまうという欠点がある。
本願発明のバースト誤り訂正符号の復号器は、受信符号
長の長さをもつデータレジスタと、シンドローム計算の
ための生成多項式の乗除算ヲ行なうシンドロームレジス
タト、 前記シンドロームレジスタの下位ビットの全零を検出す
る全零検出手段と、 前記全零検出手段の出力により前記シンドロームレジス
タの出力を制御する手段と、 前記データレジスタ及び前記シンドロームレジスタの出
力を加算する加算手段とを備えている。
長の長さをもつデータレジスタと、シンドローム計算の
ための生成多項式の乗除算ヲ行なうシンドロームレジス
タト、 前記シンドロームレジスタの下位ビットの全零を検出す
る全零検出手段と、 前記全零検出手段の出力により前記シンドロームレジス
タの出力を制御する手段と、 前記データレジスタ及び前記シンドロームレジスタの出
力を加算する加算手段とを備えている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック構或図である。
同図において、本発明は、ゲー｝１，５，７、データレ
ジスタ２、加算器３、シンドロームレジスタ４、加算器
６で構戊されている。
ジスタ２、加算器３、シンドロームレジスタ４、加算器
６で構戊されている。
次に、この動作について説明する。
先ず、受信語は入力中のみ開くゲートｌへ入力され、こ
のゲート１の出力はデータ・レジスタ２とシンドローム
・レジスタ４へ入力される。データ・レジスタ２は符号
長（符号長が短縮されていシンドローム・レジスタ４は
受信語の符号多項式をＤ″′倍（ｍは生戒多項式の次数
であり、符号がＳだけ短縮されているときはｌ） ｍｉ
ｓ倍）したものを生戒多項式で割った剰余を求める。シ
ンドローム・レジスタ４の下位（ｍ−ｂ）ビッ｝ （ｂ
は誤り訂正能力）は全零検出器８へ入力される。シンド
ローム・レジスタ４と全零検出器８との出力は、受信語
の入力が完了しかつ全零検出器８が全零を検出したとき
のみ開くゲート５と、受信語の入力が完了しかつ全零検
出器８が検出したときのみ閉じるゲート７とに入力され
る。ゲート７の出力は生成多項式の形によってシンドロ
ーム・レジスタ４ヘフィードバックされる。ゲート５の
出力とデータ・レジスタ２の出力は２元ガロア体（ＧＦ
（２））上の加算器６に入力され、加算器６の出力が推
定された送信語となる。
のゲート１の出力はデータ・レジスタ２とシンドローム
・レジスタ４へ入力される。データ・レジスタ２は符号
長（符号長が短縮されていシンドローム・レジスタ４は
受信語の符号多項式をＤ″′倍（ｍは生戒多項式の次数
であり、符号がＳだけ短縮されているときはｌ） ｍｉ
ｓ倍）したものを生戒多項式で割った剰余を求める。シ
ンドローム・レジスタ４の下位（ｍ−ｂ）ビッ｝ （ｂ
は誤り訂正能力）は全零検出器８へ入力される。シンド
ローム・レジスタ４と全零検出器８との出力は、受信語
の入力が完了しかつ全零検出器８が全零を検出したとき
のみ開くゲート５と、受信語の入力が完了しかつ全零検
出器８が検出したときのみ閉じるゲート７とに入力され
る。ゲート７の出力は生成多項式の形によってシンドロ
ーム・レジスタ４ヘフィードバックされる。ゲート５の
出力とデータ・レジスタ２の出力は２元ガロア体（ＧＦ
（２））上の加算器６に入力され、加算器６の出力が推
定された送信語となる。
データ・レジスタ２とシンドローム・レジスタ４に入力
された受信語は入力終了後もシフトされ、シンドローム
・レジスタ４の下位（ｍ−ｂ）ビットが全零検出器８で
全零であることを検出されると、シンドｒ−ム・レジス
タ４の上位ｂビットに長さｂ以下のバースト誤りが存在
することになり、予め受信語をＤｆｆｉ倍しているため
、この時のシンドローム・レジスタ４とデータ・レジス
タ２を加算することによって誤り訂正が可能となる。
された受信語は入力終了後もシフトされ、シンドローム
・レジスタ４の下位（ｍ−ｂ）ビットが全零検出器８で
全零であることを検出されると、シンドｒ−ム・レジス
タ４の上位ｂビットに長さｂ以下のバースト誤りが存在
することになり、予め受信語をＤｆｆｉ倍しているため
、この時のシンドローム・レジスタ４とデータ・レジス
タ２を加算することによって誤り訂正が可能となる。
次に符号の生成多項弐〇 （Ｄ）が
Ｇ（Ｄ）＝１ ＋Ｄ２＋Ｄ’＋Ｄ’＋Ｄ”＋Ｄ１４であ
り、符号長が２７９ビットから２１４ビットに６５ビッ
トだけ短縮されている場合のシンドロームレジスタにつ
いて第２図により説明する。
り、符号長が２７９ビットから２１４ビットに６５ビッ
トだけ短縮されている場合のシンドロームレジスタにつ
いて第２図により説明する。
第２図において、シンドロームレジスタ４は加算器２１
〜２９と単位時間遅延素子３１〜４４とから構或されて
いる。
〜２９と単位時間遅延素子３１〜４４とから構或されて
いる。
乗算を行うための多項式Ｍ （Ｄ）は
Ｍ（Ｄ）＝１＋Ｄ＋Ｄ２＋Ｄ’＋Ｄ’＋Ｄ’＋Ｄ”＋Ｄ
”＋Ｄ１３ｍ ｏ ｄ Ｇ （Ｄ） である。
”＋Ｄ１３ｍ ｏ ｄ Ｇ （Ｄ） である。
Ｍ （Ｄ）だけに含まれる項に対応する遅延素子３１，
３４，３７，４０．４３の出力は各々加算器２１，２３
，２５，２７．２９により受信語と加算される。Ｍ （
Ｄ）とＧ （Ｄ）との共通項に対応する遅延素子３２，
３９．４１の出力は各々加算器２２，２６，２８により
加算器３の出力と加算される。
３４，３７，４０．４３の出力は各々加算器２１，２３
，２５，２７．２９により受信語と加算される。Ｍ （
Ｄ）とＧ （Ｄ）との共通項に対応する遅延素子３２，
３９．４１の出力は各々加算器２２，２６，２８により
加算器３の出力と加算される。
遅延素子４４の出力は、加算器３及びＧ （Ｄ）だけに
含まれる項に対応する遅延素子３５の出力と加算する加
算器２４に入力される。
含まれる項に対応する遅延素子３５の出力と加算する加
算器２４に入力される。
受信語は、符号多項式の高次の項からシンドれる。
以上説明したように本発明は、受信語の符号長の長さを
もつデータレジスタの出力とシンドローム計算のための
生戊多項式の乗除算を行うシンドロームレジスタの出力
とをＧ Ｆ （２）上の加算器で加算することによって
送信語の推定を可能とし、符号を分断することなく復号
に要する遅延を最小限にすることができる。
もつデータレジスタの出力とシンドローム計算のための
生戊多項式の乗除算を行うシンドロームレジスタの出力
とをＧ Ｆ （２）上の加算器で加算することによって
送信語の推定を可能とし、符号を分断することなく復号
に要する遅延を最小限にすることができる。
また、回路構威も従来の復号器に比べ簡略化されている
。
。
第１図は本発明の復号器の一実施例のブロック図、第２
図は本発明に使用されるシンドロームレジスタの一実施
例のブロック図、第３図は従来の復号器のブロック図で
ある。 １，５．７・・・・・・ゲート、２・・・・・・データ
・レジスタ、３，２１〜２９・・・・・・加算器、４・
・・・・・シンドローム・レジスタ、６・・・・・・加
算器、８・・・・・・全零検出器、３１〜４４・・・・
・・単位時間遅延素子。
図は本発明に使用されるシンドロームレジスタの一実施
例のブロック図、第３図は従来の復号器のブロック図で
ある。 １，５．７・・・・・・ゲート、２・・・・・・データ
・レジスタ、３，２１〜２９・・・・・・加算器、４・
・・・・・シンドローム・レジスタ、６・・・・・・加
算器、８・・・・・・全零検出器、３１〜４４・・・・
・・単位時間遅延素子。
Claims (1)
- 【特許請求の範囲】 受信符号長の長さをもつデータレジスタと、シンドロー
ム計算のための生成多項式の乗除算を行なうシンドロー
ムレジスタと、 前記シンドロームレジスタの下位ビットの全零を検出す
る全零検出手段と、 前記全零検出手段の出力により前記シンドロームレジス
タの出力を制御する手段と、 前記データレジスタ及び前記シンドロームレジスタの出
力を加算する加算手段と、 を備えたことを特徴とするバースト誤り訂正符号の復号
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24290189A JPH03104320A (ja) | 1989-09-18 | 1989-09-18 | バースト誤り訂正符号の復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24290189A JPH03104320A (ja) | 1989-09-18 | 1989-09-18 | バースト誤り訂正符号の復号器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03104320A true JPH03104320A (ja) | 1991-05-01 |
Family
ID=17095904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24290189A Pending JPH03104320A (ja) | 1989-09-18 | 1989-09-18 | バースト誤り訂正符号の復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03104320A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10187085B2 (en) | 2013-02-28 | 2019-01-22 | International Business Machines Corporation | Decoding method, decoding apparatus and decoder |
-
1989
- 1989-09-18 JP JP24290189A patent/JPH03104320A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10187085B2 (en) | 2013-02-28 | 2019-01-22 | International Business Machines Corporation | Decoding method, decoding apparatus and decoder |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504948A (en) | Syndrome processing unit for multibyte error correcting systems | |
| EP0061345B1 (en) | Processing circuits for operating on digital data words which are elements of a galois field | |
| US5912905A (en) | Error-correcting encoder, error-correcting decoder and data transmitting system with error-correcting codes | |
| EP0753942A2 (en) | Word-wise processing for reed-solomon codes | |
| JP3875274B2 (ja) | 短縮ファイア符号エラートラッピング復号方法および装置 | |
| JPS63236416A (ja) | 符号化復号化方法 | |
| JPH0728227B2 (ja) | Ｂｃｈ符号の復号装置 | |
| US5208815A (en) | Apparatus for decoding bch code | |
| KR19980027920A (ko) | 에러 정정 방법 및 장치 | |
| JPH0221180B2 (ja) | ||
| US6405339B1 (en) | Parallelized programmable encoder/syndrome generator | |
| JPH03104320A (ja) | バースト誤り訂正符号の復号器 | |
| EP0629052B1 (en) | Method of and circuit for correcting errors | |
| JPH04248630A (ja) | エラー訂正方法及び装置 | |
| JP3029738B2 (ja) | 複数ブロック化伝送フレームの誤り検出方法 | |
| JPH06350540A (ja) | デジタルオーディオ信号のエラー補償方法 | |
| JPS63104526A (ja) | 有限体の演算回路 | |
| KR100335482B1 (ko) | 에러정정시스템 | |
| JP2584069B2 (ja) | ファイア符号復号装置 | |
| JPS61252719A (ja) | バ−スト誤りの訂正方法および符号・復号装置 | |
| JP4488466B2 (ja) | データの符号化および復号のための装置および方法 | |
| JPH03172027A (ja) | 誤り訂正処理装置 | |
| JP2935305B2 (ja) | 短縮化ファイア符号の高速復号器 | |
| JP3295537B2 (ja) | 多数バイトのエラー検出訂正装置 | |
| RU2037271C1 (ru) | Устройство для коррекции ошибок |