JPH03104224A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH03104224A
JPH03104224A JP24302589A JP24302589A JPH03104224A JP H03104224 A JPH03104224 A JP H03104224A JP 24302589 A JP24302589 A JP 24302589A JP 24302589 A JP24302589 A JP 24302589A JP H03104224 A JPH03104224 A JP H03104224A
Authority
JP
Japan
Prior art keywords
silicon
silicon wafer
wafer
groove
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24302589A
Other languages
Japanese (ja)
Other versions
JP2779659B2 (en
Inventor
Toru Miyayasu
宮保 徹
Yoshihiro Arimoto
由弘 有本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24302589A priority Critical patent/JP2779659B2/en
Publication of JPH03104224A publication Critical patent/JPH03104224A/en
Application granted granted Critical
Publication of JP2779659B2 publication Critical patent/JP2779659B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PURPOSE:To compose a uniform thin film of one of two stacked silicon wafers by selectively lapping the wafer with a silicon dioxide used as a stopper. CONSTITUTION:The surfaces of first and second silicon wafers 1 and 2 are oxidized to form an insulating film 3. These silicon wafers are heated and joined. The first wafer 1 is lapped and covered with silicon nitride 4. The silicon nitride layer 4 is coated with a resist layer 5, which is patterned and removed in the areas for forming grooves, before the silicon nitride layer 4 is dry-etched. The silicon wafer 1 is dry-etched to form grooves 6 that reach the insulating film 3, and then the grooves 6 is coated with silicon nitride 7 on their side walls. The insulating film 3 is etched away to expose the second silicon wafer 2. Silicon dioxide 8 is applied to the bottoms of the grooves 6. After the silicon nitride 7 is removed, the silicon wafer 1 is selectively lapped. According to this process, the silicon wafer is turned to be a uniform thin film at the same level as the silicon dioxide 8.

Description

【発明の詳細な説明】 〔概要〕 Sol(シリコンオンインシュレータ)基板の製造方法
の改良に関し、 絶縁膜を介して張り合わせた2枚のシリコンウエー八の
一方を、その表面が損傷されたり、汚染されたりするこ
となく均一な厚さに薄膜化して、歩留りよく、張り合わ
せ超薄膜So1基板を製造する方法を提供することを目
的とし、 第1のシリコンウェーハと第2のシリコンウェーハとを
絶縁膜を介して接着し、前記の第1のシリコンウェーハ
または前記の第2のシリコンウェーハを一部領域から除
去して溝を形成し、この溝の側壁に窒化シリコン膜を形
戒し、この窒化シリコン膜が側壁に形成された前記の溝
の中に二酸化シリコン層を形戒し、前記の窒化シリコン
膜を除去し、前記の二酸化シリコン層をストツパとして
前記の第1のシリコンウェーハまたは前記の第2のシリ
コンウェーハを選択的に研磨してその厚さを減少するよ
うに横戒する. 〔産業上の利用分野] 本発明は、Sol(シリコンオンインシュレータ)基板
の製造方法の改良に関する. 〔従来の技術〕 SOI基板は、バルク基板と比較して、素子間分離が容
易であり、また、形成される素子の特性もすぐれている
という特徴がある.なかでも、バルクの結晶性を活かす
ことができる張り合わせSOI基板は、すぐれた性能を
有しているので注目されている. この張り合わせSol基板は、第2図(a)に示すよう
に、第1のシリコンウエーハ1及び第2のシリコンウェ
ーハ2の表面を酸化して絶縁膜3を形成した後、同図(
b)に示すように両者を絶縁lll3を介して重ね合わ
せ、熱処理をなして接着し、同図(C)に示すように、
一方のシリコンウェーハ、例えば、第1のシリコンウエ
ーハ1の厚さを減少したものであり、この厚さの減少さ
れたシリコン層に素子が形成される. 一方、素子の形成されるシリコン層の厚さが薄いほど、
その素子に形戒されるLSIの性能は向上するので、素
子の形成されるシリコン層の厚さが1n以下の超薄膜S
OI基板が近年注目されるようになった.この場合、素
子の形成されるシリコン層の膜厚の面内ばらつきを、支
持基板の厚さのばらつき以下に抑える必要があることか
ら、裏面を基準としてなす研削技術や研磨技術を使用し
てシリコンウエーハを薄膜化することは不可能である. 張り合わされたシリコンウェーハの一方を薄膜化する従
来技術について、以下に説明する.第3図(a)に示す
ように、第1のシリコンウエーハlと第2のシリコンウ
ェーハ2とを絶縁膜3を介して張り合わせ、いずれか一
方のシリコンウェーハ、例えば、第1のシリコンウェー
ハlを研削して、素子形成のために必要な厚さを下廻ら
ない程度の厚さに形成する.次に、同図(b)に示すよ
うに、第1のシリコンウェーハ1と絶縁膜3とをパター
ニングして溝6を形戒する.次いで、前工程(バターニ
ング工程)において使用した窒化シリコン等のマスクを
そのま\使用して熱酸化をなして、同図(C)に示すよ
うに、溝6の中に二酸化シリコン層9を形戒する.二酸
化シリコンに対する研磨速度がシリコンに対する研磨速
度に比べて極めて小さい研磨剤を使用して選択研磨をな
すと、溝6の底部に形成されている二酸化シリコン層9
の上面がストツパとして機能し、同図(d)に示すよう
に、第1のシリコンウェーハ1の表面が、溝6の底部に
形或された二酸化シリコン層9の上面と一致するところ
まで均一に薄膜化される.酸化シリコン層が第1のシリ
コンウェーハ1から剥離し、この剥離した二酸化シリコ
ンの細片が研磨剤中に混入して研磨される第1のシリコ
ンウェーハlの表面を損傷する.また、剥離した二酸化
シリコンの細片が、研磨される第1のシリコンウェーハ
1の表面に付着し、洗浄しても除去されずに残留する.
この結果、このSo!基板にデバイスを形成した時の製
造歩留りが著しく低下する.本発明の目的は、この欠点
を解消することにあり、絶縁膜を介して張り合わせた2
枚のシリコンウェーハの一方を、その表面が損傷された
り、汚染されたりすることなく均一な厚さに薄膜化して
、歩留りよく、張り合わせ超薄膜Sol基板を製造する
方法を提供することにある. 〔発明が解決しようとする課題〕 ところで、張り合わせた2枚のシリコンウエー八の一方
、例えば、第1のシリコンウエーハlを選択研磨する時
に、溝6の中に形成された二酸化シリコン層9のうち、
溝6の側壁に形成されたニ〔課題を解決するための手段
] 上記の目的は、第1のシリコンウェーハ(1)と第2の
シリコンウェーハ(2)とを絶縁膜(3)を介して接着
し、前記の第1のシリコンウェーハ(1)または前記の
第2のシリコンウェーハ(2)を一部領域から除去して
溝(6)を形或し、この溝(6)の側壁に窒化シリコン
膜(7)を形成し、この窒化シリコン膜(7)が側壁に
形成された前記の溝(6)の中に二酸化シリコン層(8
)を形成し、前記の窒化シリコンllI(7)を除去し
、前記の二酸化シリコン層(8)をストッパとして前記
の第1のシリコンウェーハ(1)または前記の第2のシ
リコンウェーハ(2)を選択的に研磨してその厚さを減
少する工程を有する半導体装置の製造方法によって達或
される. 〔作用〕 本発明に係る張り合わせSOI基板の製造方法において
は、第1のシリコンウェーハlまたは第2のシリコンウ
ェーハ2に溝6を形成し、この溝6の側壁に窒化シリコ
ン膜7を形成した後、溝6の中に二酸化シリコン層8を
形或するので、この二酸化シリコン層8は溝6の底部に
のみ形成されることになり、溝6の側壁には形成されな
い.しかも、本発明に係る張り合わせSol基板の製造
方法においては、その後、溝6の側壁に形成されている
窒化シリコンlI7を除去した後、第1のシリコンウェ
ーハ1または第2のシリコンウェーハ2を研磨すること
一されており、第1のシリコンウェーハ1または第2の
シリコンウェーハ2を研磨するときには、溝の側壁は存
在しない.したがって、第1のシリコンウェーハ1また
は第2のシリコンウェーハ2を、二酸化シリコン層8を
ストツパとして選択研磨する時には、従来技術において
は溝の側壁を構或して存在していた二酸化シリコン層が
本発明においては存在しないから、これが剥離すること
はありえず、したがって、従来技術においては存在した
が本発明においては存在しない二酸化シリコンの細片に
よって、シリコンウエー八表面の損傷や汚染が発生する
ことはありえず、シリコンウェーハは二酸化シリコン層
8の表面と同一の高さまで均一に薄膜化される.〔実施
例〕 以下、図画を参照しつ\、本発明の一実施例に係る張り
合わせSOI基板の製造方法について説明する. 第1図(a)参照 第1のシリコンウェーハ1及び第2のシリコンウェーハ
2の表面を酸化して絶縁膜3を形成し、両者を絶縁膜3
を介して重ね合わせ、酸素雰囲気中において約1,10
0゜Cの温度に加熱して接着し、一方のシリコンウェー
ハ、例えば、第1のシリコンウェーハlを研削して、そ
の厚さを約2nまで減少する. 第1図(b)参照 第1のシリコンウェーハ1上にCVD法を使用して窒化
シリコン層4を形成し、その上にレジスト層5を形成し
、フォトリソグラフィー法を使用してバターニングして
、レジストN5を溝形或領域上から除去し、残留したレ
ジスト層5をマスクとして四フフ化炭素ガスを使用して
窒化シリコン層4をドライエッチングし、次いで、四塩
化炭素等を使用して第1のシリコンウエーハ1をドライ
エッチングして、絶縁膜3に達する溝6を形成す第1図
(c)参照 1,050℃に加熱し、アンモニアガスを供給して熱窒
化をなし、溝6の側壁に約5nm厚の窒化シリコン膜7
を形戒する. 第1図(d)参照 フッ酸を使用して、溝6に露出している絶縁膜3をエッ
チング除去して、第2のシリコンウェーハ2を露出する
. 第1図(e)参照 約1.100℃に加熱して、溝6に露出している第2の
シリコンウェーハ2を熱酸化して溝6の底部に二酸化シ
リコン層8を形成する.なお、この二酸化シリコン層8
は、その表面は絶縁膜3が第1のシリコンウェーハ1と
接する面より、1例として0.5n程度、高くなるよう
に形成される.第1図(f)参照 熱リン酸を使用して第1のシリコンウエーハ1上に形成
された窒化シリコン層4と溝6の側壁に形成された窒化
シリコン膜7とを除去し、エチレンジアミンとコロイダ
ルシリカとの混合液を研磨剤とする選択研磨法を使用し
て第1のシリコンウェーハ1を選択研磨すると、二酸化
シリコン層8がストソバとして機能し、第1のシリコン
ウェーハ1は、二酸化シリコン層8の表面と絶縁膜3の
第1のシリコンウェーハlと接する面との高さの差に相
当する約0. 5 nの厚さまで均一に薄膜化される.
なお、上記の研磨剤のシリコンと二酸化シリコンとに対
する研磨速度の割合は500:1であり、二酸化シリコ
ン層Bはストッパとして十分機能する. 〔発明の効果〕 以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、第1のシリコンウェーハまたは第2のシ
リコンウエー八に形成された溝の側壁に窒化シリコン膜
を形或した後に、溝の中に選択研磨のストッパとなる二
酸化シリコン層を形成するので、この二酸化シリコン層
は溝の底部にのみ形成され、溝の側壁には形成されない
.しかも、本発明に係る張り合わせSOI基板の製造方
法においては、その後、溝の側壁に形成されている窒化
シリコン膜を除去した後、第lのシリコンウェーハまた
は第2のシリコンウェーハを研磨すること〜されており
、第1のシリコンウェーハまたは第2のシリコンウェー
ハを研磨するときには、溝の個壁は存在しない.したが
って、第1のシリコンウェーハ1または第2のシリコン
ウェーハ2を、二酸化シリコン層をストッパとして選択
研磨する過程において、従来技術においては溝の側壁を
構威して存在していた二酸化シリコン層が本発明におい
ては存在しないから、これが剥離することはありえず、
したがって、従来技術においては存在したが本発明にお
いては存在しない二酸化シリコンの細片によって、シリ
コンウェーハ(薄膜化されたシリコンウエーハ)の表面
が損傷されたり、汚染されたりすることがなくなり、シ
リコンウェーハは二酸化シリコン層8の表面と同一の高
さまで均一に薄膜化されることになり、表面張り合わせ
超薄膜SOI基板の製造歩留りを向上させることかでき
る.
[Detailed Description of the Invention] [Summary] Regarding the improvement of the manufacturing method of Sol (silicon-on-insulator) substrates, the present invention concerns the improvement of the manufacturing method of Sol (silicon-on-insulator) substrates. The purpose of the present invention is to provide a method for manufacturing a laminated ultra-thin film So1 substrate with a high yield by thinning the film to a uniform thickness without causing any damage. The first silicon wafer or the second silicon wafer is partially removed to form a groove, a silicon nitride film is formed on the side wall of the groove, and the silicon nitride film is A silicon dioxide layer is formed in the groove formed on the side wall, the silicon nitride film is removed, and the silicon dioxide layer is used as a stopper to form the first silicon wafer or the second silicon wafer. The wafer is selectively polished to reduce its thickness. [Industrial Application Field] The present invention relates to an improvement in a method for manufacturing a Sol (silicon-on-insulator) substrate. [Prior Art] Compared to bulk substrates, SOI substrates are characterized in that elements can be easily separated, and the characteristics of the formed elements are also excellent. Among these, bonded SOI substrates that can take advantage of bulk crystallinity are attracting attention because of their excellent performance. This bonded Sol substrate is manufactured by oxidizing the surfaces of the first silicon wafer 1 and the second silicon wafer 2 to form an insulating film 3, as shown in FIG. 2(a).
As shown in b), the two are overlapped with an insulating layer 3 interposed therebetween and bonded through heat treatment, and as shown in the same figure (C),
One of the silicon wafers, for example, the first silicon wafer 1, has a reduced thickness, and devices are formed on this silicon layer with reduced thickness. On the other hand, the thinner the silicon layer on which the element is formed, the more
Since the performance of the LSI that is formed into the device will improve, ultra-thin S
OI substrates have attracted attention in recent years. In this case, it is necessary to suppress the in-plane variation in the thickness of the silicon layer on which the element is formed to less than the variation in the thickness of the supporting substrate. It is impossible to make wafers thinner. The conventional technology for thinning one side of bonded silicon wafers is explained below. As shown in FIG. 3(a), a first silicon wafer l and a second silicon wafer 2 are pasted together with an insulating film 3 interposed therebetween, and one of the silicon wafers, for example, the first silicon wafer l, Grind it and form it to a thickness that is not less than the thickness required for element formation. Next, as shown in FIG. 2B, the first silicon wafer 1 and the insulating film 3 are patterned to form grooves 6. Next, thermal oxidation is performed using the silicon nitride mask used in the previous step (buttering step) to form a silicon dioxide layer 9 in the groove 6, as shown in FIG. Observe formal precepts. When selective polishing is performed using an abrasive whose polishing rate for silicon dioxide is extremely lower than that for silicon, a silicon dioxide layer 9 formed at the bottom of the groove 6 is formed.
The upper surface functions as a stopper, and as shown in FIG. The film is made thinner. The silicon oxide layer peels off from the first silicon wafer 1, and the pieces of the peeled silicon dioxide mix into the polishing agent and damage the surface of the first silicon wafer 1 being polished. In addition, the peeled silicon dioxide particles adhere to the surface of the first silicon wafer 1 to be polished and remain without being removed even after cleaning.
As a result, this So! The manufacturing yield when devices are formed on the substrate decreases significantly. The purpose of the present invention is to eliminate this drawback, and to solve this problem, two
An object of the present invention is to provide a method for manufacturing a laminated ultra-thin film Sol substrate with a high yield by thinning one side of a silicon wafer to a uniform thickness without damaging or contaminating its surface. [Problem to be Solved by the Invention] By the way, when selectively polishing one of the two silicon wafers 8 bonded together, for example, the first silicon wafer 1, some of the silicon dioxide layer 9 formed in the groove 6 ,
[Means for Solving the Problem] The above purpose is to connect the first silicon wafer (1) and the second silicon wafer (2) via the insulating film (3). The first silicon wafer (1) or the second silicon wafer (2) is removed from a partial region to form a groove (6), and the side walls of the groove (6) are nitrided. A silicon film (7) is formed, and a silicon dioxide layer (8) is formed in the trench (6) formed on the side wall of the silicon nitride film (7).
), the silicon nitride III (7) is removed, and the first silicon wafer (1) or the second silicon wafer (2) is heated using the silicon dioxide layer (8) as a stopper. This is achieved by a method of manufacturing a semiconductor device that includes a step of selectively polishing to reduce its thickness. [Function] In the method for manufacturing a bonded SOI substrate according to the present invention, a groove 6 is formed in the first silicon wafer 1 or the second silicon wafer 2, and after forming a silicon nitride film 7 on the side wall of the groove 6. Since the silicon dioxide layer 8 is formed in the trench 6, the silicon dioxide layer 8 is formed only at the bottom of the trench 6 and not on the sidewalls of the trench 6. Moreover, in the method for manufacturing a bonded Sol substrate according to the present invention, after removing the silicon nitride II7 formed on the side wall of the groove 6, the first silicon wafer 1 or the second silicon wafer 2 is polished. This is true, and when polishing the first silicon wafer 1 or the second silicon wafer 2, there are no side walls of the groove. Therefore, when selectively polishing the first silicon wafer 1 or the second silicon wafer 2 using the silicon dioxide layer 8 as a stopper, in the prior art, the silicon dioxide layer that formed the sidewalls of the groove is completely removed. Since it does not exist in the present invention, it is impossible for it to peel off, and therefore, the silicon wafer surface cannot be damaged or contaminated by silicon dioxide particles that existed in the prior art but are not present in the present invention. This is impossible, and the silicon wafer is uniformly thinned to the same height as the surface of the silicon dioxide layer 8. [Example] Hereinafter, a method for manufacturing a bonded SOI substrate according to an example of the present invention will be described with reference to drawings. Refer to FIG. 1(a), the surfaces of the first silicon wafer 1 and the second silicon wafer 2 are oxidized to form an insulating film 3, and both are coated with the insulating film 3.
1,10 in an oxygen atmosphere.
After bonding by heating to a temperature of 0°C, one silicon wafer, for example, the first silicon wafer l, is ground to reduce its thickness to about 2n. Refer to FIG. 1(b) A silicon nitride layer 4 is formed on a first silicon wafer 1 using the CVD method, a resist layer 5 is formed thereon, and patterning is performed using a photolithography method. , the resist N5 is removed from above a certain groove-shaped region, and the silicon nitride layer 4 is dry etched using carbon tetrafluoride gas using the remaining resist layer 5 as a mask, and then the silicon nitride layer 4 is etched using carbon tetrachloride or the like. The silicon wafer 1 of 1 is dry-etched to form a groove 6 reaching the insulating film 3.See FIG. Silicon nitride film 7 with a thickness of about 5 nm on the side wall
Formally admonish. Referring to FIG. 1(d), the insulating film 3 exposed in the groove 6 is removed by etching using hydrofluoric acid to expose the second silicon wafer 2. Refer to FIG. 1(e). Heat to about 100° C. to thermally oxidize the second silicon wafer 2 exposed in the groove 6 to form a silicon dioxide layer 8 at the bottom of the groove 6. Note that this silicon dioxide layer 8
is formed so that its surface is, for example, approximately 0.5 nm higher than the surface where the insulating film 3 contacts the first silicon wafer 1. Referring to FIG. 1(f), the silicon nitride layer 4 formed on the first silicon wafer 1 and the silicon nitride film 7 formed on the side walls of the groove 6 are removed using hot phosphoric acid, and ethylenediamine and colloidal When the first silicon wafer 1 is selectively polished using a selective polishing method using a mixture of silica and silica as an abrasive, the silicon dioxide layer 8 functions as a polishing agent, and the first silicon wafer 1 is The difference in height between the surface of the insulating film 3 and the surface of the insulating film 3 in contact with the first silicon wafer l is approximately 0. The film is uniformly thinned to a thickness of 5 nm.
Note that the polishing rate ratio of silicon to silicon dioxide in the above polishing agent is 500:1, and the silicon dioxide layer B sufficiently functions as a stopper. [Effects of the Invention] As explained above, in the method for manufacturing a semiconductor device according to the present invention, after forming a silicon nitride film on the side wall of a groove formed in a first silicon wafer or a second silicon wafer, Since a silicon dioxide layer is formed in the groove as a stopper for selective polishing, this silicon dioxide layer is formed only on the bottom of the groove and not on the sidewalls of the groove. Moreover, in the method for manufacturing a bonded SOI substrate according to the present invention, the first silicon wafer or the second silicon wafer is polished after removing the silicon nitride film formed on the side wall of the groove. Therefore, when polishing the first silicon wafer or the second silicon wafer, there are no individual walls of the groove. Therefore, in the process of selectively polishing the first silicon wafer 1 or the second silicon wafer 2 using the silicon dioxide layer as a stopper, the silicon dioxide layer that existed on the sidewalls of the groove in the conventional technique is completely removed. Since it does not exist in the invention, it is impossible for this to peel off.
Therefore, the surface of the silicon wafer (thinned silicon wafer) is not damaged or contaminated by silicon dioxide particles that existed in the prior art but are not present in the present invention, and the silicon wafer is Since the film is uniformly thinned to the same height as the surface of the silicon dioxide layer 8, it is possible to improve the production yield of surface-bonded ultra-thin film SOI substrates.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)〜第1図(f)は、本発明の一実施例に係
るSol基板の製造工程図である.第2図は、張り合わ
せSol基板の説明図である.第3図は、従来技術に係
るSOI基板の製造工程図である. 本発明 第1 図(a) 第lのシリコンウエーハ、 第2のシリコンウェーハ、 絶縁膜、 窒化シリコン層、 レジスト層、 溝、 窒化シリコン膜、 ・・二酸化シリコン層。 本発明 第1 図(b)
FIGS. 1(a) to 1(f) are manufacturing process diagrams of a Sol substrate according to an embodiment of the present invention. FIG. 2 is an explanatory diagram of a bonded Sol substrate. FIG. 3 is a manufacturing process diagram of an SOI substrate according to the prior art. Figure 1 of the present invention (a) lth silicon wafer, second silicon wafer, insulating film, silicon nitride layer, resist layer, groove, silicon nitride film, . . . silicon dioxide layer. Figure 1 (b) of the present invention

Claims (1)

【特許請求の範囲】 第1のシリコンウェーハ(1)と第2のシリコンウェー
ハ(2)とを絶縁膜(3)を介して接着し、 前記第1のシリコンウェーハ(1)または前記第2のシ
リコンウェーハ(2)を一部領域から除去して溝(6)
を形成し、 該溝(6)の側壁に窒化シリコン膜(7)を形成し、 該窒化シリコン膜(7)が側壁に形成された前記溝(6
)の中に二酸化シリコン層(8)を形成し、 前記窒化シリコン膜(7)を除去し、前記二酸化シリコ
ン層(8)をストッパとして前記第1のシリコンウェー
ハ(1)または前記第2のシリコンウェーハ(2)を選
択的に研磨してその厚さを減少する 工程を有することを特徴とする半導体装置の製造方法。
[Claims] A first silicon wafer (1) and a second silicon wafer (2) are bonded via an insulating film (3); The silicon wafer (2) is removed from a partial area to form a groove (6).
forming a silicon nitride film (7) on the side wall of the groove (6); and forming a silicon nitride film (7) on the side wall of the groove (6).
), the silicon nitride film (7) is removed, and the silicon dioxide layer (8) is used as a stopper to form a silicon dioxide layer (8) in the first silicon wafer (1) or the second silicon wafer. A method for manufacturing a semiconductor device, comprising the step of selectively polishing a wafer (2) to reduce its thickness.
JP24302589A 1989-09-19 1989-09-19 Method for manufacturing semiconductor device Expired - Lifetime JP2779659B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24302589A JP2779659B2 (en) 1989-09-19 1989-09-19 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24302589A JP2779659B2 (en) 1989-09-19 1989-09-19 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH03104224A true JPH03104224A (en) 1991-05-01
JP2779659B2 JP2779659B2 (en) 1998-07-23

Family

ID=17097752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24302589A Expired - Lifetime JP2779659B2 (en) 1989-09-19 1989-09-19 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2779659B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399233A (en) * 1991-12-05 1995-03-21 Fujitsu Limited Method of and apparatus for manufacturing a semiconductor substrate
US5643837A (en) * 1992-04-15 1997-07-01 Nec Corporation Method of flattening the surface of a semiconductor device by polishing
US5756390A (en) * 1996-02-27 1998-05-26 Micron Technology, Inc. Modified LOCOS process for sub-half-micron technology
US5851846A (en) * 1994-12-22 1998-12-22 Nippondenso Co., Ltd. Polishing method for SOI

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399233A (en) * 1991-12-05 1995-03-21 Fujitsu Limited Method of and apparatus for manufacturing a semiconductor substrate
US5643837A (en) * 1992-04-15 1997-07-01 Nec Corporation Method of flattening the surface of a semiconductor device by polishing
US5851846A (en) * 1994-12-22 1998-12-22 Nippondenso Co., Ltd. Polishing method for SOI
US5756390A (en) * 1996-02-27 1998-05-26 Micron Technology, Inc. Modified LOCOS process for sub-half-micron technology

Also Published As

Publication number Publication date
JP2779659B2 (en) 1998-07-23

Similar Documents

Publication Publication Date Title
JP3635200B2 (en) Manufacturing method of SOI wafer
JPH01315159A (en) Dielectric-isolation semiconductor substrate and its manufacture
JPH0636414B2 (en) Manufacturing method of semiconductor element forming substrate
JPH10233351A (en) Structure of semiconductor substrate and manufacture of the same
JPH10223497A (en) Manufacture of laminated substrate
JP2662495B2 (en) Method for manufacturing bonded semiconductor substrate
JPH0485827A (en) Manufacture of semiconductor device
JPH04180648A (en) Manufacture of dielectrically isolated substrate
JPH03104224A (en) Manufacture of semiconductor device
JP2535957B2 (en) Semiconductor substrate
JPH01305534A (en) Manufacture of semiconductor substrate
JPH02237121A (en) Manufacture of semiconductor device
JP2850502B2 (en) Method for manufacturing SOI substrate
JP2584639B2 (en) Semiconductor substrate manufacturing method
JP2002057309A (en) Method of forming soi substrate
JPH0555358A (en) Manufacture of semiconductor device
JP3165735B2 (en) Semiconductor substrate manufacturing method
JPH056883A (en) Manufacture of semiconductor substrate
JP2993484B2 (en) Semiconductor substrate structure and method of manufacturing the same
JPH07123136B2 (en) Method for manufacturing semiconductor substrate having embedded dielectric layer
JPH0661340A (en) Manufacture of clad semiconductor substrate
JPH03136346A (en) Manufacture of soi substrate
JPH09162087A (en) Production of laminated substrate
JPH1126573A (en) Manufacture of dielectric isolation substrate
JP2520944B2 (en) Semiconductor substrate manufacturing method