JPH0310323A - Microprocessor - Google Patents
MicroprocessorInfo
- Publication number
- JPH0310323A JPH0310323A JP14603489A JP14603489A JPH0310323A JP H0310323 A JPH0310323 A JP H0310323A JP 14603489 A JP14603489 A JP 14603489A JP 14603489 A JP14603489 A JP 14603489A JP H0310323 A JPH0310323 A JP H0310323A
- Authority
- JP
- Japan
- Prior art keywords
- register
- microprocessor
- instruction
- control memory
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプロセッサに関し、その命令を拡張
することが容易にできるマイクロプロセッサに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a microprocessor, and more particularly to a microprocessor whose instructions can be easily expanded.
第4図は、従来のマイクロプログラム制御方式のマイク
ロプロセッサのブロック構成を示す図である。FIG. 4 is a diagram showing a block configuration of a conventional microprogram control type microprocessor.
第4図において(6)と(7)はそれぞれマイクロプロ
セッサ内のデータバスとアドレスバス、レジスタ部(2
)はマイクロプロセッサによって演算処理されるデータ
が格納される複数のレジスタで構成されている部分であ
り、アドレスボー) 、(8)、データポート+91を
通じてマイクロプロセッサの外部からレジスタ部(2)
に値を入力したり、レジスタ部(2)の値をマイクロプ
ロセッサの外部に出力したりすることが可能となってい
る。演算処理部(3)は、レジスタ部(2)内のデータ
を演算処理する部分、命令レジスタ(4)uマイクロプ
ロセッサが実行する演算処理の種類などを指定するコー
ド化された命令が格納されるレジスタである。この命令
コードはデータポート(9)を通じてマイクロプロセッ
サ外部から読み込まれる。制御回路部信号)は、命令レ
ジスタ(4)内の命令コードαOに従って、演算処理の
対象になるレジスタや演算の種類などを制御するための
制御信号(5a) e (5b) 、 (50)を発生
する部分である。In Figure 4, (6) and (7) are the data bus, address bus, and register section (2) in the microprocessor, respectively.
) is a part consisting of multiple registers in which data to be processed by the microprocessor is stored.
It is possible to input a value into the register section (2) and output the value of the register section (2) to the outside of the microprocessor. The arithmetic processing unit (3) is a part that performs arithmetic processing on the data in the register unit (2), and the instruction register (4) stores coded instructions that specify the type of arithmetic processing to be executed by the microprocessor. It is a register. This instruction code is read from outside the microprocessor through the data port (9). The control circuit section signal) outputs control signals (5a) e (5b), (50) for controlling the register to be subjected to arithmetic processing, the type of operation, etc. according to the instruction code αO in the instruction register (4). This is the part that occurs.
@5図は第4図における制御回路部(])の内部構成を
示すブロック図である。@Figure 5 is a block diagram showing the internal configuration of the control circuit section (]) in Figure 4.
第5図において命令レジスタ(4)は前述のようにマイ
クロプロセッサが実行する命令のコードが格納されてい
るレジスタである0制御メモリα℃は読みたし専用の半
導体記1:a装ff4j (以下1(OMと称す)で構
成されている。この制御メモリα℃には各ビットが各制
御信号(5,) 、 (5b) 、 (50)に対応す
るようなデータ(以下これをマイクロ命令と称す)が記
憶されている0制御メモリaD中のマイクロ命令は、制
御メモリアドレスレジスタ(6)の指すアドレス(以下
これをマイクロアドレスと称す)から読み出されてマイ
クロ命令レジスタα9に格納される0ソシテ、マイクロ
命令レジスタ0&の各ビットが各制御信号(5a) +
’ (5b) 、 (5C)としてマイクロプロセッサ
内の各部に送り出される。制御メモリアドレス発生部α
4Jでは、命令コード00あるいはマイクロ命令レジス
タα9のいくつかのビット(5d)をもとにマイクロア
ドレス叫を発生し、制御メモリアドレスレジスタ(2)
に格納する。In FIG. 5, the instruction register (4) is a register in which the code of the instruction executed by the microprocessor is stored as described above.0 control memory αC is a read-only semiconductor memory 1:a ff4j (hereinafter referred to as 1 (referred to as OM).This control memory αC contains data (hereinafter referred to as microinstructions) in which each bit corresponds to each control signal (5,), (5b), (50). The micro-instruction in the 0 control memory aD in which the 0 micro-instruction is stored is read from the address pointed to by the control memory address register (6) (hereinafter referred to as the micro-address) and stored in the micro-instruction register α9. Each bit of microinstruction register 0& is each control signal (5a) +
' (5b) and (5C) are sent to each part within the microprocessor. Control memory address generator α
In 4J, a micro address signal is generated based on instruction code 00 or some bits (5d) of micro instruction register α9, and control memory address register (2) is generated.
Store in.
次に、このマイクロプロセッサが加算命令を実行すると
きの動作を説明する。まず、加算命令を示すコードがデ
ータポート(9)を通じて命令レジスタ(4)に格納さ
れる0次に制御メモリアドレス発生部α4が、この命令
コードをもとに、加算命令を実行するための制御(ri
号に対応するマイクロ命令が格納されているマイクロア
ドレスQ51を発生し、これが制御メモリアドレスレジ
スタ0のに格納される。Next, the operation when this microprocessor executes an addition instruction will be explained. First, a code indicating an addition instruction is stored in the instruction register (4) through the data port (9).The zero-order control memory address generation unit α4 generates control for executing the addition instruction based on this instruction code. (ri
A micro-address Q51 in which a micro-instruction corresponding to the number is stored is generated, and this is stored in control memory address register 0.
次に制御メモリ圓から、このマイクロアドレスに格納さ
れているマイクロ命令が読み出されてマイクロ命令レジ
スタαaに格納される。その結果、制御信号(5a)
、 (5b) 、 (5C)が出力される。この制御信
号(5&) + (5b) + (50)によってレジ
スタ部(2)の中から加算の対象となるレジスタが選択
されてそのレジスタの値が演算処理部(3)へ送られる
。次に、制御メモリアドレス発生部α(イ)がマイクロ
命令レジスタの一部分(5d)をもとに次のマイクロア
ドレスα9を発生する。その結果、同様にして制御メモ
リから次のマイクロ命令が読み出され制御信号(5a)
t (51)) t (5信号)として出力される0こ
の制御信号によって、演算処理部(3)で加算が行なわ
れる。次に、制御メモリアドレス発生部面が次のマイク
ロアドレスを発生することによって同様に制御信号(5
a)# (5b) l (50)が出力され、この制御
信号(5a) 、 (5b) 、 (50)によって加
算結果を格納するレジスタが選択されて、そのレジスタ
に演算処理部内の加算結果が移され、加算命令の実行が
完了する。Next, the microinstruction stored at this microaddress is read from the control memory circle and stored in the microinstruction register αa. As a result, the control signal (5a)
, (5b), (5C) are output. This control signal (5&) + (5b) + (50) selects a register to be added from the register section (2) and sends the value of that register to the arithmetic processing section (3). Next, the control memory address generation section α (a) generates the next microaddress α9 based on the part (5d) of the microinstruction register. As a result, the next microinstruction is read out from the control memory in the same way, and the control signal (5a) is
t (51)) 0 This control signal output as t (5 signal) causes addition to be performed in the arithmetic processing section (3). Next, the control memory address generation section generates the next microaddress, thereby causing the control signal (5
a) # (5b) l (50) is output, and the register that stores the addition result is selected by the control signals (5a), (5b), and (50), and the addition result in the arithmetic processing section is stored in that register. The execution of the add instruction is completed.
このようにひとつの命令は複数のマイクロ命令の集まり
によって実行され、−1゜このマイクロ命令の集まりの
ことをマイクロプログラムと呼ぶ。In this way, one instruction is executed by a collection of multiple microinstructions, and this collection of microinstructions is called a microprogram.
制御メモIJ 信号11には加算命令以外にも減算命令
や乗算命令な′どに対応したマイクロプログラムが格納
されており、それらの命令も加算命令と同様にして実行
される(このような制御方式をマイクロプログラム制御
方式と呼ぶ。)。In addition to addition instructions, the control memo IJ signal 11 stores microprograms corresponding to subtraction instructions, multiplication instructions, etc., and these instructions are also executed in the same way as addition instructions (such control methods (This is called the microprogram control method.)
従来のマイクロプロセッサでは制御メモリがROMで構
成されているために、命令を変更、拡張する必要が生じ
た際にはチップ全体を製造し直さなければならずコスト
が高くなるという問題が生じる。In conventional microprocessors, the control memory is composed of ROM, so when it becomes necessary to change or expand the instructions, the entire chip must be remanufactured, resulting in an increase in cost.
本発明は上記のような問題点を解決するためになされた
もので、チップ全体を製造し直すことなしに命令の変更
、拡張が可能なマイクロプロセツサを得ることを目的と
する。The present invention was made to solve the above-mentioned problems, and an object of the present invention is to provide a microprocessor whose instructions can be changed and expanded without remanufacturing the entire chip.
本発明に係るマイクロプロセッサは、マイクロプログラ
ム制御方式のマイクロプロセッサであって、特に制御メ
モリの一部または全部が′4Jiき換え可能な半導体記
憶装置で構成され、制御メモリアドレスレジスタにマイ
クロプロセッサ外部から値を設定する手段と、マイクロ
命令入力レジスタと、このマイクロ命令入力レジスタに
マイクロプロセッサ外部から値を設定する手段と、制御
メモリアドレスレジスタの指すアドレスの制御メモリ中
の書キ込み可能な部分にマイクロ命令入力レジスタの値
を書き込む手段とを備えたことを特徴とするマイクロプ
ロセッサである。The microprocessor according to the present invention is a microprocessor of a microprogram control type, and in particular, a part or all of the control memory is constituted by a replaceable semiconductor storage device, and the control memory address register is stored from outside the microprocessor. a micro-instruction input register; a means for setting a value in the micro-instruction input register from outside the microprocessor; A microprocessor characterized by comprising means for writing a value of an instruction input register.
書き換え可能な制御メモリの中にマイクロプロセッサの
外部からデータ書き込む手段は、制御メモリアドレスレ
ジスタとマイクロ命令入力レジスタに、それぞれマイク
ロアドレスとマイクロ命令とを外部からボートを通じて
設定しておいて、制御メモリに書き込み信号を加えると
いうものである0
〔作用〕
本発明に係るマイクロプロセッサによれば、マイクロプ
ロセッサの外部から制御メモリ中ノマイクロプログラム
の一部を書き換えた後に、その書き換えた部分のマイク
ロアドレスを発生させる命令を実行することにより命令
の拡張が行なわれる。The means for writing data into the rewritable control memory from outside the microprocessor is to set a microaddress and a microinstruction in the control memory address register and the microinstruction input register from the outside via a port, respectively, and then write the data into the control memory. [Operation] According to the microprocessor according to the present invention, after rewriting a part of the microprogram in the control memory from outside the microprocessor, a microaddress for the rewritten part is generated. The instruction is expanded by executing the instruction that causes the instruction to be expanded.
以下、、本発明の実施例を図に従って説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第1図は本発明に係るマイクロプロセッサの一実施例を
示したブロック構成図である。FIG. 1 is a block diagram showing an embodiment of a microprocessor according to the present invention.
第1図において、(至)、α力、(2)、α9.翰はそ
れぞれシフト信号、直列入力、シフト信号、直列入力、
書き込み信号であり、後述するように制御回路部に対し
て外部から加えられるようになっている。In FIG. 1, (to), α force, (2), α9. Each wire is a shift signal, a series input, a shift signal, a series input,
This is a write signal, and is applied to the control circuit section from the outside as will be described later.
第2図は第1図における制御部分信号)の構成を示した
ブロック図である。FIG. 2 is a block diagram showing the configuration of the control portion signal in FIG. 1.
第2図において、制御メモリアドレスレジスタ(6)は
マイクロプロセッサ外部から加えられるシフト信号部に
よって1ビツトシフトする機能を備えたシフトレジスタ
で構成されている。シフト信号(2)を使って順々にシ
フトしながら、1ビツトずつ直列入力α力を取シ込むこ
とにより、制御メモリアドレスレジスタαつに、マイク
ロプロセッサ外部から任意の値を設定できるようになっ
ている○マイクロ命令入力レジスタ121Dも、制御メ
モリアドレスレジスタ@と同様のシフト機能を持つレジ
スタであり、シフト信号(2)と直列データα9)とに
よってマイクロプロセッサ外部から任意の値を設定でき
るようになっている。In FIG. 2, the control memory address register (6) is constituted by a shift register having a function of shifting one bit by a shift signal section applied from outside the microprocessor. By inputting the serial input α bit by bit while sequentially shifting using the shift signal (2), it is now possible to set any value to the control memory address register α from outside the microprocessor. The microinstruction input register 121D is also a register with a shift function similar to the control memory address register @, and can be set to any value from outside the microprocessor using a shift signal (2) and serial data α9). It has become.
第3図は第2図におりる制御メモIJ 信号11の構成
を示したブロック図である。FIG. 3 is a block diagram showing the structure of the control memo IJ signal 11 shown in FIG.
第3図において、いはRO&5(ハ)は電気的に消去可
能で書き込み可能な半導体記憶装置(以下EEPROM
と称す)である。ROM(イ)と11:lPROM@の
アドレス入力には、マイクロアドレスの一部信号5b)
r 信号5o) 、 信号5a)が入力されるように
なっている。マイクロアドレスの一部信号5a ) (
d 、セレクタ(25a) 、 (25b) 、 (2
5o)においてROMとEEFROMから読み出された
マイクロ命令のうちのどちらをマイクロ命令レジスタに
出力するかを選択するのに使用されている。書き込み信
号部をマイクロプロセッサの外部から加えることによっ
て制御メモリアドレスレジスタ0υの指スマイクロアド
レスの内容をマイクロ命令入力レジスタ(21)の値に
書き換えることが可能となっている。In FIG. 3, RO&5 (c) is an electrically erasable and writable semiconductor memory device (hereinafter referred to as EEPROM).
). For the address input of ROM (a) and 11:lPROM@, part of the micro address signal 5b)
r signal 5o) and signal 5a) are input. Microaddress partial signal 5a) (
d, selector (25a), (25b), (2
In step 5o), it is used to select which of the microinstructions read from the ROM and EEFROM is to be output to the microinstruction register. By applying a write signal section from outside the microprocessor, it is possible to rewrite the contents of the micro address of the control memory address register 0υ to the value of the micro command input register (21).
次に本実施例によるマイクロプロセッサにおいて命令を
拡張する方法について説明する。Next, a method of extending instructions in the microprocessor according to this embodiment will be explained.
制御メモリアドレス発生部a舶はある特定の命令フード
に対してはEEFROMF23の出力するマイクロ命令
がセレクタ(25a) 、 (25b) 、 (250
)で選択されてマイクロ命令レジスタσaに出力される
ようなマイクロアドレスを発生する0そこでK]IiF
ROM(至)の中のマイクロ命令を書き換えることによ
って、この命令コードに対して任意の制御信号(5a)
、 (5b) 、 (5o)を発生させることが可能と
なり、任意の演算処理を行なわせることが可能となる。In the control memory address generation unit a, the microinstructions output by the EEFROMF 23 are assigned to the selectors (25a), (25b), (250) for a specific instruction hood.
) to generate a microaddress that is selected by the microinstruction register σa and output to the microinstruction register σa.
By rewriting the microinstruction in the ROM (to), any control signal (5a) can be generated for this instruction code.
, (5b), (5o) can be generated, and arbitrary arithmetic processing can be performed.
すなわち、命令の種類を変更、拡張することが可能とな
る。In other words, it becomes possible to change and expand the types of instructions.
ここでE′F、PROII!器中のマイクロ命令の書き
換えは、制御メモリアドレスレジスタ@に書き換えるマ
イクロアドレスを設定し、マイクロ命令入力レジスタe
211にマイクロ命令を設定し、EEFROM(ハ)に
書き込み信号(イ)を加えることによって行なう。E'F here, PROII! To rewrite the microinstructions in the device, set the microaddress to be rewritten in the control memory address register @, and write the microinstruction input register e.
This is done by setting a microinstruction in 211 and applying a write signal (a) to the EEFROM (c).
なお、本実施例においては制御メモリ信号11)一部を
IEFROM(至)で構成しているが、これを消去可能
で書き込み可能な半導体記憶装置(以下R1iFROM
と称す)やスタティック型半導体記憶父性(以下SRA
M と称す)で構成しても同様の構成となる0
また、本実施例においては制御メモリアドレスレジスタ
(2)とマイクロ命令入力レジスタ62])にハシフ1
[号(至)信号81と直列人力Oりα9を用いて1ビツ
トずつ値を設定するようにしているが、複数ビットを一
度に設定するようにしても同様の構成となる。Note that in this embodiment, a part of the control memory signal 11) is composed of an IEFROM, but this is replaced by an erasable and writable semiconductor memory device (hereinafter referred to as R1iFROM).
) and static semiconductor memory paternity (SRA).
In this embodiment, the control memory address register (2) and the microinstruction input register 62]) have the same structure.
Although the value is set one bit at a time using the number (to) signal 81 and the serial input signal α9, the same configuration can be achieved even if a plurality of bits are set at once.
以上のように本発明によれは、マイクロプロセッサ内の
制御メモリの一部をマイクロプロセッサ外部から書き換
え、この書き換えた部分の内容を制御信号として発生さ
せるような命令コードを備えることによって、命令の拡
張を、チップを製造し直すことなしに行なうことが可能
であり、専用用途向けのカスタマイズなどに利用するこ
とができるマイクロプロセッサが得られるという効果が
ある。As described above, according to the present invention, a part of the control memory in a microprocessor is rewritten from outside the microprocessor, and by providing an instruction code that generates the contents of the rewritten part as a control signal, instructions can be expanded. This can be done without remanufacturing the chip, and has the effect of providing a microprocessor that can be used for customization for special purposes.
第1図はこの発明の一実施例によるマイクロプロセッサ
の構成を示すブロック図、第2図は第1図に示される制
御回路部の構成を示すブロック図、第3図は第2図に示
される制御メモリの構成を示すブロック図、第4図は従
来のマイクロプロセッサの構成を示すブロック図、第5
図は第4図に示される制御メモリの構成を示すブロック
図である。
図において、信号)は制御回路部、(2)はレジスタ部
、(3)は演算処理部、(4)は命令レジスタ部、(5
a) 、 (5b) # (50)は制御信号、(5d
)はマイクロ命令の一部分、(6)はデータバス、(7
)ハアドレスバス、(8)ハアドレスボート、(9)は
データポート、G(Iは命令コード、0℃は制御メモリ
、αのは制御メモリアドレスレジスタ、αJはマイクロ
命令レジスタ、a41は制御メモリアドレス発生部、α
9はマイクロアドレス、(2)はシフト信号、aηは直
列入力、(2)はシフト信号、09は直列入力、翰は書
き込み信号、QBはマイクロ命令入力レジスタ、いはR
OM、翰は1[iEPROMl(24a ) p (2
4b ) p (24o )はマイクロ命令、(25a
)(25b) P (250)はセレクタである。
なお、各図中、同一符号は同一または相当部分を示す〇FIG. 1 is a block diagram showing the configuration of a microprocessor according to an embodiment of the present invention, FIG. 2 is a block diagram showing the configuration of the control circuit section shown in FIG. 1, and FIG. 3 is the block diagram shown in FIG. 2. FIG. 4 is a block diagram showing the configuration of a control memory, FIG. 4 is a block diagram showing the configuration of a conventional microprocessor, and FIG. 5 is a block diagram showing the configuration of a conventional microprocessor.
This figure is a block diagram showing the configuration of the control memory shown in FIG. 4. In the figure, signal) is a control circuit section, (2) is a register section, (3) is an arithmetic processing section, (4) is an instruction register section, and (5) is a register section.
a), (5b) # (50) is the control signal, (5d
) is part of the microinstruction, (6) is the data bus, (7
) address bus, (8) address board, (9) data port, G (I is instruction code, 0℃ is control memory, α is control memory address register, αJ is microinstruction register, a41 is control memory Address generation part, α
9 is a micro address, (2) is a shift signal, aη is a serial input, (2) is a shift signal, 09 is a serial input, 翺 is a write signal, QB is a micro instruction input register, or R
OM, wire is 1 [iEPROMl (24a) p (2
4b) p (24o) is a microinstruction, (25a
)(25b) P (250) is a selector. In each figure, the same symbols indicate the same or equivalent parts〇
Claims (1)
ータを格納するためのレジスタ部と、演算処理の種類を
指定するコード化された命令を格納するための命令レジ
スタと、演算処理部とレジスタ部とを制御するための制
御信号を発生する制御回路部とを備えたマイクロプロセ
ッサであつて、制御回路部中に、各制御信号が各ビット
に対応するようなデータを格納した制御メモリと、命令
レジスタ内のコードで指定される命令を実行するための
制御信号に対応するデータを制御メモリから順次読み出
すためのアドレスを発生する制御メモリアドレス生成回
路部と、このアドレスを格納するための制御メモリアド
レスレジスタと、制御メモリから出力されるデータを格
納するためのマイクロ命令レジスタとを備えたマイクロ
プロセッサであつて、特に制御メモリの一部または全部
が書き換え可能な半導体記憶装置で構成され、制御メモ
リアドレスレジスタにマイクロプロセッサ外部から値を
設定する手段と、マイクロ命令入力レジスタと、このマ
イクロ命令入力レジスタにマイクロプロセッサ外部から
値を設定する手段と、制御メモリアドレスレジスタの指
すアドレスの制御メモリ中の書き込み可能な部分にマイ
クロ命令入力レジスタの値を書き込む手段とを備えたこ
とを特徴とするマイクロプロセッサ。An arithmetic processing unit that processes data, a register unit that stores data to be processed, an instruction register that stores coded instructions that specify the type of arithmetic processing, and an arithmetic processing unit and registers. a control circuit section that generates control signals for controlling the microprocessor, the microprocessor comprising: a control circuit section that generates control signals for controlling the microprocessor; A control memory address generation circuit unit that generates an address for sequentially reading data corresponding to a control signal from the control memory to execute an instruction specified by a code in the instruction register, and a control memory for storing this address. A microprocessor equipped with an address register and a microinstruction register for storing data output from a control memory, in particular, a part or all of the control memory is composed of a rewritable semiconductor storage device, and the control memory means for setting a value in an address register from outside the microprocessor; a microinstruction input register; a means for setting a value in the microinstruction input register from outside the microprocessor; and writing in the control memory an address pointed to by the control memory address register. A microprocessor comprising means for writing a value of a microinstruction input register into a possible part.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14603489A JPH0310323A (en) | 1989-06-07 | 1989-06-07 | Microprocessor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14603489A JPH0310323A (en) | 1989-06-07 | 1989-06-07 | Microprocessor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0310323A true JPH0310323A (en) | 1991-01-17 |
Family
ID=15398614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14603489A Pending JPH0310323A (en) | 1989-06-07 | 1989-06-07 | Microprocessor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0310323A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0573294A (en) * | 1991-09-17 | 1993-03-26 | Mitsubishi Electric Corp | Microprocessor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6154540A (en) * | 1984-08-24 | 1986-03-18 | Hitachi Ltd | Data processor |
JPS6453240A (en) * | 1987-05-15 | 1989-03-01 | Nec Corp | Evaluating microprocessor |
-
1989
- 1989-06-07 JP JP14603489A patent/JPH0310323A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6154540A (en) * | 1984-08-24 | 1986-03-18 | Hitachi Ltd | Data processor |
JPS6453240A (en) * | 1987-05-15 | 1989-03-01 | Nec Corp | Evaluating microprocessor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0573294A (en) * | 1991-09-17 | 1993-03-26 | Mitsubishi Electric Corp | Microprocessor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4155120A (en) | Apparatus and method for controlling microinstruction sequencing by selectively inhibiting microinstruction execution | |
US4179731A (en) | Microprogrammed control system | |
US5459682A (en) | Microcomputer with plural registers and function for selecting them | |
US5093783A (en) | Microcomputer register bank accessing | |
US4467415A (en) | High-speed microprogram control apparatus with decreased control storage requirements | |
JPS62197830A (en) | Data processing system | |
JPS6128138B2 (en) | ||
US5046040A (en) | Microprogram control apparatus using don't care bits as part of address bits for common instructions and generating variable control bits | |
US4394735A (en) | Data processor controlled by microprograms | |
US5991872A (en) | Processor | |
US4126896A (en) | Microprogrammed large-scale integration (LSI) microprocessor | |
US4525776A (en) | Arithmetic logic unit arranged for manipulating bits | |
US5247624A (en) | Microprogram controller including leading microinstruction from a generator executed while succeeding microinstruction from memory is read out | |
JPH0310323A (en) | Microprocessor | |
US4342080A (en) | Computer with microcode generator system | |
JPS6148174B2 (en) | ||
JP3541863B2 (en) | Central processing unit | |
JPS628231A (en) | Logical type data processor | |
JP2003196087A (en) | Memory addressing system of microcontroller and page mapping device | |
JPS6226485B2 (en) | ||
JPH0778730B2 (en) | Information processing equipment | |
JPS6043750A (en) | Microprogram controller | |
JPH0625966B2 (en) | Micro program controller | |
JPH02204828A (en) | Arithmetic processing unit | |
JPH0319570B2 (en) |