JPH03102839A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH03102839A JPH03102839A JP24020089A JP24020089A JPH03102839A JP H03102839 A JPH03102839 A JP H03102839A JP 24020089 A JP24020089 A JP 24020089A JP 24020089 A JP24020089 A JP 24020089A JP H03102839 A JPH03102839 A JP H03102839A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- diameter via
- semiconductor substrate
- diameter
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 31
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 13
- 238000005530 etching Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 24
- 238000001312 dry etching Methods 0.000 description 8
- 239000010931 gold Substances 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000001771 vacuum deposition Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 241000132007 Bahia Species 0.000 description 1
- 229930194845 Bahia Natural products 0.000 description 1
- XWROUVVQGRRRMF-UHFFFAOYSA-N F.O[N+]([O-])=O Chemical compound F.O[N+]([O-])=O XWROUVVQGRRRMF-UHFFFAOYSA-N 0.000 description 1
- 235000017858 Laurus nobilis Nutrition 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［概要］
センチメートル波帯或いはξり波帯などのマイクロ波帯
のように高い周波数帯で用いるのに好適な半導体装置に
関し、
開口のエッジ近傍に亀裂が発生せず、また、開口内に均
一な電極金属膜が形成され得る構或のバイア・ホールを
もつ半導体装置を提供することを目的とし、
半導体基板の裏面から所定の厚さ、即ち、２０〔μｍ〕
乃至５０〔μｍ〕の厚さが残る深さまで形戒された大径
のバイア・ホールと、該大径のバイア・ホールに於ける
底面から前記半導体基板の表面まで貫通する小径のバイ
ア・ホールと、該各バイア・ホール内も含めた該半導体
基板の裏面に形成された裏面側電極と、該半導体基板の
表面側に一部が露出される該裏面側電極に電気的に結合
された表面側電極とを備えてなるよう構成する。[Detailed Description of the Invention] [Summary] A semiconductor device suitable for use in a high frequency band such as a microwave band such as a centimeter wave band or a ξ wave band, in which cracks do not occur near the edges of an opening. The purpose of the present invention is to provide a semiconductor device having a via hole with a structure in which a uniform electrode metal film can be formed in the opening, and a predetermined thickness, that is, 20 [μm] from the back surface of the semiconductor substrate.
a large-diameter via hole formed to a depth of 50 to 50 [μm], and a small-diameter via hole that penetrates from the bottom of the large-diameter via hole to the surface of the semiconductor substrate; , a back side electrode formed on the back side of the semiconductor substrate including the inside of each via hole, and a front side electrically coupled to the back side electrode partially exposed on the front side of the semiconductor substrate. and an electrode.
本発明は、センナメートル波帯或いはξυ波帯などのマ
イクロ波帯のように高い周波数帯で用いるのに好適な半
導体装置に関する。The present invention relates to a semiconductor device suitable for use in a high frequency band such as a microwave band such as a cenmeter wave band or a ξυ wave band.
通常、マイクロ波帯に於ける通信などに用いる半導体装
置では、表面電極と背面電極（接地側電極）とを接続す
ることで接地をとるようにしている。一般に、接地に関
するインダクタンス或分は高い周波数帯に於いて、利得
の低下、帰還量の増大を招来するから、できる限り小さ
く抑えることが必要である。Generally, in a semiconductor device used for communication in the microwave band, grounding is established by connecting a front electrode and a back electrode (ground side electrode). Generally, inductance related to grounding or in a high frequency band causes a decrease in gain and an increase in the amount of feedback, so it is necessary to keep it as small as possible.
従来、接地をとる際、寄生インダクタンスを抑制し得る
構戒として、バイア・ホール（ｖｉａ−ｈｏｌｅ）を利
用している。Conventionally, when establishing grounding, a via-hole has been used to suppress parasitic inductance.
これは、半導体基板を選択的にエッチングして穴を開け
、その穴に鍍金を施して表面電極と背面電極とを導通さ
せる構戒であり、その寄生インダクタンスは、ワイヤな
どで接地をとる場合（通常は０．１ （ｎＨ） 〜０．
３ （ｎＨ）程度）と比較すると、約１／５程度（０．
０２ （ｎＨ）〜０．０５ （ｎＨ））に抑えることが
できる。また、半導体チップ上の任意の位置に接地電極
を形成できる旨の利点をもっている。This is a method of selectively etching holes in the semiconductor substrate and plating the holes to create electrical continuity between the front and back electrodes. Usually 0.1 (nH) ~0.
3 (nH)), about 1/5 (0.3 nH)).
0.02 (nH) to 0.05 (nH)). Another advantage is that the ground electrode can be formed at any position on the semiconductor chip.
従って、例えば、ＧａＡｓ系ＭＭＩＣ（ｍｉｃｒｏｗａ
ｖｅ ｍｏｎｏｌｉｔｈｉｃ ｉｎｔｅｇｒａ
ｔｅｄ ｃｉｒｃｕｉｔ）などでは、バイア・ホール
技術は不可欠である。Therefore, for example, GaAs-based MMIC (microwa
monolithic integra
Via-hole technology is essential for applications such as ted circuits.
〔発明が解決しようとする課題］
前記したような高い周波数帯で用いる半導体装置では、
誘電体損失が大きくなることを避ける為、半導体基板と
しては出来る限り厚いものが用いられ、通常、約５０［
μｍ］〜１５ｏ［μｍ］程度の範囲で選択され、約１０
０（μｍ）程度が多用されている。[Problem to be solved by the invention] In a semiconductor device used in a high frequency band as described above,
In order to avoid large dielectric loss, the semiconductor substrate is made as thick as possible, usually about 50 [
μm] to 15o[μm], approximately 10
A value of about 0 (μm) is often used.
然しなから、半導体基板、就中、化合物半導体基板が厚
くなると、バイア・ホールを形戒するのが困難になる。However, as semiconductor substrates, especially compound semiconductor substrates, become thicker, it becomes difficult to define via holes.
第１１図は従来技術を適用してバイア・ホールを形成し
たＧａＡｓウエハの要部切断側面図を表している。FIG. 11 shows a cutaway side view of a main part of a GaAs wafer in which via holes have been formed using the conventional technique.
図に於いて、１はＧａＡｓ基板、ＩＡはバイア・ホール
、２は金（Ａｕ）からなる表面側電極、３はＡｕからな
る裏面側電極をそれぞれ示している。In the figure, 1 is a GaAs substrate, IA is a via hole, 2 is a front electrode made of gold (Au), and 3 is a back electrode made of Au.
このＧａＡｓウエハでは、ＭＭＩＣの場合は厚さが約１
００〔μｍ〕程度、そして、電界効果トランジスタの場
合は厚さが約５０［μｍ］程度であって、エッチャント
として例えばフッ酸、硝酸、及び過酸化水素の混液を用
いたウエット・エッチングを行うと、バイア・ホールＬ
Ａの表面側に於ける径は約５０〔μｍ〕乃至１００（μ
ｍ３程度、そして、同じく裏面側に於ける径は約１５０
〔μｍ）以上になる。In this GaAs wafer, the thickness is approximately 1 for MMIC.
00 [μm], and in the case of field effect transistors, the thickness is about 50 [μm], and when wet etching is performed using a mixture of hydrofluoric acid, nitric acid, and hydrogen peroxide as an etchant, for example, the thickness is about 50 [μm]. , Bahia Hall L
The diameter on the surface side of A is approximately 50 [μm] to 100 (μm).
About m3, and the diameter on the back side is about 150
[μm] or more.
このように、ウエハが厚くなると、ウエット・エッチン
グ法を適用して形成したバイア・ホールＬＡは、
■ 裏面側の開口径が大きくなる、
■ 表面側の開口エッジ近傍が著しく薄くなり、亀裂が
入り易くなる、
などの欠点をもつようになる。As shown above, when the wafer becomes thicker, the via holes LA formed by applying the wet etching method: (1) The opening diameter on the back side becomes larger, (2) The area near the opening edge on the front side becomes significantly thinner, and cracks appear. It comes to have disadvantages such as becoming easier.
第１２図は同じく従来技術を適用してバイア・ホールを
形成したＧａＡｓウエハの要部切断側面図を表し、第１
１図に於いて用いた記号と同記号は同部分を表すか或い
は同じ意味を持つものとする。FIG. 12 is a cross-sectional side view of a main part of a GaAs wafer in which via holes are formed using the conventional technique.
The same symbols as those used in Figure 1 represent the same parts or have the same meaning.
図示例は、エッチング・ガスとしてＣＺ．，ＣＣｌｚ
Ｆ．，ｓｉｃＬ ，Ｂｒ（，ｅ．などの塩素系ガスを用
いたドライ・エッチング法を適用することに依ってバイ
ア・ホールＩＡを形成したものであり、この場合、バイ
ア・ホールＩＡの表面側聞口径を例えば７０（μｍ）程
度にすると裏面側開口径は約１００〔μｍ〕程度となり
、従って、内壁は切り立った形状となり、そこに裏面側
電横３を形成しても均一に被着させることが難しく、ま
た、薄くなってしまう旨の欠点がある。The illustrated example uses CZ. , CClz
F. The via hole IA is formed by applying a dry etching method using a chlorine-based gas such as , sicL, Br (, e. For example, if it is about 70 (μm), the opening diameter on the back side will be about 100 [μm], and therefore the inner wall will have a steep shape, and even if the back side electrode 3 is formed there, it will not be possible to adhere it uniformly. It is difficult and has the disadvantage that it becomes thin.
第１３図は第１１図及び第１２図について説明したよう
な欠点を解消する為に開発されたバイア・ホールの構戒
を説明する為のＧａＡｓウエハの要部切断側面図を表し
、第１１図及び第１２図に於いて用いた記号と同記号は
同部分を表すか或いは同じ意味を持つものとする。FIG. 13 shows a cutaway side view of a main part of a GaAs wafer to explain the structure of a via hole developed to eliminate the drawbacks described in FIGS. 11 and 12. The same symbols as those used in FIG. 12 represent the same parts or have the same meaning.
本例に於けるバイア・ホールＩＡは、表面側と裏面側の
両方からウエット・エッチング法を通用して形成され、
ウエハに於ける厚さ方向の略中央で貫通した状態になっ
ている。The via hole IA in this example is formed using a wet etching method from both the front side and the back side,
It penetrates approximately at the center of the wafer in the thickness direction.
この構或に依ると、第１１図及び第１２図について説明
したバイア・ホールの欠点は軽減されはするが、表裏両
面から形成したバイア・ホールが貫通する箇所に於ける
開口のエッジ近傍は薄くなるので、その部分には亀裂が
入り易く、しかも、亀裂の有無を確認するのが困難であ
り、また、製造工程の増加も難点である。According to this structure, the drawbacks of the via hole described in FIGS. 11 and 12 are alleviated, but the vicinity of the edge of the opening where the via hole formed from both the front and back surfaces penetrates is thin. Therefore, cracks are likely to form in that part, and it is difficult to confirm the presence or absence of cracks.Additionally, the number of manufacturing steps increases.
本発明は、開口のエッジ近傍に亀裂が発生せず、また、
開口内に均一な電極金属膜が形戊され得る構或のバイア
・ホールをもつ半導体装置を提供しようとする。According to the present invention, cracks do not occur near the edges of the opening, and
It is an object of the present invention to provide a semiconductor device having a via hole in which a uniform electrode metal film can be formed within the opening.
［課題を解決するための手段］
第ｌ図は本発明の原理を説明する為の半導体装置の要部
切断側面図を表している。[Means for Solving the Problems] FIG. 1 shows a cutaway side view of essential parts of a semiconductor device for explaining the principle of the present invention.
図に於いて、１ｌはＧａＡｓ基板、１２Ａ並びに１２Ｂ
はバイア・ホール・１３は表面側電極、ｌ４は裏面側電
極、ｄｉは小径のバイア・ホール１２Ａに於ける平均径
、ｄ２は大径のバイア・ホール１２Ｂに於ける平均径を
それぞれ示している。In the figure, 1l is a GaAs substrate, 12A and 12B
Via hole 13 is the front side electrode, l4 is the back side electrode, di is the average diameter of the small diameter via hole 12A, and d2 is the average diameter of the large diameter via hole 12B. .
このように、大径のバイア・ホール１２Ｂと小径のバイ
ア・ホール１２Ａとを作り別けると、裏面側電極１４の
バイア・ホール内に在る部分は略均一な厚さとなり、し
かも、バイア・ホール１２Ａの表面側開口のエッジ近傍
は薄くならず、従って、亀裂が入ることは少なくなる。By separately forming the large-diameter via hole 12B and the small-diameter via hole 12A in this way, the thickness of the portion of the back side electrode 14 located within the via hole becomes approximately uniform, and the thickness of the via hole 12A is approximately uniform. The area near the edge of the opening on the surface side of 12A is not thinned, and therefore cracks are less likely to occur.
第２図（Ａ）及びＣＢ）は半導体基板の厚さとバイア・
ホールを形成した際の開ロエッジに於ける厚さとの関係
を説明する為の半導体装置の要部切断側面図をそれぞれ
表し、第ｌ図に於いて用いた記号と同記号は同部分を表
すか或いは同じ意味を持つものとする。Figures 2 (A) and CB) show the thickness of the semiconductor substrate and the vias.
Each shows a cutaway side view of a main part of a semiconductor device to explain the relationship between the thickness and the thickness of the opening edge when a hole is formed, and the same symbols as those used in Figure 1 represent the same parts. or have the same meaning.
図に於いて、１２はバイア・ホール、ｔ１及びｔ２はＧ
ａＡｓ基板１ｌの厚さ、Ｄはバイア・ホールの表面側開
口の径、ｒ１及びｒ２はバイア・ホールの半径をそれぞ
れ示している。In the figure, 12 is a via hole, t1 and t2 are G
The thickness of the aAs substrate 1l, D is the diameter of the opening on the surface side of the via hole, and r1 and r2 are the radii of the via hole, respectively.
第２図（Ａ）に見られるバイア・ホールも第２図（Ｂ）
に見られるバイア・ホールも、その表面側開口の径Ｄは
同じであるが、基板の厚さｔｌとｔ２とは、ｔｌ＞ｔ２
、なる関係にある為、バイア・ホールの半径は、ｒｌ＞
ｒ２、にする必要があり、従って、基板１１が厚いとバ
イア・ホールの表面側開口のエッジは薄くなり、また、
逆に基板１１が薄いとバイア・ホールの表面側開口のエ
ッジは薄くならない。尚、基板１ｌが薄いと、裏面側電
極のバイア・ホール内に在る部分は、それ程薄くならず
に略均一となる。The via hole seen in Figure 2 (A) is also shown in Figure 2 (B).
The diameter D of the opening on the surface side is the same for the via hole seen in , but the thickness tl and t2 of the substrate are tl>t2
, so the radius of the via hole is rl>
Therefore, if the substrate 11 is thick, the edge of the opening on the surface side of the via hole will be thin, and
Conversely, if the substrate 11 is thin, the edges of the openings on the front side of the via holes will not become thin. Note that if the substrate 1l is thin, the portion of the backside electrode located within the via hole will not be so thin and will be substantially uniform.
従って、本発明に於けるように、大径のバイア・ホール
１２Ｂと小径のバイア・ホール１２Ａとを作り別けると
、バイア・ホールの表面側開口のエッジに亀裂が入るこ
とが無くなり、また、裏面側電極１４のバイア・ホール
内に入り込んだ部分の１￥さも略均一となり、部分的に
特に薄くなるようなことは無くなる。Therefore, as in the present invention, if the large diameter via hole 12B and the small diameter via hole 12A are made separately, cracks will not form on the edge of the opening on the front side of the via hole, and The thickness of the portion of the side electrode 14 that enters the via hole is also approximately uniform, and there is no particular thinness in some parts.
このようなことから、本発明の半導体装置では、半導体
基板（例えばＧａＡｓ基板１１）の裏面から該半導体基
板に割れなどの損傷が生じない程度の厚さが残る深さま
で形戒された大径のバイア・ホール（例えば大径のバイ
ア・ホール１２Ｂ）と、該大径のバイア．・ホールに於
ける底面から前記半導体基板の表面まで貫通する小径の
バイア・ホール（例えば小径のバイア・ホール１２Ａ）
と、該各バイア・ホール内も含めた該半導体基板の裏面
に形戒された裏面側電極（例えば裏面側電極１４）該半
導体基板の表面側に一部が露出される該裏面側電極に電
気的に結合された表面側電極（例えば表面側電極１３）
とを備えてなるよう構戒する。For this reason, in the semiconductor device of the present invention, a large diameter plate is formed from the back surface of the semiconductor substrate (for example, the GaAs substrate 11) to a depth that is thick enough not to cause damage such as cracking to the semiconductor substrate. A via hole (for example, large diameter via hole 12B) and the large diameter via hole. - A small diameter via hole that penetrates from the bottom of the hole to the surface of the semiconductor substrate (for example, small diameter via hole 12A)
and a back side electrode (for example, back side electrode 14) formed on the back side of the semiconductor substrate including the inside of each via hole, and an electric current to the back side electrode partially exposed on the front side of the semiconductor substrate. surface-side electrode (for example, surface-side electrode 13) coupled to
I will take precautions to be prepared for this.
前記手段を採ることに依り、バイア・ホールの開ロエッ
ジ近傍に亀裂が生じることは防止され、また、バイア・
ホール内の電極金属膜が部分的に薄くなることも防止さ
れ、更にまた、バイア・ホールの径が裏面側で異常に大
きくなることも防止される。By taking the above measures, cracks are prevented from forming near the open edges of the via hole, and the via hole is
Partial thinning of the electrode metal film within the hole is also prevented, and furthermore, the diameter of the via hole is also prevented from becoming abnormally large on the back side.
［実施例］
第３図乃至第５図は本発明一実施例を製造する場合につ
いて解説する為の工程要所に於ける半導体装置の要部切
断側面図を表し、以下、これ等の図を参照しつつ説明す
る。尚、第１図及び第２図に於いて用いた記号と同記号
は同部分を表すか或いは同じ意味を持つものとする。[Example] Figures 3 to 5 are cutaway side views of essential parts of a semiconductor device at key points in the process to explain the manufacturing of an embodiment of the present invention. I will explain while referring to it. Note that the same symbols as those used in FIGS. 1 and 2 represent the same parts or have the same meaning.
第３図参照
（３）−１
真空蒸着法などを適用することに依って、予めＡｕから
なる表面側電極２３を形成したＧａＡｓ基板ｌ１を用意
し、フォト・リソグラフィ技術に於けるレジスト・プロ
セスを適用することに依り、ＧａＡｓ基板１１の裏面に
大径のバイア・ホールと同じパターンの開口１５Ａをも
つフォト・レジスト膜１５を形成する。Refer to Fig. 3 (3)-1 A GaAs substrate l1 on which a front surface electrode 23 made of Au is formed in advance by applying a vacuum evaporation method or the like is prepared, and a resist process in photolithography is performed. By applying this method, a photoresist film 15 having an opening 15A having the same pattern as a large-diameter via hole is formed on the back surface of the GaAs substrate 11.
（３）−２
エッチャントをフソ酸（硝酸）及び過酸化水素とするウ
エット・エッチング法を適用することに依り、フォト・
レジスト膜１５をマスクとしてＧａＡｓ基板１１の選択
的エッチングを行って、大径のバイア・ホール１２Ｂを
形成する。(3)-2 By applying a wet etching method using fusic acid (nitric acid) and hydrogen peroxide as etchants, photo
Using the resist film 15 as a mask, the GaAs substrate 11 is selectively etched to form a large diameter via hole 12B.
このバイア・ホール１２Ｂの深さは任意に選択可能であ
り、例えば、ＧａＡｓｉ板１１の半分、即ち、約５０〔
μｍ）程度にすることができる。尚、大径のバイア・ホ
ール１２Ｂに於ける深さを選択するに際しては、残りの
ＧａＡｓ基板１１に割れを生じない程度の厚さが残る範
囲で、できる限り薄くすることが望ましく、それに依っ
て小径のバイア・ホール１２Ａを形成することが容易に
なる。大径のバイア・ホール１２Ｂを形成した残りのＧ
ａＡｓ基板１１の厚さは、通常、２０（μｍ）〜５０〔
μｍ］程度であれば、小径のバイア・ホール１２Ａを形
成するのに好適である。The depth of this via hole 12B can be arbitrarily selected, for example, half the depth of the GaAsi plate 11, that is, about 50 [
μm). When selecting the depth of the large-diameter via hole 12B, it is desirable to make it as thin as possible without causing cracks in the remaining GaAs substrate 11. It becomes easy to form a small diameter via hole 12A. The remaining G that formed the large diameter via hole 12B
The thickness of the aAs substrate 11 is usually 20 (μm) to 50 [μm].
μm] is suitable for forming a small diameter via hole 12A.
この条件は、ＧａＡｓ基板１１を１ｎＰ基板に代替した
場合でも同様である。This condition is the same even when the GaAs substrate 11 is replaced with a 1nP substrate.
第４図参照
（４）−１
大径のバイア・ホール１２Ｂを形成した際のマスクであ
るフォト・レジスト膜１５を除去してから、改めて、フ
ォト・リソグラフイ技術に於けるレジスト・プロセスを
適用することに依り、大径のバイア・ホール１２Ｂも含
めたＧａＡｓ基板１１の裏面に小径のバイア・ホールと
同じパターンの開口１６Ａをもつフォト・レジスト膜ｌ
６を形戒する。Refer to Figure 4 (4)-1 After removing the photoresist film 15, which is the mask used when forming the large diameter via hole 12B, the resist process in photolithography technology is applied again. By doing this, a photoresist film l having openings 16A having the same pattern as the small diameter via holes is formed on the back surface of the GaAs substrate 11 including the large diameter via holes 12B.
6 is a formal precept.
（４）−２
エッチング・ガスを塩素系ガスとするドライ・エッチン
グ法を適用することに依り、フォト・レジスト膜１６を
マスクとして、大径のバイア・ホール１２Ｂ内に表出さ
れているＧａＡｓ基板ｌ１の選択的エッチングを行って
、小径のバイア・ホール１２Ａを形成する。(4)-2 By applying a dry etching method using a chlorine-based etching gas, the GaAs substrate exposed in the large diameter via hole 12B is removed using the photoresist film 16 as a mask. Selective etching of 11 is performed to form a small diameter via hole 12A.
この小径のバイア・ホール１２Ａは、ドライ・エッチン
グで形成されたものであるから、その内壁は、かなり切
り立った形状になるから、表面側開口のエッジ近傍が薄
くなる旨の問題は全く考慮する必要がない。Since this small-diameter via hole 12A was formed by dry etching, its inner wall has a fairly steep shape, so there is no need to consider the problem of thinning near the edge of the opening on the front side. There is no.
第５図参照
（５）−１
真空蒸着法及び鍍金法を適用することに依って、Ａｕか
らなる裏面側電極１４を形戒する。See FIG. 5 (5)-1 The back electrode 14 made of Au is formed by applying a vacuum evaporation method and a plating method.
この場合、小径のバイア・ホール１２Ａに於ける内壁は
、かなり切り立った形状になっていることから、その内
壁に被着される裏面側電極１４が薄くなってしまうこと
が懸念されるところであるが、前記したように、小径の
バイア・ホール１２Ａを形成したＧａＡｓ基板１１の部
分が薄いので、そのような問題は起こらない。In this case, since the inner wall of the small-diameter via hole 12A has a fairly steep shape, there is a concern that the back electrode 14 attached to the inner wall may become thin. As described above, such a problem does not occur because the portion of the GaAs substrate 11 in which the small diameter via hole 12A is formed is thin.
第６図及び第７図は本発明の他の実施例を製造する場合
について解説する為の工程要所に於ける半導体装置の要
部切断側面図を表し、以下、これ等の図を参照しつつ説
明する。尚、第１図及び第２図に於いて用いた記号と同
記号は同部分を表すか或いは同じ意味を持つものとする
。6 and 7 are cutaway side views of essential parts of a semiconductor device at key points in the process for explaining the manufacturing of other embodiments of the present invention, and these figures will be referred to below. I will explain. Note that the same symbols as those used in FIGS. 1 and 2 represent the same parts or have the same meaning.
第６図参照
（６）−１
第３図について説明した工程と全く同じ工程ヲ採ってＧ
ａＡｓ基板ｌ１に大径のバイア・ホール１２Ｂを形成し
、その際に用いたマスクであるフォト・レジスト膜を除
去してから、改めて、フォト・リソグラフィ技術に於け
るレジスト・プロセスを適用することに依り、大径のバ
イア・ホール１２Ｂも含めたＧａＡｓｉ板ｌ１の裏面に
小径のバイア・ホールと同じパターンの開口１７Ａをも
つフォト・レジスト膜１７を形成する。Refer to Figure 6 (6)-1 G
After forming a large-diameter via hole 12B in the aAs substrate l1 and removing the photoresist film used as a mask, a resist process in photolithography technology is applied again. Therefore, a photoresist film 17 having an opening 17A having the same pattern as the small diameter via hole is formed on the back surface of the GaAsi plate 11 including the large diameter via hole 12B.
（６）−２
エッチャントをフツ酸（硝酸）及び過酸化水素とするウ
エット・エッチング法を適用することに依り、フォト・
レジスト膜１７をマスクとして、大径のバイア・ホール
１２Ｂ内に表出されているＧａＡｓ基板１１の選択的工
・ンチングを行って、小径のバイア・ホール１２Ａを形
戒する。(6)-2 By applying a wet etching method using hydrofluoric acid (nitric acid) and hydrogen peroxide as etchants, photo-etching
Using the resist film 17 as a mask, the GaAs substrate 11 exposed in the large diameter via hole 12B is selectively etched to form the small diameter via hole 12A.
この小径のバイア・ホール１２Ａは、ウエ・ント・エッ
チングで形成されたものであるから、その内壁は、比較
的緩徐なテーパになっているのであるが、前記したよう
に、小径のバイア・ホール１２Ａを形成したＧａＡｓ基
板１１の部分は薄く、且つ、バイア・ホール１２Ａが小
径であるところから、表面側開口のエッジ近傍が薄くな
って、亀裂を生ずるなどの虞は殆どない。Since this small diameter via hole 12A is formed by wet etching, its inner wall has a relatively gentle taper. Since the portion of the GaAs substrate 11 in which the via hole 12A is formed is thin and the via hole 12A has a small diameter, there is little risk that the area near the edge of the opening on the surface side will become thin and cracks will occur.
第７図参照
（７）−１
真空蒸着法並びに鍍金法を適用することに依り、Ａｕか
らなる裏面側電極１４を形戒する。See FIG. 7 (7)-1 The back electrode 14 made of Au is formed by applying a vacuum evaporation method and a plating method.
この場合、小径のバイア・ホール１２Ａの内壁は、緩徐
なテーパをもっていることから、そこでの裏面側電極１
４の厚さが不均一になるなどの虞は皆無である。In this case, since the inner wall of the small-diameter via hole 12A has a gradual taper, the back side electrode 12A therein has a gradual taper.
There is no possibility that the thickness of 4 will become non-uniform.
第８図乃至第１０図は本発明一実施例を製造する場合に
ついて解説する為の工程要所に於ける半導体装置の要部
切断側面図を表し、以下、これ等の図を参照しつつ説明
する。尚、第１図及び第２図に於いて用いた記号と同記
号は同部分を表すか或いは同じ意味を持つものとする。8 to 10 show cutaway side views of essential parts of a semiconductor device at key points in the process for explaining the case of manufacturing an embodiment of the present invention, and the following description will be made with reference to these figures. do. Note that the same symbols as those used in FIGS. 1 and 2 represent the same parts or have the same meaning.
第８図参照
（８）−１
フォト・リソグラフィ技術に於けるレジスト・プロセス
を適用することに依り、ＧａＡｓ基板１１の裏面に大径
のバイア・ホールと同しパターンの開口１８Ａをもつフ
ォト・レジスト膜ｌ８を形成する。See Figure 8 (8)-1 By applying a resist process in photolithography technology, a photoresist with an opening 18A in the same pattern as a large-diameter via hole is formed on the back surface of the GaAs substrate 11. A film l8 is formed.
（８）−２
エッチング・ガスを塩素系ガスとするドライ・エッチン
グ法を適用することに依り、フォト・レジスト膜１８を
マスクとしてＧａＡＳ基板１１の選択的エッチングを行
って、大径のバイア・ホール１２Ｂを形成する。(8)-2 By applying a dry etching method using a chlorine-based etching gas, the GaAS substrate 11 is selectively etched using the photoresist film 18 as a mask, and a large diameter via hole is formed. 12B is formed.
このバイア・ホール１２Ｂの深さを選定するについての
考え方は他の実施例と同様で良い。The concept of selecting the depth of this via hole 12B may be the same as in other embodiments.
また、この大径のバイア・ホール１２Ｂは、ドライ・エ
ッチングで形成されたものであるから、その内壁は、か
なり切り立った形状になる．第９図参照
（９１１
大径のバイア・ホール１２Ｂを形成した際のマスクであ
るフォト・レジスト膜１８を除去してから、改めて、フ
ォト・リソグラフイ技術に於けるレジスト・プロセスを
適用することに依り、大径のバイア・ホール１２Ｂも含
めたＧａＡｓＭ＋ｆｆｌｌｌの裏面に小径のバイア・ホ
ールと同じパターンの開口１９Ａをもつフォト・レジス
ト膜１９を形戒する。Furthermore, since this large diameter via hole 12B is formed by dry etching, its inner wall has a rather steep shape. See Figure 9 (911) After removing the photoresist film 18, which is the mask used when forming the large-diameter via hole 12B, the resist process in photolithography technology is applied again. Therefore, a photoresist film 19 having an opening 19A having the same pattern as the small-diameter via hole is formed on the back surface of the GaAsM+FFll, including the large-diameter via hole 12B.
（９）−２
エッチング・ガスを塩素系ガスとするドライ・エッチン
グ法を適用することに依り、フォト・レジスト膜ｌ９を
マスクとして、大径のバイア・ホール１２Ｂ内に表出さ
れているＧａＡｓ基板１１の選択的エッチングを行って
、小径のバイア・ホール１２Ａを形成する。(9)-2 By applying a dry etching method using a chlorine-based etching gas, the GaAs substrate exposed in the large diameter via hole 12B is removed using the photoresist film 19 as a mask. Selective etching 11 is performed to form small diameter via holes 12A.
この小径のバイア・ホール１２Ａは、ドライ・エッチン
グで形成されたものであるから、その内壁は、かなり切
り立った形状になる。従って、表面側開口のエッジ近傍
が薄くなる旨の問題は全く考慮する必要がないことは、
他の実施例、例えば第３図乃至第５図について説明した
工程で製造された実施例と同様である。Since this small diameter via hole 12A is formed by dry etching, its inner wall has a considerably steep shape. Therefore, there is no need to consider the problem of thinning near the edge of the front opening.
The other embodiments are similar to those manufactured by the process described in connection with FIGS. 3-5, for example.
第１０図参照
ＧＯ）−１
真空蒸着法並びに鍍金法を通用することに依り、Ａｕか
らなる裏面側電極ｌ４を形戒する。Refer to FIG. 10 GO)-1 The back side electrode 14 made of Au is formed by applying a vacuum evaporation method and a plating method.
この場合、小径のバイア・ホール１２Ａ及び大径のバイ
ア・ホール１２Ｂに於ける内壁は、かなり切り立った形
状になっていることから、その内壁に被着される裏面側
電極１４が薄くなってしまうことが懸念されるところで
あるが、前記した通り、小径のバイア・ホール１２Ａに
ついては、ＧａＡｓ基板１１の部分が薄いので、そのよ
うな問題は起こらず、また、大径のバイア・ホール１２
Ｂについては、その径が大きいことから、その部分で裏
面側電極１４が薄くなってしまうことはない。In this case, since the inner walls of the small-diameter via hole 12A and the large-diameter via hole 12B have a considerably steep shape, the back side electrode 14 attached to the inner wall becomes thin. However, as mentioned above, since the GaAs substrate 11 is thin, such a problem does not occur with the small diameter via hole 12A.
As for B, since its diameter is large, the back side electrode 14 will not become thin at that portion.
種々な実施例を挙げたが、本発明は、これに限られず、
例えば、大径のバイア・ホールをドライ・エッチングで
、そして、小径のバイア・ホールをウエット・エッチン
グでそれぞれ形成することもできる。また、基板の材料
としてＧａＡｓ以外にＩｎＰなど他の化合物半導体を選
択することは任意である。Although various examples have been given, the present invention is not limited thereto,
For example, large diameter via holes can be formed by dry etching and small diameter via holes can be formed by wet etching. Moreover, it is optional to select other compound semiconductors such as InP other than GaAs as the material of the substrate.
本発明の半導体装置に於いては、半導体基板の裏面から
該半導体基板に割れなどの損傷が生じない程度の厚さが
残る深さまで形成された大径のバイア・ホールと、該大
径のバイア・ホールに於ける底面から前記半導体基板の
表面まで貫通する小径のバイア・ホールと、該各バイア
・ホール内も含めた該半導体基板の裏面に形成された裏
面側電極と、該半導体基板の表面側に一部が露出される
該裏面側電極に電気的に結合された表面側電極とを備え
ている。In the semiconductor device of the present invention, a large-diameter via hole is formed from the back surface of a semiconductor substrate to a depth that remains thick enough to prevent damage such as cracking to the semiconductor substrate, and the large-diameter via - A small-diameter via hole penetrating from the bottom of the hole to the surface of the semiconductor substrate, a backside electrode formed on the backside of the semiconductor substrate including the inside of each via hole, and the surface of the semiconductor substrate. and a front side electrode electrically coupled to the back side electrode, a portion of which is exposed on the side.
前記構或を採ることに依り、バイア・ホールの開ロエッ
ジ近傍に亀裂が生じることは防止され、また、バイア・
ホール内の電極金属膜が部分的に薄くなることも防止さ
れ、更にまた、バイア・ホールの径が裏面側で異常に大
きくなることも防止される。By adopting the above structure, it is possible to prevent cracks from forming near the open bottom edge of the via hole, and also to prevent the occurrence of cracks near the open bottom edge of the via hole.
Partial thinning of the electrode metal film within the hole is also prevented, and furthermore, the diameter of the via hole is also prevented from becoming abnormally large on the back side.
第１図は本発明の原理を説明する為の半導体装置の要部
切断側面図、第２図（Ａ）及び（Ｂ）は半導体基板の厚
さとバイア・ホールを形成した際の開ロエッジに於ける
厚さとの関係を説明する為の半導体装置の要部切断側面
図、第３図乃至第５図は本発明一実施例を製造する場合
について解説する為の工程要所に於ける半導体装置の要
部切断側面図、第６図及び第７図は本発明の他の実施例
を製造する場合について解説する為の工程要所に於ける
半導体装置の要部切断側面図、第８図乃至第ｌＯ図は本
発明一実施例を製造する場合について解説する為の工程
要所に於ける半導体装置の要部切断側面図、第１１図は
従来技術を適用してバイア・ホールを形成したＧａＡｓ
ウエハの要部切断側面図、第１２図は同じく従来技術を
適用してバイア・ホールを形成したＧａＡｓウエハの要
部切断側面図、第１３図は第１１図並びに第１２図につ
いて説明したような欠点を解消する為に開発されたバイ
ア・ホールの構戒を説明する為のＧａＡｓウエハの要部
切断側面図をそれぞれ表している。
図に於いて、１１はＧａＡｓ基板、１２Ａ兼びに１２Ｂ
はバイア・ホール、ｌ３は表面側電極、１４は裏面側電
横、ｄ１は小径のバイア・ホール１２Ａに於ける平均径
、ｄ２は大径のバイア・ホール１２Ｂに於ける平均径、
１２はバイア・ポール、ｔｌ及びｔ２はＧａＡｓ基板１
ｌの厚さ、Ｄハハイア・ホールの表面側開口の径、ｒ１
及びｒ２はバイア・ホールの半径をそれぞれ示している
。Figure 1 is a cutaway side view of essential parts of a semiconductor device for explaining the principle of the present invention, and Figures 2 (A) and (B) are diagrams showing the thickness of the semiconductor substrate and the opening edge when forming via holes. 3 to 5 are cross-sectional side views of main parts of a semiconductor device to explain the relationship between the thickness and the thickness of the semiconductor device. 6 and 7 are cross-sectional side views of the main parts of a semiconductor device at key points in the process for explaining the case of manufacturing other embodiments of the present invention, and FIGS. 8 to 7 are side views of main parts. Figure 11 is a cutaway side view of the main parts of a semiconductor device at important points in the process to explain the manufacturing of an embodiment of the present invention, and Figure 11 is a diagram showing a GaAs semiconductor device with via holes formed using the conventional technique.
FIG. 12 is a cutaway side view of the main part of a GaAs wafer with via holes formed using the conventional technique, and FIG. 13 is a cutaway side view of the main part of the wafer. Each of them shows a cutaway side view of a main part of a GaAs wafer to explain the structure of via holes developed to eliminate the drawbacks. In the figure, 11 is a GaAs substrate, 12A and 12B
is the via hole, l3 is the front side electrode, 14 is the back side electrode, d1 is the average diameter of the small diameter via hole 12A, d2 is the average diameter of the large diameter via hole 12B,
12 is a via pole, tl and t2 are GaAs substrate 1
Thickness of l, D diameter of the opening on the surface side of the hole, r1
and r2 indicate the radius of the via hole, respectively.
Claims (2)
形成された大径のバイア・ホールと、該大径のバイア・
ホールに於ける底面から前記半導体基板の表面まで貫通
する小径のバイア・ホールと、 該各バイア・ホール内も含めた該半導体基板の裏面に形
成された裏面側電極と、 該半導体基板の表面側に一部が露出される該裏面側電極
に電気的に結合された表面側電極とを備えてなることを
特徴とする半導体装置。(1) A large diameter via hole formed from the back surface of a semiconductor substrate to a depth where a predetermined thickness remains;
a small-diameter via hole penetrating from the bottom of the hole to the surface of the semiconductor substrate; a back side electrode formed on the back side of the semiconductor substrate including inside each of the via holes; and a front side of the semiconductor substrate. 1. A semiconductor device comprising: a front-side electrode electrically coupled to the back-side electrode, a portion of which is exposed;
であることを特徴とする請求項１記載の半導体装置。(2) The predetermined thickness is 20 [μm] to 50 [μm]
The semiconductor device according to claim 1, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24020089A JPH03102839A (en) | 1989-09-18 | 1989-09-18 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24020089A JPH03102839A (en) | 1989-09-18 | 1989-09-18 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03102839A true JPH03102839A (en) | 1991-04-30 |
Family
ID=17055948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24020089A Pending JPH03102839A (en) | 1989-09-18 | 1989-09-18 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03102839A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6268619B1 (en) | 1997-04-24 | 2001-07-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with high aspect ratio via hole including solder repelling coating |
| JP2003078080A (en) * | 2001-08-30 | 2003-03-14 | Fujitsu Ltd | Thin film circuit board, manufacturing method therefor, via formed substrate and manufacturing method therefor |
| JP4659125B1 (en) * | 2010-05-20 | 2011-03-30 | 宗治 前川 | Fishing gear |
| KR20110069877A (en) * | 2008-10-15 | 2011-06-23 | 에이에이씨 마이크로텍 에이비 | Method for making via interconnection |
| JP2012099518A (en) * | 2010-10-29 | 2012-05-24 | Fujitsu Ltd | Through-hole electrode substrate |
| JP2013191763A (en) * | 2012-03-14 | 2013-09-26 | Fujitsu Ltd | Method for manufacturing semiconductor device |
-
1989
- 1989-09-18 JP JP24020089A patent/JPH03102839A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6268619B1 (en) | 1997-04-24 | 2001-07-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with high aspect ratio via hole including solder repelling coating |
| US6391770B2 (en) | 1997-04-24 | 2002-05-21 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
| JP2003078080A (en) * | 2001-08-30 | 2003-03-14 | Fujitsu Ltd | Thin film circuit board, manufacturing method therefor, via formed substrate and manufacturing method therefor |
| JP4703061B2 (en) * | 2001-08-30 | 2011-06-15 | 富士通株式会社 | Thin film circuit board manufacturing method and via forming board forming method |
| KR20110069877A (en) * | 2008-10-15 | 2011-06-23 | 에이에이씨 마이크로텍 에이비 | Method for making via interconnection |
| JP2012506144A (en) * | 2008-10-15 | 2012-03-08 | オー・アー・セー・マイクロテック・アクチボラゲット | Method for making via wiring |
| US8742588B2 (en) | 2008-10-15 | 2014-06-03 | ÅAC Microtec AB | Method for making via interconnection |
| JP4659125B1 (en) * | 2010-05-20 | 2011-03-30 | 宗治 前川 | Fishing gear |
| JP2011239751A (en) * | 2010-05-20 | 2011-12-01 | Shuji Maekawa | Fishing tackle |
| JP2012099518A (en) * | 2010-10-29 | 2012-05-24 | Fujitsu Ltd | Through-hole electrode substrate |
| JP2013191763A (en) * | 2012-03-14 | 2013-09-26 | Fujitsu Ltd | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5770513A (en) | Method for producing semiconductor device with heat dissipation structure | |
| US5034347A (en) | Process for producing an integrated circuit device with substrate via hole and metallized backplane | |
| US5063177A (en) | Method of packaging microwave semiconductor components and integrated circuits | |
| US5037782A (en) | Method of making a semiconductor device including via holes | |
| EP2088619B1 (en) | Semiconductor device manufacturing method | |
| US4807022A (en) | Simultaneous formation of via hole and tub structures for GaAs monolithic microwave integrated circuits | |
| JP2003007706A (en) | Manufacturing method of semiconductor device | |
| JPS61226929A (en) | Formation of semiconductor device | |
| JPH03102839A (en) | Semiconductor device | |
| US4381341A (en) | Two stage etching process for through the substrate contacts | |
| US4596069A (en) | Three dimensional processing for monolithic IMPATTs | |
| US4692791A (en) | Monolithic IMPATT with stripline leads | |
| US4927784A (en) | Simultaneous formation of via hole and tube structures for GaAs monolithic microwave integrated circuits | |
| JPH08222694A (en) | Semiconductor device and manufacture of semiconductor device | |
| JPS62211962A (en) | Manufacture of high-frequency semiconductor device | |
| JPH04335552A (en) | Manufacture of semiconductor device | |
| JP2002217194A (en) | Semiconductor device | |
| JPH0777224B2 (en) | Method for manufacturing monolithic integrated circuit device | |
| JP2002217197A (en) | Semiconductor device | |
| US6642559B1 (en) | Structure and process for improving high frequency isolation in semiconductor substrates | |
| JP2863216B2 (en) | Method for manufacturing semiconductor device | |
| JP2513801B2 (en) | Method for manufacturing semiconductor device | |
| JPS6179261A (en) | Manufacture of semiconductor device | |
| JPS61268060A (en) | Semiconductor device | |
| JPS5994818A (en) | Manufacture of semiconductor device |