JPH03102835A - Semiconductor device and photoelectric converter using same - Google Patents

Semiconductor device and photoelectric converter using same

Info

Publication number
JPH03102835A
JPH03102835A JP24047189A JP24047189A JPH03102835A JP H03102835 A JPH03102835 A JP H03102835A JP 24047189 A JP24047189 A JP 24047189A JP 24047189 A JP24047189 A JP 24047189A JP H03102835 A JPH03102835 A JP H03102835A
Authority
JP
Japan
Prior art keywords
region
current
emitter
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24047189A
Other languages
Japanese (ja)
Inventor
Masakazu Morishita
正和 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP24047189A priority Critical patent/JPH03102835A/en
Publication of JPH03102835A publication Critical patent/JPH03102835A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve a current amplification factor by providing at least a film formed on an emitter made of a material having wider forbidden band width than that of a material for forming the emitter and an electrode formed of polycrystalline semiconductor on the film. CONSTITUTION:P, etc., is ion implanted on an n-type substrate 1 to form an n<+> type buried region 2 having 1X10<15>-10<19>cm<-3> of impurity concentration, an n<+> type region 3 having 1X10<14>-10<19>cm<-3> of impurity concentration, and an n<+> type region 7 (1X10<17>-10<20>cm<-3> of impurity concentration). Then, an element isolating region 102 is formed in an active region, and a p<+> type region 5 and a p-type region 4 of a base region are formed. Thereafter, after an emitter contact is opened in an insulating film 101, P, etc.,-doped n<+> type region (5X10<17>-5X10<20>cm<-3> of impurity concentration) 6 is formed. Then, a thin tunnel insulating layer 30 is formed, polycrystalline Si is deposited, an n<+> type layer is formed by a thermal diffusing method, etc., and then patterned. Then, an insulting film 103 is deposited, a contact is opened, an AL-Si (1%) to become an electrode 200 is sputtered, then the AL-Si is patterned, an AL-Si electrode is eventually alloyed, and a passivation film is then formed.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置および光電変換装置に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a semiconductor device and a photoelectric conversion device.

[従来の技術] 従来の半導体装置としては、例えば、MIS(メタルー
絶縁物一半導体)構造のパイボーラトランジスタ(BP
T)が知られていた。
[Prior Art] As a conventional semiconductor device, for example, a piebora transistor (BP) having an MIS (metal-insulator-semiconductor) structure
T) was known.

第9図は、従来のMIS構造のBPTの一例を示す概略
的断面図である。
FIG. 9 is a schematic cross-sectional view showing an example of a BPT with a conventional MIS structure.

以下、第9図に示したMIS構造BPTの各構成部分に
ついて説明する。
Each component of the MIS structure BPT shown in FIG. 9 will be explained below.

1は、リン(P)、ヒ素(As)、アンチモン(s b
)等の不純物をドーブしてn形とされた基板、あるいは
ボロン(B)、アルミニウム(Afl),ガリウム(G
a)等の不純物をドーブしてp形とされたシリコン基板
である。
1 is phosphorus (P), arsenic (As), antimony (s b
), or substrates doped with impurities such as boron (B), aluminum (Afl), gallium (G
This is a silicon substrate doped with impurities such as a) to make it p-type.

2は、不純物濃度1 0 ” 〜1 0 ”c m−3
の、埋め込み領域としてのnゝ領域である。
2 is an impurity concentration of 10'' to 10''cm-3
This is the n area as the embedding area.

3は、エビタキシャル技術等で形成された、不純物濃度
の低い( 1 0 13〜5 X 1 0 l7c m
−3程度)、コレクタ領域の一部としてのn領域である
3 has a low impurity concentration (1013~5 x 10 l7 cm
-3), which is the n region as part of the collector region.

4は、不純物濃度1 0 ′5〜1 0 ”c m−3
の、ベース領域としてのp形領域である。
4 is an impurity concentration of 10'5 to 10''cm-3
This is a p-type region as a base region.

5は、不純物濃度1 0 17〜1 0 ”c m−3
の、ベース抵抗を下げるためのP+領域である。
5 is an impurity concentration of 1017 to 10"cm-3
This is the P+ region for lowering the base resistance.

7は、コレクタ電極と埋め込み層2とをつなぐ、コレク
タ抵抗を下げるためのnゝ領域である。
Reference numeral 7 denotes an n region connecting the collector electrode and the buried layer 2 to reduce collector resistance.

30は、トンネル注入を行うための薄い絶縁膜である。30 is a thin insulating film for tunnel injection.

101,102,103は、電極、素子間、配線間を分
離するための絶縁膜である。
101, 102, and 103 are insulating films for separating electrodes, elements, and wirings.

200は、金属、シリサイド等により形成された配線電
極である。
200 is a wiring electrode formed of metal, silicide, or the like.

[発明が解決しようとする課題コ しかし、従来のMIS構造のBPTは、微小電流領域に
おいてコレクタ電流■。に対するべ一ス電流■8の比が
増加し、このため電琉増幅率bri(=Ic/Ia)が
低下するという課題を有していた。さらに、ベース電流
の比の増加が著しい場合には、コレクタ電流よりもベー
ス電流のほうが多く流れるようになり、電流増幅率が1
以下となる場合もあった。
[Problems to be Solved by the Invention] However, the conventional MIS structure BPT has a collector current in the micro current region. There was a problem in that the ratio of the base current (1) to the base current (1)8 increased, and as a result, the electric amplification factor bri (=Ic/Ia) decreased. Furthermore, if the base current ratio increases significantly, more base current will flow than the collector current, and the current amplification factor will increase to 1.
In some cases, it was as follows.

また、ベース電流の比の増加がそれ程多くない場合であ
っても、ベース電流が再結合電流とじて流れるため、電
流増幅率がコレクタ電流に依存して変化することとなり
、電流増幅率の安定性が確保されていないという課題も
有していた。
In addition, even if the base current ratio does not increase that much, the base current flows together with the recombination current, so the current amplification factor changes depending on the collector current, and the stability of the current amplification factor is affected. There was also the issue of not ensuring that

さらに、従来のMIS構造のBPTは、金属と絶縁物が
反応しやすく、信頼性が悪いという課題があった。特に
、長期間使用した場合には、ベース電流が増加しやすく
、このため電流増幅率の劣化がおこりやすかった。
Furthermore, the conventional MIS-structured BPT has a problem in that metals and insulators tend to react, resulting in poor reliability. In particular, when used for a long period of time, the base current tends to increase, which tends to cause deterioration of the current amplification factor.

[課題を解決するための手段] 本発明の半導体装置は、第1導電型のコレクタと;第2
導電型のベースと;第1導電型のエミツタと;当該エミ
ッタを形戊する材料よりも禁止帯幅の広い材料からなる
当該エミッタ上に形成された膜と;当該膜上に半導体材
料により形成された電極と;を少なくとも有することを
特徴とする。
[Means for Solving the Problems] A semiconductor device of the present invention includes a collector of a first conductivity type;
a base of a conductivity type; an emitter of a first conductivity type; a film formed on the emitter made of a material having a wider band gap than the material forming the emitter; a film formed of a semiconductor material on the film; It is characterized in that it has at least an electrode and;

上記特徴において、前記エミツタの厚さが前記ベースか
ら注入される少数キャリアの拡散長よりも薄いことが望
ましい。
In the above feature, it is desirable that the thickness of the emitter be thinner than the diffusion length of minority carriers injected from the base.

上記特徴においては、前記半導体材料により形成された
電極が、多結晶半導体により形成された電極であること
が望ましい。
In the above feature, it is desirable that the electrode formed of the semiconductor material be an electrode formed of a polycrystalline semiconductor.

上記特徴においては、前記絶縁膜が、第1導電形のキャ
リアのトンネル確率が第2導電形のキャリアのトンネル
確率よりも大きくなる材料により形成されることが望ま
しい。
In the above feature, it is preferable that the insulating film is formed of a material in which the tunneling probability of carriers of the first conductivity type is greater than the tunneling probability of carriers of the second conductivity type.

上記特徴においては、前記膜の厚さが、前記ベースによ
り決定されるコレクタN Q’lLよりも当該膜のトン
ネル電流が大きくなるような厚さであることが望ましい
In the above feature, it is desirable that the thickness of the film is such that the tunnel current of the film is larger than that of the collector NQ'IL determined by the base.

上記特徴においては、前記エミッタを形成する材料より
も禁止帯幅の広い材料が絶縁体または半導体であること
が望ましい。
In the above feature, it is desirable that the material having a wider forbidden band width than the material forming the emitter is an insulator or a semiconductor.

本発明の光電変換装置は、上記本発明の半導体装置を少
なくとも光電変換素子として用いたことを特徴とする。
A photoelectric conversion device of the present invention is characterized in that the semiconductor device of the present invention described above is used at least as a photoelectric conversion element.

[作用] 本発明の半導体装置によれば、トンネル注入用の絶縁膜
の下にエミッタ領域を設けたので、安定なエミッタ・ベ
ース接合を半導体中に設けることができる。従って、微
小電流領域においても電流増幅率が低下することがなく
、且つ、電流増幅率がコレクタ電流に依存することがな
い。
[Function] According to the semiconductor device of the present invention, since the emitter region is provided under the insulating film for tunnel injection, a stable emitter-base junction can be provided in the semiconductor. Therefore, the current amplification factor does not decrease even in the micro current region, and the current amplification factor does not depend on the collector current.

また、本発明によれば、電極として半導体を用いたので
、電極と絶縁膜の反応をおさえることができ、従って、
信頼性を飛躍的に向上させることが可能となる。
Further, according to the present invention, since a semiconductor is used as the electrode, the reaction between the electrode and the insulating film can be suppressed, and therefore,
It becomes possible to dramatically improve reliability.

[実施例コ 以下、本発明の実施例について説明するとともに、本発
明について、さらに詳細に説明する。
[Example] Hereinafter, examples of the present invention will be described, and the present invention will be explained in further detail.

(実施例1) 本発明の1実施例について、図を用いて説明する。(Example 1) An embodiment of the present invention will be described with reference to the drawings.

第1図は、木発明の1実施例に係る半導体装置(MIS
構造BPT)を示す概略断面図である。
FIG. 1 shows a semiconductor device (MIS) according to an embodiment of the invention.
FIG. 2 is a schematic cross-sectional view showing the structure BPT.

図において、第9図と同じ符号を付したものは、それぞ
れ第9図の場合と同じ構成部を示す。
In the figure, the same reference numerals as in FIG. 9 indicate the same components as in FIG. 9, respectively.

また、6は不純物濃度が1 0 ”〜1 0 ”c m
−’程度のエミッタ領域としてのn+領域、8は絶縁膜
30を安定化させるための多結晶シリコンn0電極であ
る。
In addition, 6 has an impurity concentration of 10" to 10" cm
-' is an n+ region as an emitter region, and 8 is a polycrystalline silicon n0 electrode for stabilizing the insulating film 30.

また、第2図は、第1図に示した半導体装置のA−A’
断面における電位図である. 以下、第1図に示したMIS構造BPTについて説明す
る。
In addition, FIG. 2 shows the A-A' of the semiconductor device shown in FIG.
This is an electric potential diagram in a cross section. The MIS structure BPT shown in FIG. 1 will be explained below.

第1図に示したMIS構造BPTにおいて、絶縁膜では
、電子はトンネル効果により通通しなければならないが
、正孔は阻止されなければならない。
In the MIS structure BPT shown in FIG. 1, electrons must pass through the insulating film due to the tunnel effect, but holes must be blocked.

ここで、トノネルの確率は近似的に次式で表わされる。Here, Tononel's probability is approximately expressed by the following equation.

7toc exp(−A−m””φ83/2)    
・−(1)ただし、Aは定数、m8はキャリアの有効質
量、φ6は障壁の高さである。本発明の場合、電子、正
孔に対し絶縁膜の厚さ、それに印加する電界は一定であ
るので、トンネルの確率は、(1)式で考えてよい。
7toc exp(-A-m””φ83/2)
-(1) where A is a constant, m8 is the effective mass of the carrier, and φ6 is the height of the barrier. In the case of the present invention, since the thickness of the insulating film and the electric field applied thereto are constant for electrons and holes, the probability of tunneling can be considered using equation (1).

本実施例では、半導体としてSiを用い、また、絶縁膜
としてSi02を用いた。これらのφ,およびm1は、
表1に示す通りである。
In this example, Si was used as the semiconductor and Si02 was used as the insulating film. These φ and m1 are
As shown in Table 1.

表  1 表1から解るように、φ8およびm′は、いずれも正孔
の方が大きく、従って、正孔の方がトンネル確率が小さ
いことがわかる。しかし、これは従来のMIS構造BP
Tの場合も同じであり、従って、電子/正孔の注入差は
原理的に同じである。
Table 1 As can be seen from Table 1, both φ8 and m' are larger for holes, and therefore, it can be seen that holes have a smaller tunneling probability. However, this is the conventional MIS structure BP
The same is true for T, so the electron/hole injection difference is the same in principle.

上記(1)式で示したトンネル確率を絶縁膜の厚みによ
り表わすと、 7tcc exp (B (m” ,φa)・t+) 
   −(1)’となる。但し、Bは有効質ffim“
と障壁高さφ,により決まる定数、1,は絶縁膜の厚み
である。
The tunneling probability shown in equation (1) above is expressed by the thickness of the insulating film as follows: 7tcc exp (B (m”, φa)・t+)
-(1)'. However, B is the effective quality ffim"
The constant 1, which is determined by the barrier height φ, is the thickness of the insulating film.

通常、酸化膜の場合は、膜厚が50人以下となるとトン
ネル電流が著しく増加する。φ8が小さくなると、t1
は厚い領域までトンネル用絶縁膜として使用できるよう
になる。また、φ,が小さくなると、絶縁膜のトンネル
電流が支配的となる臨界膜厚が大きくなる。
Normally, in the case of an oxide film, when the film thickness is less than 50%, the tunnel current increases significantly. When φ8 becomes smaller, t1
can be used as a tunnel insulating film even in thick regions. Furthermore, as φ becomes smaller, the critical film thickness at which the tunnel current of the insulating film becomes dominant becomes larger.

この絶縁膜の厚みの上限を決めるのは、本発明において
は、BPTのコレクタ電流である。すなわち、ベース電
流の濃度と厚みによって決まるBPTのコレクタ電流を
、絶縁膜の厚みが律速しないようにするべきである。B
PTのコレクタ電疏を絶縁膜の厚みが律速するようにな
ると、コレクタ電流がエミッタ中の絶縁膜の厚みにより
決定されることとなり、製造工程において、絶縁膜の厚
みを高精度に制御しなければならなくなるからである。
In the present invention, the upper limit of the thickness of this insulating film is determined by the collector current of the BPT. That is, the collector current of the BPT, which is determined by the concentration and thickness of the base current, should not be determined by the thickness of the insulating film. B
If the thickness of the insulating film determines the rate of the PT collector current, the collector current will be determined by the thickness of the insulating film in the emitter, and the thickness of the insulating film must be controlled with high precision during the manufacturing process. This is because it will no longer be the case.

例えば絶縁膜として酸化膜を使用した場合、20〜30
人近傍を正確に制御することは極めて困難である。上述
のように、臨界膜厚は、障壁の高さφBが低い程厚くな
るので、有利である。
For example, if an oxide film is used as the insulating film, the
It is extremely difficult to accurately control the vicinity of people. As mentioned above, the lower the barrier height φB, the thicker the critical film thickness becomes, which is advantageous.

本発明においては、第2図で示した、エミッタの厚みW
,とその濃度および絶縁物と半導体における少数キャリ
ア(正孔)の再結合速度Soが問題となる。
In the present invention, the emitter thickness W shown in FIG.
, and its concentration and the recombination speed So of minority carriers (holes) in the insulator and semiconductor are issues.

まず、BPTの電流の構成成分について述べる。First, the constituent components of the BPT current will be described.

コレクタ電流は、近似的に JC− (q−on−n+’)/ (Nil−Wl!)
 {exp (vaz/kT) −t}・・・(2) ただし、電子の拡散距離はベース幅よりも長いものとす
る。なお、N,はベース濃度、WBはベース幅、Dr1
は電子の拡敗距離、nlはSiの真性キャリア密度、V
S!はベース・エミ・ンタ印加電圧である。
The collector current is approximately JC- (q-on-n+')/(Nil-Wl!)
{exp (vaz/kT) −t} (2) However, the electron diffusion distance is assumed to be longer than the base width. Note that N, is the base concentration, WB is the base width, and Dr1
is the diffusion distance of electrons, nl is the intrinsic carrier density of Si, V
S! is the base-emitter applied voltage.

本発明においては、上記(2)式で表されるコレクタ電
流が、トンネル電流よりも大きくなるように設計するこ
とが望ましい。
In the present invention, it is desirable to design the collector current expressed by the above equation (2) to be larger than the tunnel current.

また、ベース電流は、エミツタから注入された電子の再
結合電流 ’Jarac  ”(Q’On’n+2・Wl1)/(
2N1Ln’)x (exp(Vat/kT)−1) 
     +++ (3)(ただし、L,1は電子の拡
散距!!)と、ベースからエミツタに注入される正孔電
流JBdlfとから威るが、J Bdlffが主成分で
あり、通常のBPTでは、このJ Ildlffにより
、ベース電流が決定されるといってもよい。本発明のよ
うなMIS構造のBPTでは、J Bdlffは、絶縁
膜が存在するために、 J8dl tt”q (DIl/LP) [{SO− 
(DIl/LP) tanh (tve/L.) }/
 ((Dp/Lp)−So・tanh (We/Lp)
)] (nt’/Nc)x exp ((VIIE−k
T) −1)       −(4)となる。但し、N
,はエミッタ中のエミッタ濃度、DPは正孔の拡散定数
、LPは正孔の拡散距離、SoはSi02/Si界面の
再結合速度である。
In addition, the base current is the recombination current of electrons injected from the emitter 'Jarac'(Q'On'n+2・Wl1)/(
2N1Ln')x (exp(Vat/kT)-1)
+++ (3) (However, L, 1 is the electron diffusion distance!!) and the hole current JBdlf injected from the base to the emitter, but JBdlff is the main component, and in normal BPT, It can be said that the base current is determined by this J Ildlff. In a BPT with an MIS structure like the present invention, JBdlff is J8dl tt"q (DIl/LP) [{SO-
(DIl/LP) tanh (tve/L.) }/
((Dp/Lp)-So・tanh (We/Lp)
)] (nt'/Nc) x exp ((VIIE-k
T) -1) -(4). However, N
, is the emitter concentration in the emitter, DP is the hole diffusion constant, LP is the hole diffusion distance, and So is the recombination rate at the Si02/Si interface.

ここで、(4)式は、エミッタの厚みW,と正孔の拡散
距l!!LP、再結合速度Sにより、以下のように表す
ことが可能となる。
Here, equation (4) is expressed as: the emitter thickness W, and the hole diffusion distance l! ! Using LP and recombination rate S, it can be expressed as follows.

■ケース1 正孔の拡散距離が長く、LP>WEの場合は、JBdI
ftは、絶縁膜があってもなくても同じであり、次のよ
うにして表すことができる。
■Case 1 If the hole diffusion distance is long and LP>WE, JBdI
ft is the same whether there is an insulating film or not, and can be expressed as follows.

JaaIer+−” (q−op/t.p) (n ,
z /NE) (eXp(Vac/kT) −1)・・
・(5) ■ケース2 w,<Lpの場合は、絶縁膜が影響し Jadr tt2− (Q ’op/ t.p) [ 
{(Dp ’we./ し.’) −so}/ ((D
j/Lp) − (WE−So八,)}]X (n+”
/Nc) (exp(Vac/kT)−1) ++ (
6)■ケース3 W E < L pであり、S−Oの場合は、Jadr
tt3・+(QJp′Wt/Lp2)ir++2/Nc
)x  (exp(Vai/k丁)−1}      
  −  (7)■ケース4 Wε<Lpであり、S−■の場合は、 JBdItt3− ”(QJp/Wc)In+2/Nz
)x (exp (Vac/kT) −1)    −
(8)となる。
JaaIer+-” (q-op/t.p) (n,
z /NE) (eXp(Vac/kT) -1)...
・(5) ■Case 2 When w,<Lp, the insulating film is affected and Jadr tt2- (Q'op/t.p) [
{(Dp 'we./ し.') -so}/ ((D
j/Lp) − (WE-So8,)}]X (n+”
/Nc) (exp(Vac/kT)-1) ++ (
6) ■Case 3 If W E < L p and S-O, Jadr
tt3・+(QJp'Wt/Lp2)ir++2/Nc
)x (exp(Vai/k cho)-1}
- (7)■Case 4 If Wε<Lp and S-■, JBdItt3- ”(QJp/Wc)In+2/Nz
)x (exp (Vac/kT) −1) −
(8) becomes.

ケース1は、従来の一般的な、MIS構造でないBPT
の場合である。また、ケース4は、高密度化され、エミ
ツタが浅い、MIS構造でなレ)BPTの場合である。
Case 1 is a conventional general BPT that does not have an MIS structure.
This is the case. Case 4 is a case of BPT with high density and shallow emitter, MIS structure.

ケース3が本発明のMIS構造BPTの場合である。実
際、本実施例でGよケース3に近い状態が実現されてい
る。ケース3を実現するには、WE《LPとした上、さ
らに(6)式より、 (DP/W!) (wz”/t.p’)  > s o
       ・・・(9)の条件を満たすことが必要
となる。この条件を満たすと、ケース1のBPTに対し
、JBd1ftは、WE/LP倍となる。また、ケース
4のBPTに対し、JBdlffは、(WE /LP 
)2倍となる。このように、本実施例では、J lld
lffを飛躍的に減少させることができる。従って、電
流増幅率hrcを飛躍的に増加させることができる。
Case 3 is the case of the MIS structure BPT of the present invention. In fact, in this embodiment, a state close to Case 3 is realized. To realize Case 3, we set WE《LP, and furthermore, from equation (6), (DP/W!) (wz”/t.p') > s o
...It is necessary to satisfy the condition (9). When this condition is satisfied, JBd1ft becomes WE/LP times the BPT of case 1. In addition, for BPT in case 4, JBdlff is (WE /LP
) will be doubled. In this way, in this example, J lld
lff can be dramatically reduced. Therefore, the current amplification factor hrc can be dramatically increased.

従来のMIS構造BPTにおいては、Wl:=Oであり
J !ldlffは存在しないが、別の電流成分が存在
する。すなわち、絶縁膜はもともとアモルファスである
ため完全な絶縁膜ではなく、禁止帯中に再結合準位を有
しているため、従来のMIS構造BPTのエミッタ(金
属電極〉では、正孔はベースの多数キャリアであり、注
入量が本発明の場合よりも多く、絶縁膜中での再結合電
流が多くなるのである。一方、本発明のMIS構造BP
Tではエミッタ中に注入される正孔はエミッタの少数キ
ャリアであり、 n+2/Na  H eXp (VaE/kT)で表さ
れる。この正孔は、通常の動作領域ではベースの多数キ
ャリアN3に比べて遥かに小さく、問題とならない。ま
た、絶縁膜中の再結合が小さい大電流領域ではNBに近
くなるが、この領域では、従来のMIS構造BPTでも
ベース電流はコレクタ電流より小さく、問題にならない
In the conventional MIS structure BPT, Wl:=O and J! ldlff is not present, but another current component is present. In other words, since the insulating film is originally amorphous, it is not a perfect insulating film, and has a recombination level in the forbidden band. Therefore, in the emitter (metallic electrode) of the conventional MIS structure BPT, holes are Since they are majority carriers, the amount of injection is larger than in the case of the present invention, and the recombination current in the insulating film increases.On the other hand, the MIS structure BP of the present invention
At T, the holes injected into the emitter are minority carriers of the emitter and are expressed as n+2/Na H eXp (VaE/kT). These holes are much smaller than the base majority carrier N3 and do not pose a problem in a normal operating region. Further, in a large current region where recombination in the insulating film is small, the current is close to NB, but in this region, even in a conventional MIS structure BPT, the base current is smaller than the collector current and does not pose a problem.

第3図は、トランジスタの電流・電圧特性を模式的に示
したグラフであり、横軸がベース・エミッタ間の印加電
圧、縦軸がベース電流I,およびコレクタ電流■。を示
す。本発明のM■S構造BPTでは、コレクタ電流とベ
ース電疏はほぼ平行になり、hrE(与I c / I
 a )は一定値なるが、従来のMIS構造BPTでは
、微小電流領域で過剰電琉が流れる。本発明のMIS構
造BPTでL P > W e且つDP /we >S
oとすると、ベース電流は主に(3)式で示される再結
合電流となり、その時の電流増幅率hFEは h rt−a− = 2 ( Ln / Wa )’ 
    − (10)となり、ベース条件のみによって
hPEの上限が決まる。
FIG. 3 is a graph schematically showing the current/voltage characteristics of a transistor, where the horizontal axis represents the applied voltage between the base and emitter, and the vertical axis represents the base current I and the collector current ■. shows. In the M■S structure BPT of the present invention, the collector current and the base current are almost parallel, and hrE (given I c / I
a) is a constant value, but in the conventional MIS structure BPT, excess current flows in the micro current region. In the MIS structure BPT of the present invention, L P > W e and DP /we > S
o, the base current mainly becomes the recombination current shown by equation (3), and the current amplification factor hFE at that time is hrt-a- = 2 (Ln/Wa)'
- (10), and the upper limit of hPE is determined only by the base conditions.

第4図は、n0領域における不純物濃度と正孔の拡散距
離および正孔の寿命との関係を示すグラフである。エミ
ッタ深さは、少なくとも正孔の拡散距離の1/5程度に
した方がよい。また、S0は、絶縁膜の形成の方法にも
よるが、Siを直接に酸化する方法をとれば、間違いな
く(9)式を満足するようにすることができる。なお、
このときの形成方法は、Siを直接に酸化する方法であ
れば何でもよい。
FIG. 4 is a graph showing the relationship between impurity concentration, hole diffusion distance, and hole lifetime in the n0 region. The emitter depth is preferably at least about 1/5 of the hole diffusion distance. Further, although it depends on the method of forming the insulating film, S0 can definitely be made to satisfy the equation (9) by directly oxidizing Si. In addition,
The formation method at this time may be any method as long as it directly oxidizes Si.

本発明においては、上記(10)式で決まるhFEを実
現するためには、上述したように、トンネル電流がベー
ス条件で決まる上記(2)式で示されたコレクタ電流よ
りも大きくなるように、トンネル膜の厚さを決定する必
要がある。また、トンネル膜の厚さのバラツキは、その
ままBPTの特性バラツキに反映されてしまう。ベース
濃度およびベース幅は、トンネル膜の厚さよりも遥かに
制御しやすいので、コレクタ電流を安定化することがで
きる。また、ベース電流も、エミッタ濃度、エミッタの
深さおよびベース条件により決まるので、電流増幅率h
rtが大きく、しかも電流増幅率hrεのバラツキの小
さいBPTを得ることができる。
In the present invention, in order to realize hFE determined by the above equation (10), as described above, the tunnel current is made larger than the collector current shown by the above equation (2), which is determined by the base condition. It is necessary to determine the thickness of the tunnel membrane. Further, variations in the thickness of the tunnel film are directly reflected in variations in the characteristics of the BPT. Since the base concentration and base width are much easier to control than the tunnel film thickness, the collector current can be stabilized. In addition, the base current is also determined by the emitter concentration, emitter depth, and base conditions, so the current amplification factor h
It is possible to obtain a BPT with a large rt and a small variation in the current amplification factor hrε.

次に、第1図に示した半導体装置の製造プロセスについ
て説明する。
Next, a manufacturing process for the semiconductor device shown in FIG. 1 will be described.

■p型あるいはn型基板1に、As,Sb,P等をイオ
ン注入(不純物拡散等でもよい)することにより、不純
物濃度1×10′5〜1 0 l9c『”のn+埋め込
み領域2を形成した。
■By ion-implanting As, Sb, P, etc. into the p-type or n-type substrate 1 (impurity diffusion etc. may also be used), an n+ buried region 2 with an impurity concentration of 1×10'5 to 10 l9c is formed. did.

・■エビタキシャル技術等により、不純物濃度t X 
1 0 ”〜1 0 ”cm−’のn一領域3を形成し
た。
・■Impurity concentration t
An n-region 3 of 10'' to 10'' cm was formed.

■コレクタの抵抗を減少させるためのn“領域7(不純
物濃度IXIO”〜1 0 ”cl3)を形成した。
(2) An n" region 7 (impurity concentration IXIO" to 10"cl3) was formed to reduce collector resistance.

■素子分離領域102を、選択酸化法、CVD法等によ
り作成した。
(2) Element isolation regions 102 were created by selective oxidation, CVD, or the like.

■活性領域中に、p゛領域5及びベース領域であるp領
域4をイオン注入法等により形成した。
(2) A p region 5 and a p region 4 as a base region were formed in the active region by ion implantation or the like.

■絶縁膜101にエミッタコンタクトを開口した後、A
s,Sb,P等をドーブしたn0領域(不純物濃度5X
10”〜5 x 1 0 20am−3) 6をイオン
注入法あるいは熱拡散法により形成した。
■After opening an emitter contact in the insulating film 101,
n0 region doped with s, Sb, P, etc. (impurity concentration 5X
10'' to 5 x 10 20 am-3) 6 was formed by ion implantation or thermal diffusion.

■薄いトンネル絶縁層30を、500℃〜650℃の低
温による酸化若しくは急速熱加速(RTA)による熱酸
化によって形成作成した。
(2) A thin tunnel insulating layer 30 was formed by oxidation at a low temperature of 500° C. to 650° C. or thermal oxidation using rapid thermal acceleration (RTA).

■LPCVD法により多結晶Stを堆積し、これイオン
注入法あるいは熱拡散法等によりn0層とした後、バタ
ーニングした。
(2) Polycrystalline St was deposited by the LPCVD method, formed into an n0 layer by ion implantation or thermal diffusion, and then buttered.

■絶縁膜103を堆積し、これをアニールした後、コン
タクトの開口を行なった。
(2) After depositing an insulating film 103 and annealing it, a contact opening was made.

[相]電極200となるAL−Si(1%)をスバッタ
し、その後、AL−Stのパターン化を行なった。
[Phase] AL-Si (1%), which will become the electrode 200, was sputtered, and then AL-St was patterned.

■ALSi電iのアロイ後、パツシベーシツン膜をつけ
、MIS構造BPTを完戒した。
■After alloying the ALSi electrode, we attached a patch base film and completed the MIS structure BPT.

本発明におけるトンネル絶縁膜としては、低温で容易に
形成できることより、シリコン酸化膜が最も簡単である
が、シリコン窒化膜、アルミナ膜等の絶縁膜であっても
よい。
As the tunnel insulating film in the present invention, a silicon oxide film is the simplest because it can be easily formed at a low temperature, but an insulating film such as a silicon nitride film or an alumina film may also be used.

また、SiC等の超薄膜を用いて、トンネル形障壁とな
る構造としてもよい。例えば、SiCは、Siと比べる
と、伝導帯エネルギー差△EvJ:90.53eV,価
電子f差△Ec40.55eV,バンドギャップE g
 ’F 2 − 2 e V程度であり、SiCとSi
とが共にn形で階段的に接合する場合には、半導体/絶
縁体接合とは異なる構造となる。
Alternatively, an ultra-thin film such as SiC may be used to form a tunnel barrier structure. For example, compared to Si, SiC has a conduction band energy difference △EvJ: 90.53 eV, a valence electron f difference △Ec 40.55 eV, and a band gap E g
'F 2 - 2 e V, and SiC and Si
When both are n-type and are joined stepwise, the structure is different from that of a semiconductor/insulator junction.

第5図に、金属とn型SiCとの接合のバンド図を示し
た。
FIG. 5 shows a band diagram of a junction between metal and n-type SiC.

半導体階段へテロ接合による同じ導電型の半導体接合は
、第5図のようになり、△Ev.△ECが上下に表われ
、伝導体側にはノッチと呼ばれる障壁ができる。一方、
価電子帯側には、ΔEc+△Ev一△Efの差が生ずる
A semiconductor junction of the same conductivity type by a semiconductor step heterojunction is as shown in FIG. 5, and ΔEv. ΔEC appears above and below, and a barrier called a notch is formed on the conductor side. on the other hand,
On the valence band side, a difference of ΔEc+ΔEv−ΔEf occurs.

また、n型Siとn型SiCとn型Siとを接合すると
第5図(b)のような構造となり、さらに、SiCを薄
膜化するとSiC層は空乏化し、第5図(C)のように
なって、絶縁物と同様になる。第5図(b)に示したよ
うな構造でも本発明の効果を得ることはできるが、第5
図(C)に示したような構造の方が、より、電子電流を
大きくすることができる。一方、正孔の障壁は、価電子
帯側で十分行なうことができる。なお、第5図では、S
iCを用いた場合の例を示したが、他の広禁制帯幅の材
料を用いてもよいことは明らかである。
Furthermore, when n-type Si, n-type SiC, and n-type Si are bonded together, a structure as shown in Figure 5(b) is obtained.Furthermore, when SiC is thinned, the SiC layer becomes depleted, as shown in Figure 5(C). It becomes similar to an insulator. Although the effect of the present invention can be obtained even with the structure shown in FIG. 5(b),
The structure shown in Figure (C) allows for a larger electron current. On the other hand, holes can be sufficiently blocked on the valence band side. In addition, in Fig. 5, S
Although an example using iC has been shown, it is clear that other wide bandgap materials may be used.

ICセンサを高密度化すると、平面寸法が小さくなるた
め、エミッタ周辺の二次元的な電流が問題となってくる
。第6図に、エミッタ周辺部の概略的断面図を示す。本
発明のBPTの場合、先にも述べたように、エミッタ中
への正孔の拡散電流はほとんど無視できる程低くおさえ
ることができるので、ベース電流はエミッタから注入さ
れた電流の再結合電流が主成分となる。ベース電流の縦
方向主成分は(3)式と同じであり、また、横力向電流
は、 Jl!lraCX−  (qJn/Ln) (n+2/
Na) {eXp(VILE/kT) −1)・・・(
11) となる。さらに、エミッタ面積をAε、 周辺長をし!
.エミッタ深さをW,とすると、hFEは近似的に ?rt  =  Ic/Ia # (AE−JC)/(AC・J,■ア+Lt41Ja
−。。8)ξ{A!・(t/wa) 1 /fAE・(1/2) (Wa/Ln”)+L(・”i
(1/Ln))= hrz−−x [{l/ (1+(
2LE・W1L,)/(AE・wa))]・・・(工2
) となる。故に、本来 (2L,・WE−Ln)/AE・Wl1) <  1 
      ・・− (13)としなければならない。
When the density of an IC sensor is increased, the two-dimensional current around the emitter becomes a problem because the planar dimensions become smaller. FIG. 6 shows a schematic cross-sectional view of the emitter periphery. In the case of the BPT of the present invention, as mentioned earlier, the diffusion current of holes into the emitter can be suppressed to an almost negligible level, so the base current is the recombination current of the current injected from the emitter. It becomes the main component. The longitudinal principal component of the base current is the same as equation (3), and the lateral force direction current is Jl! lraCX- (qJn/Ln) (n+2/
Na) {eXp(VILE/kT) -1)...(
11) It becomes. Furthermore, let the emitter area be Aε and the peripheral length!
.. If the emitter depth is W, hFE is approximately? rt = Ic/Ia # (AE-JC)/(AC・J, ■A+Lt41Ja
−. . 8)ξ{A!・(t/wa) 1 /fAE・(1/2) (Wa/Ln”)+L(・”i
(1/Ln))=hrz--x [{l/ (1+(
2LE・W1L,)/(AE・wa))]...(Eng.2
) becomes. Therefore, originally (2L,・WE−Ln)/AE・Wl1) < 1
...- (13) must be satisfied.

上記(13)式で、デバイス設計上検討できるのは、W
,であるから、 Wt<  1/2 (AE/LE) (WB/Ln) 
       ・・・(14)でなければならない。こ
こで、A,=1μm口,?.=1μmとし、w,/Ln
 =Q.0 1とすると、(14)式より、WE (0
.005μmとなる。本発明のBPTを微細化するに際
しては、(14)式を満足するように、W6を定めなけ
ればならない。
In the above equation (13), what can be considered in device design is W
, so Wt< 1/2 (AE/LE) (WB/Ln)
...It must be (14). Here, A,=1 μm, ? .. = 1 μm, w,/Ln
= Q. 0 1, then from equation (14), WE (0
.. 005 μm. When miniaturizing the BPT of the present invention, W6 must be determined so as to satisfy equation (14).

また、本実施例によれば、暗電流が改善ざれ、S/Nが
著しくよくなった。
Further, according to this example, the dark current was improved and the S/N ratio was significantly improved.

なお、本実施例では、電極材料として多結晶Siを用い
た場合について説明したが、他の半導体材料を用いても
同様の効果を得ることができる。
Although this embodiment has been described using polycrystalline Si as the electrode material, similar effects can be obtained using other semiconductor materials.

(実施例2) 第7図は、本発明の第2の実施例に係る半導体装置を示
す概略的断面図である。本実施例では、エミッタ領域6
がエビタキシャル成長によりベース上に作成され、その
上に、トンネル注入用絶縁膜が形成されている。このよ
うな構造であれば、上記(14)式において、W,=O
となり、本来のh.■8に近い値を得ることが可能であ
る。
(Example 2) FIG. 7 is a schematic cross-sectional view showing a semiconductor device according to a second example of the present invention. In this embodiment, the emitter region 6
is formed on the base by epitaxial growth, and an insulating film for tunnel injection is formed thereon. With such a structure, in the above equation (14), W,=O
Therefore, the original h. ■It is possible to obtain a value close to 8.

(実施例3) 第8図は、本発明に係る光電変換装置の1実施例を示す
回路図であり、本出願人が昭和62年12月21日に特
許願(2)において開示した固体撮像装置に、上記実施
例1に示したBPTを用いた場合を示すものである。第
8図において、Trで示した部分に、実施例1で示した
BPTを使用した。すなわち、本実施例では、SIS型
BPTを光電変換素子として用いた。
(Example 3) FIG. 8 is a circuit diagram showing one example of a photoelectric conversion device according to the present invention, and is a solid-state imaging device disclosed in patent application (2) on December 21, 1988 by the present applicant. This figure shows a case where the BPT shown in Example 1 above is used in the apparatus. In FIG. 8, the BPT shown in Example 1 was used for the part shown by Tr. That is, in this example, an SIS type BPT was used as a photoelectric conversion element.

第8図に示したエリ7センサーをカラーカメラとして使
用する場合には、同一の光電変換素子の光情報を複数回
読み出す動作を行なう。この際、同一素子から複数回読
み出すために、1回目読み出し時と2回目以降の読み出
し時の電気出力の比が問題となる。この値が小さくなる
と、補正が必要となる。
When the ERI7 sensor shown in FIG. 8 is used as a color camera, the optical information of the same photoelectric conversion element is read out multiple times. At this time, since the same element is read out multiple times, the ratio of the electrical output during the first readout and the second and subsequent readouts becomes a problem. If this value becomes small, correction is required.

上記1回目と2回目との読み出し出力の比を非破壊度と
定義すると、非破壊度は次式で表わされる。
If the ratio of the above-mentioned first and second readout outputs is defined as the non-destructive degree, the non-destructive degree is expressed by the following equation.

非破壊度= (1:tot Xhrz)/(C:tot
Xt+ri: +CV)ここで、Cta、は第8図にT
rで示された光電変換素子のベースに接続されている全
容量を示し、ベース・コレクタ間容量Cbeと008に
より決まる。また、CvはVL,・・・ vLl,で示
される読み出し線路の浮遊容量である。ただし、COX
は回路方式によって存在しない場合もある。非破壊度は
電流増幅率hFEを大きくすることにより容易に改善で
きる。すなわち、hrtを大きくすることにより非破壊
度を大きくすることができる。
Non-destructiveness = (1:tot Xhrz)/(C:tot
Xt+ri: +CV) Here, Cta is T in Figure 8.
The total capacitance connected to the base of the photoelectric conversion element indicated by r is determined by the base-collector capacitance Cbe and 008. Further, Cv is the stray capacitance of the readout line represented by VL, . . . vLl. However, COX
may not exist depending on the circuit system. The degree of non-destruction can be easily improved by increasing the current amplification factor hFE. That is, by increasing hrt, the degree of non-destruction can be increased.

ここで、HD対応のエリアセンサーでは、Ctot =
10fF,Cv =2.5pFであるので、例えば、非
[壊度を0.90以上とするためにはhrtは2250
以上必要となる。十分な非破壊度を得るためには、h,
8は2000以上必要であると思われる。
Here, for HD compatible area sensors, Ctot =
Since 10fF, Cv = 2.5pF, for example, in order to make the non-destructive degree 0.90 or more, hrt should be 2250
More than that is required. In order to obtain sufficient non-destructiveness, h,
8 seems to require 2000 or more.

これに対して、従来、例えば、ホモ接合BPTでは、h
FEは1000程度であったため、十分な非破壊度を得
ることができなかった。一方、本発明の半導体装置では
、h2Eを十分大きくすることができるため、優れた非
破壊度を得ることができる。
On the other hand, conventionally, for example, in homozygous BPT, h
Since the FE was about 1000, it was not possible to obtain a sufficient degree of non-destruction. On the other hand, in the semiconductor device of the present invention, since h2E can be made sufficiently large, excellent nondestructiveness can be obtained.

さらに、望ましくは、非破壊度は0.98以上であると
よい。そのときはhFEは10000程度必要となる。
Furthermore, the degree of non-destruction is preferably 0.98 or more. In that case, about 10,000 hFEs are required.

従来のホモ接合BPTでは、この値は達しえず、本発明
のトランジスタにおいては容易である。
This value cannot be reached with conventional homojunction BPTs and is easily achieved with the transistors of the present invention.

なお、本実施例においてはエリアセンサーの場合を示し
たが、ラインセンサーにも応用できることはあきらかで
ある。
Although the present embodiment shows the case of an area sensor, it is obvious that the present invention can also be applied to a line sensor.

[発明の効果] 以上、詳細に説明したように、本発明の半導体装置によ
れば、コレクタ電流の微小電流領域でベース電流の増加
を抑えることができ、コレクタ電流の広い領域に渡って
著しく高い電流増幅率を保ち、且つ、電流増幅率のコレ
クタ電流に対する依存性をなくすことができる。
[Effects of the Invention] As described above in detail, according to the semiconductor device of the present invention, it is possible to suppress an increase in the base current in the small current region of the collector current, and it is possible to suppress the increase in the base current over a wide region of the collector current. The current amplification factor can be maintained and the dependence of the current amplification factor on the collector current can be eliminated.

また、絶縁膜の安定性を向上させ、信頼性を著しく向上
させることができる。
Further, the stability of the insulating film can be improved, and reliability can be significantly improved.

また、本発明の光電変換装置によれば、電流増幅率を向
上させ、且つ、電流増幅率のコレクタ電流に対する依存
性をなくすことができるので、光入力に対する出力の線
形性を保つことができ、暗電流が少なく、且つ、高い信
号/雑音比(S/N比)を得ることが可能である。
Further, according to the photoelectric conversion device of the present invention, the current amplification factor can be improved and the dependence of the current amplification factor on the collector current can be eliminated, so the linearity of the output with respect to the optical input can be maintained. It is possible to obtain a low dark current and a high signal/noise ratio (S/N ratio).

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の1実施例に係る半導体装置を示す概略
断面図、 第2図は第1図に示した本実施例のMIS構造BPTの
A−A’断面におけるバンド図、第3図はトランジスタ
の電流・電圧特性を模式的に示したグラフ、 第4図はn0領域における不純物濃度と正孔の拡散距離
および正孔の寿命との関係を示すグラフ、 第5図(a)はn型Siとn型SiCとの接合を示すバ
ンド図、 第5図(b)はn型Siとn型SiCとn型Siとの接
合を示すバンド図 第5図(C)はn型Siとn型SiCとn型Siとの接
合を示すバンド図、 第6図は第1図に示した半導体装置のエミッタ周辺部の
概略的断面図、 第7図は本発明の第2の実施例に係る半導体装置を示す
概略的断面図、 第8図は本発明に係る充電変換装置の1実施例を示す回
路図、 第9図は従来のMis構造のBPTの一例を示す概略的
断面図である。 ンネル注入を行うための薄い絶縁 101,  102, 3・・・絶縁膜、 200・・・配線電極。 (符号の説明) 1・・・n形シリコン基板あるいp形シリコン基板、 2・・・埋め込み領域としてのn0領域、3・・・コレ
クタ領域の一部としてのn領域、4・・・ベース領域と
してのp形領域、6・・・エミッタ領域としてのn+領
域、5・・・ベース抵抗を下げるためのP+領域、7・
・・コレクタ抵抗を下げるための00領域、8・・・絶
縁膜30を安定化させるための多結晶シリコンn“電極 第 2 図 エミッタ ベース コレクタ 第 3 図 大電流領域 VBE 図 「 第 6 図 第 8 図
FIG. 1 is a schematic cross-sectional view showing a semiconductor device according to an embodiment of the present invention, FIG. 2 is a band diagram in the AA' cross section of the MIS structure BPT of this embodiment shown in FIG. 1, and FIG. is a graph schematically showing the current/voltage characteristics of a transistor, Fig. 4 is a graph showing the relationship between impurity concentration, hole diffusion distance, and hole life in the n0 region, and Fig. 5 (a) is a graph showing the relationship between the impurity concentration in the n0 region, the hole diffusion distance, and the hole lifetime. Figure 5(b) is a band diagram showing the junction between n-type Si and n-type SiC, and Figure 5(C) is a band diagram showing the junction between n-type Si, n-type SiC, and n-type Si. A band diagram showing a junction between n-type SiC and n-type Si, FIG. 6 is a schematic cross-sectional view of the emitter periphery of the semiconductor device shown in FIG. 1, and FIG. 7 shows a second embodiment of the present invention. FIG. 8 is a schematic cross-sectional view showing an example of a charging conversion device according to the present invention; FIG. 9 is a schematic cross-sectional view showing an example of a conventional Mis-structured BPT. . Thin insulation for channel implantation 101, 102, 3... Insulating film, 200... Wiring electrode. (Explanation of symbols) 1... N-type silicon substrate or p-type silicon substrate, 2... n0 region as a buried region, 3... n region as part of collector region, 4... base P-type region as a region, 6... N+ region as an emitter region, 5... P+ region for lowering base resistance, 7.
...00 region for lowering collector resistance, 8...Polycrystalline silicon n' electrode for stabilizing the insulating film 30 Fig. 2 Emitter base collector Fig. 3 Large current region VBE Fig. 6 Fig. 8 figure

Claims (1)

【特許請求の範囲】 (1)第1導電型のコレクタと;第2導電型のベースと
;第1導電型のエミッタと;当該エミッタを形成する材
料よりも禁止帯幅の広い材料からなる当該エミッタ上に
形成された膜と;当該膜上に半導体材料により形成され
た電極と;を少なくとも有することを特徴とする半導体
装置 (2)前記エミッタの厚さが前記ベースから注入される
少数キャリアの拡散長よりも薄いことを特徴とする請求
項1記載の半導体装置 (3)前記半導体材料により形成された電極が、多結晶
半導体により形成された電極であることを特徴とする請
求項1または2記載の半導体装置(4)前記絶縁膜が、
第1導電形のキャリアのトンネル確率が第2導電形のキ
ャリアのトンネル確率よりも大きくなる材料により形成
されたことを特徴とする請求項1〜3記載の半導体装置 (5)前記膜の厚さが、前記ベースにより決定されるコ
レクタ電流よりも当該膜のトンネル電流が大きくなるよ
うな厚さであることを特徴とする請求項1〜4記載の半
導体装置 (6)前記エミッタを形成する材料よりも禁止帯幅の広
い材料が、絶縁体であることを特徴とする請求項1〜5
記載の半導体装置 (7)前記エミッタを形成する材料よりも禁止帯幅の広
い材料が、半導体であることを特徴とする請求項1〜5
記載の半導体装置 (8)請求項1〜7記載の半導体装置を少なくとも光電
変換素子として用いたことを特徴とする光電変換装置
[Claims] (1) A collector of a first conductivity type; a base of a second conductivity type; an emitter of a first conductivity type; A semiconductor device (2) characterized in that it has at least a film formed on an emitter; and an electrode formed of a semiconductor material on the film. 3. The semiconductor device according to claim 1, wherein the electrode is thinner than a diffusion length. Claim 1 or 2, wherein the electrode formed of the semiconductor material is an electrode formed of a polycrystalline semiconductor. Semiconductor device according to (4) the insulating film,
4. The semiconductor device according to claim 1, wherein the semiconductor device is formed of a material in which a tunneling probability of carriers of the first conductivity type is larger than a tunneling probability of carriers of the second conductivity type. 5. The semiconductor device according to claim 1, wherein the film has a thickness such that a tunnel current of the film is larger than a collector current determined by the base. Claims 1 to 5, wherein the material having a wide forbidden band width is an insulator.
The semiconductor device (7) according to any one of claims 1 to 5, wherein the material having a wider forbidden band width than the material forming the emitter is a semiconductor.
Semiconductor device (8) A photoelectric conversion device characterized in that the semiconductor device according to any one of claims 1 to 7 is used at least as a photoelectric conversion element.
JP24047189A 1989-09-17 1989-09-17 Semiconductor device and photoelectric converter using same Pending JPH03102835A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24047189A JPH03102835A (en) 1989-09-17 1989-09-17 Semiconductor device and photoelectric converter using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24047189A JPH03102835A (en) 1989-09-17 1989-09-17 Semiconductor device and photoelectric converter using same

Publications (1)

Publication Number Publication Date
JPH03102835A true JPH03102835A (en) 1991-04-30

Family

ID=17060011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24047189A Pending JPH03102835A (en) 1989-09-17 1989-09-17 Semiconductor device and photoelectric converter using same

Country Status (1)

Country Link
JP (1) JPH03102835A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100286364B1 (en) * 1993-06-11 2001-04-16 구본준 Method for manufacturing liquid crystal display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100286364B1 (en) * 1993-06-11 2001-04-16 구본준 Method for manufacturing liquid crystal display

Similar Documents

Publication Publication Date Title
JP2860138B2 (en) Semiconductor device and photoelectric conversion device using the same
JP3130545B2 (en) Semiconductor device and method of manufacturing semiconductor device
JPH0541520A (en) Semiconductor device
EP0642171B1 (en) Lateral bipolar transistor
EP0390521B1 (en) Bipolar transistor and photoelectric converting apparatus using the bipolar transistor
JPH0230588B2 (en)
JPH03102835A (en) Semiconductor device and photoelectric converter using same
JP2953666B2 (en) Semiconductor device and electronic device
EP0092645B1 (en) Transistor and circuit including a transistor
JP3037710B2 (en) Semiconductor device and electronic device using the semiconductor device
JP3001601B2 (en) Semiconductor device
EP0431835B1 (en) Bipolar semiconductor device
JPH03102834A (en) Semiconductor device and photoelectric converter using same
JP3001600B2 (en) Semiconductor device
JP2915058B2 (en) Semiconductor device and photoelectric conversion device using the same
JP2670118B2 (en) Semiconductor device and photoelectric conversion device using the same
GB2168848A (en) Semiconductor devices
JPH03198344A (en) Semiconductor device and photoelectric transducer using same
JPS584981A (en) Semiconductor device
JPS6058633A (en) Semiconductor integrated circuit device
JP3001599B2 (en) Semiconductor device
JP3037709B2 (en) Semiconductor device and electronic device using the semiconductor device
JP2618502B2 (en) Semiconductor device and electronic device
JP2618503B2 (en) Semiconductor device and electronic device
EP0096686A1 (en) Semiconductor tetrode