JP3001601B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3001601B2
JP3001601B2 JP2042068A JP4206890A JP3001601B2 JP 3001601 B2 JP3001601 B2 JP 3001601B2 JP 2042068 A JP2042068 A JP 2042068A JP 4206890 A JP4206890 A JP 4206890A JP 3001601 B2 JP3001601 B2 JP 3001601B2
Authority
JP
Japan
Prior art keywords
region
emitter
current
base
bpt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2042068A
Other languages
Japanese (ja)
Other versions
JPH03244157A (en
Inventor
正和 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2042068A priority Critical patent/JP3001601B2/en
Application filed by Canon Inc filed Critical Canon Inc
Priority to DE69109890T priority patent/DE69109890T2/en
Priority to AT91301383T priority patent/ATE123175T1/en
Priority to DE69129376T priority patent/DE69129376T2/en
Priority to EP91301383A priority patent/EP0443852B1/en
Priority to DE69128364T priority patent/DE69128364T2/en
Priority to EP94203107A priority patent/EP0642171B1/en
Priority to EP94203106A priority patent/EP0642170B1/en
Publication of JPH03244157A publication Critical patent/JPH03244157A/en
Priority to US08/412,847 priority patent/US5734183A/en
Application granted granted Critical
Publication of JP3001601B2 publication Critical patent/JP3001601B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、基板上に集積回路等を形成した半導体装置
に関するものであり、さらに詳細には該集積回路を構成
する横形バイポーラトランジスタを有する半導体装置に
関するものである。
Description: BACKGROUND OF THE INVENTION The present invention relates to a semiconductor device having an integrated circuit or the like formed on a substrate, and more particularly to a semiconductor device having a lateral bipolar transistor constituting the integrated circuit. It concerns the device.

[従来の技術] 従来より、電流の流れる方向が横方向、すなわち基板
面に沿う方向である横形バイポーラトランジスタ(以下
BPTという)が知られているが、該横形BPTは、電流の流
れる方向が縦方向、すなわち基板の深さ方向である縦型
BPTと容易に共存できる(なお、例えば横形BPTの伝導型
配列がpnpである場合、縦型BPTのそれは逆形の伝導型配
列であるnpnとして共載できる)という有利性を備えて
いること等から広く用いられている。
[Prior Art] Conventionally, a lateral bipolar transistor (hereinafter referred to as a horizontal bipolar transistor) in which a current flows in a lateral direction, that is, along a substrate surface.
BPT) is known, but the horizontal BPT is a vertical type in which the current flows in the vertical direction, that is, the depth direction of the substrate.
It has the advantage that it can coexist easily with BPT (for example, if the conduction type array of horizontal BPT is pnp, it can be mounted as npn which is the conduction type arrangement of vertical BPT) Widely used from.

[発明が解決しようとする課題] しかしながら、従来の横形BPTは以下の理由により電
流増幅率(hFE)を大きくできないという欠点がある。
[Problems to be Solved by the Invention] However, the conventional horizontal BPT has a drawback that the current amplification factor (h FE ) cannot be increased for the following reasons.

すなわち、横形BPTは、エミッタ領域とコレクタ領域
とが対称となっているので、エミッタ−コレクタ耐圧が
低く、ベース幅がコレクタ電圧の影響を受け易くなって
いわゆるアーリー効果(空乏層広がり効果)が発生し易
いこと、そして、エミッタ電流が広く内部に広がるの
で、ベース領域内での再結合電流が支配的になり、ベー
ス電流が大となって電流増幅率(hFE)の低下が著しく
なること等の問題がある。
That is, in the horizontal BPT, since the emitter region and the collector region are symmetrical, the emitter-collector breakdown voltage is low, the base width is easily affected by the collector voltage, and the so-called Early effect (depletion layer spreading effect) occurs. Because the emitter current spreads widely inside, the recombination current in the base region becomes dominant, the base current becomes large, and the current amplification factor (h FE ) decreases significantly. There is a problem.

本発明は、上記従来技術の課題を解決すべくなされた
ものであり、横形BPTの電流増幅率を容易に増大させる
ことができる半導体装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems of the related art, and has as its object to provide a semiconductor device capable of easily increasing the current amplification factor of a lateral BPT.

[課題を解決するための手段] 本発明の半導体装置は、半導体基板内に第1伝導型の
エミッタ領域及びコレクタ領域と、第2伝導型のベース
領域とを横形構造にしてなる半導体装置において、 前記ベース領域は表面側の禁制帯幅の狭い領域とそれ
に接するそれより禁制帯幅の広い領域とで前記ベース領
域の少数キヤリアに対して半導体基板の深さ方向に障壁
を有するとともに、該エミッタ領域上に形成されトンネ
ル電流が流れる薄膜層、及び該薄膜層上に形成され該エ
ミッタ領域の材料の禁制帯幅に比べて広い禁制帯幅を有
する多結晶層を設けたことを特徴とする [作用] 請求項1の構成では、エミッタ・ベース領域の界面に
例えば混晶層と単結晶層とのヘテロ接合を形成すること
により、該エミッタ領域の深さ方向にベース領域の少数
キャリアに対する電位障壁が形成され、エミッタ電流を
基板内部に拡散させないようにし、また、ベース領域中
での再結合電流を減少させないようにすると共に、エミ
ッタ領域上にもトンネル薄膜及び多結晶層と単結晶層と
のヘテロ接合を設けエミッタ領域中に注入されるベース
領域からの電子の拡散を阻止し、注入電流成分を減少さ
せ、もって、横形BPTの電流増幅率(hFE)の増大を図
る。
[Means for Solving the Problems] A semiconductor device according to the present invention is a semiconductor device in which a first conductivity type emitter region and a collector region and a second conductivity type base region are formed in a semiconductor substrate in a horizontal structure. The base region has a barrier in the depth direction of the semiconductor substrate with respect to a small number of carriers of the base region in a narrow bandgap region on the front surface side and a region having a wider bandgap than that in contact with the base region. A thin film layer formed thereon and through which a tunnel current flows, and a polycrystalline layer formed on the thin film layer and having a band gap wider than the band gap of the material of the emitter region. In the structure of the first aspect, for example, a heterojunction between the mixed crystal layer and the single crystal layer is formed at the interface between the emitter and the base region, so that a small number of base regions can be formed in the depth direction of the emitter region. A potential barrier to the carrier is formed, so that the emitter current is not diffused into the substrate, the recombination current in the base region is not reduced, and the tunnel thin film and the polycrystalline layer are also formed on the emitter region. A heterojunction with the crystal layer is provided to prevent the diffusion of electrons from the base region injected into the emitter region, reduce the injected current component, and thereby increase the current amplification factor (h FE ) of the lateral BPT.

請求項2の構成では、エミッタ領域の深さ方向への正
孔の拡散を防止する障壁を容易に形成できる。
According to the configuration of the second aspect, a barrier for preventing diffusion of holes in the depth direction of the emitter region can be easily formed.

請求項3の構成では、ベース電流の成分の一つ、すな
わち正孔の再結合電流を効果的に減少させる。
According to the configuration of the third aspect, one of the components of the base current, that is, the hole recombination current is effectively reduced.

請求項4の構成では、正孔の再結合電流を激減させ得
る。
According to the configuration of the fourth aspect, the recombination current of holes can be drastically reduced.

請求項5の構成では、エミッタ電流を基板表面近傍に
集中して流し得る。
In the configuration of the fifth aspect, the emitter current can be concentrated and flow near the substrate surface.

[実施例] 第1図は本発明の第1実施例を示している。Embodiment FIG. 1 shows a first embodiment of the present invention.

同図中、1はP型Si基板であり、該Si基板1はボロン
(B)等P型不純物をドープしたP型Si基板である。
In FIG. 1, reference numeral 1 denotes a P-type Si substrate, and the Si substrate 1 is a P-type Si substrate doped with a P-type impurity such as boron (B).

2は埋め込み領域であり、該埋め込み領域2は、例え
ば不純物濃度が1016〜1020[cm-3]のものから成るもの
である。
Reference numeral 2 denotes a buried region, and the buried region 2 has, for example, an impurity concentration of 10 16 to 10 20 [cm −3 ].

3はベース領域BRの一部としてのn型領域であり、該
n型領域3はエピタキシャル技術等で形成された不純物
濃度の低いもの(例えば、1014〜5×107[cm-3]程度
のもの)から成る。
3 is an n-type region as part of the base region B R, the n-type region 3 having a low impurity concentration formed by epitaxial technique or the like (for example, 10 14 ~5 × 10 7 [ cm -3] Degree).

4は本発明において重要な構成成分となるn型領域で
あり、該n型領域4は禁止帯幅の狭い混晶Si1-xGexによ
り形成され、ベース領域BRを構成する。
4 is an n-type region serving as an important component in the present invention, the n-type region 4 is formed by a narrow mixed crystal Si 1-x Ge x having a band gap, constituting the base region B R.

5、5′はP+領域であり、該両P+領域5、5′は前記
n型領域4内に形成され、夫々エミッタ領域ERとコレク
タ領域CRを構成する。
5,5 'are P + regions, the both P + regions 5 and 5' are formed in the n-type region 4, constituting the respective emitter region E R and a collector area C R.

6はn+領域であり、該n+領域6は横形BPTのベース抵
抗を下げるべく、前記埋め込み領域2と金属電極である
ベース電極201とを接続するものである。
6 is an n + region, said n + region 6 to reduce the base resistance of the horizontal BPT, is intended for connecting the base electrode 201 is the buried region 2 and the metal electrode.

7、8は、夫々チャネル・ストップとなるn領域、p
領域である。
Reference numerals 7 and 8 denote an n region serving as a channel stop, p
Area.

20は超薄膜トンネル酸化膜(例えば膜厚20[Å]以
下)であり、該酸化膜20は電子及び正孔の双方をトンネ
ルさせる。
Reference numeral 20 denotes an ultra-thin tunnel oxide film (for example, a film thickness of 20 [Å] or less), and the oxide film 20 tunnels both electrons and holes.

30、31は多結晶層であり、該多結晶層3031は多結晶シ
リコンにボロン(B)を高濃度(例えば1018〜1020[cm
-3])にドープしたものから成る。
30 and 31 are polycrystalline layers, and the polycrystalline layer 3031 has a high concentration of boron (B) in polycrystalline silicon (for example, 10 18 to 10 20 [cm
-3 ]).

100は素子分離用領域、110は電極間を分離する絶縁領
域である。
Numeral 100 denotes an element isolation region, and 110 denotes an insulating region for separating electrodes.

なお、201、202は夫々金属電極であるベース電極、コ
レクタ電極である。
Reference numerals 201 and 202 denote a base electrode and a collector electrode which are metal electrodes, respectively.

第2図(b)に示すように、第1図のB−B′線に沿
う電位は通常のBPTと同様な電位を示し、コレクタ電流I
Cはベース領域BRの濃度NBと、ベース幅WBで決まるので
容易に算出することができる。ところが、横形BPTは、
エミッタ領域とコレクタ領域が相対している部分が極め
て少ないのに対し、基板の面に沿って広がる部分が極め
て多いので、エミッタ領域ERからベース領域BRに基板の
深さ方向に沿って注入される正孔が寄与する電流と、ベ
ース領域からエミッタ領域に流れる電子が寄与する拡散
電流とが支配的になり、その電流増幅率hFEは増大化に
制約を受ける。
As shown in FIG. 2 (b), the potential along the line BB 'in FIG. 1 shows the same potential as the normal BPT, and the collector current I
C is a concentration N B of the base region B R, so determined by the base width W B can be easily calculated. However, the horizontal BPT
Emitter region and the collector region whereas very few parts are relative, since very often the portion extending along the surface of the substrate, injected from the emitter region E R along the depth direction of the substrate to the base region B R The current contributed by the generated holes and the diffusion current contributed by the electrons flowing from the base region to the emitter region become dominant, and the current amplification factor hFE is restricted from increasing.

そのために、本発明ではエミッタ領域からXBの深さに
該エミッタ領域と半導体層との間でのヘテロ界面による
障壁△φを形成すると共に、エミッタ領域の上層に、
該エミッタ領域に注入された電子の拡散を防止すべく、
トンネル薄膜及び該エミッタ領域より禁制帯幅の広い多
結晶シリコンから成る多結晶層30を形成させている。
Therefore, to form a barrier △ phi B by hetero-interface between the emitter region and the semiconductor layer from the emitter region to the depth of X B in the present invention, the upper layer of the emitter region,
To prevent diffusion of electrons injected into the emitter region,
A polycrystalline layer 30 made of polycrystalline silicon having a wider band gap than the tunnel thin film and the emitter region is formed.

次に、横形BPTの各電流成分について説明する。 Next, each current component of the horizontal BPT will be described.

(イ)コレクタ電流IC コレクタ電流ICは、相対向するエミッタ−コレクタ間
において下記(1)式で略決定されるものである。な
お、エミッタ深さをXE、エミッタ長さをLとすると、横
形BPTにおけるコレクタ領域と相対向するエミッタ領域
の面積は近似的にXE・Lで表すことができる。
(A) Collector current I C The collector current I C is approximately determined by the following equation (1) between the opposing emitter and collector. Incidentally, the emitter depth X E, when the emitter length is L, the area of the emitter region which faces the collector region in the horizontal BPT can be expressed approximately by X E · L.

但し、qは素電荷量[C]、DPは正孔の拡散係数[cm
2/s]、LPは正孔の拡散距離[cm]niは真性キャリア密
度[cm-3]、VBEはエミッタ、ベース間印加電圧、WB
ベース幅[cm]、NBはベース不純物密度[cm-3]、XE
エミッタ深さ、Lはエミッタ長さ、Rはボルツマン定数
[J/K]、Tは絶対温度[K]である。
Here, q is the elementary charge [C], and D P is the hole diffusion coefficient [cm].
2 / s], L P is the hole diffusion length [cm] n i is the intrinsic carrier density [cm -3], V BE is emitter-base voltage applied, W B is base width [cm], N B is The base impurity density [cm -3 ], XE is the emitter depth, L is the emitter length, R is the Boltzmann constant [J / K], and T is the absolute temperature [K].

(ロ)ベース電流IB ベース電流IBは、以下のように主として下記(2)〜
(4)式に示すような3つの電流成分からなる。
(B) the base current I B the base current I B is less predominantly below (2) as ~
It consists of three current components as shown in equation (4).

(a).エミッタ領域ERから横方向に流れる正孔による
ベース領域BR中での再結合電流IB1 (b).エミッタ領域ERから縦方向に流れる正孔の再結
合電流IB2 但し、WEFはエミッタ幅、XBはエミッタ領域ERから深
さ方向に沿う距離である。
(A). Recombination in the base region B R by the positive holes flowing laterally from the emitter region E R current I B1 (B). Recombination current of holes flowing vertically from the emitter area E R I B2 However, W EF is emitter width, X B is the distance along the depth direction from the emitter region E R.

(c).ベース領域BRからエミッタ領域ERへの電子の拡
散電流IB3 但し、NEはエミッタ領域ERの不純物密度、Lnは電子の
拡散距離、Dnは電子の拡散係数である。
(C). Diffusion from the base region B R of electrons to emitter region E R current I B3 However, N E is impurity concentration in the emitter region E R, L n is the electron diffusion length, the D n is the diffusion coefficient of the electrons.

本発明において上記各式のうち特に留意すべきもの
は、(3)式のベース電流成分IB2と(4)式のベース
電流成分IB3である。
Those in the present invention should be noted in particular among the above formulas is a base current component I B3 of (3) the base current with a component I B2 of (4).

従来の横形BPTでは、エミッタ領域ERから注入された
正孔の殆どは縦方向に流れて再結合してベース電流とな
るのに対し、本発明では、エミッタ領域ERからの距離XB
により、ポテンシャル障壁△φを形成し、この障壁に
より注入キャリアが阻止されるようにする。
In the conventional horizontal type BPT, most of holes injected from the emitter region E R whereas the base current by recombination flows vertically, in the present invention, the distance from the emitter region E R X B
Thus, a potential barrier Δφ B is formed, and injected carriers are blocked by this barrier.

そして、この障壁△φを越える確率は、 exp(−△φB/RT)となる。Then, the probability of exceeding the barrier △ phi B is, exp - a (△ φ B / RT).

該確率は、室温の場合△φ=0.1[eV]で、従来の
横形BPTに比べ約1/54になる。
The probability is △ φ B = 0.1 [eV] at room temperature, which is about 1/54 as compared with the conventional horizontal BPT.

上記(3)式で、XB《LPが成立すると、 tanh(XB/LP)≒XB/LPであるので、従来の横形BPTに
比べ、本発明の横形BPTでは、IB2が著しく減少する。
In the above equation (3), if X B << L P holds, then tanh (X B / L P ) ≒ X B / L P , so that the horizontal BPT of the present invention has I B2 compared to the conventional horizontal BPT. Is significantly reduced.

次に、n型領域中の正孔の拡散距離LPについて述べ
る。
Next, we describe the diffusion distance L P of positive holes in the n-type region.

ところで、正孔の移動度μについては、n型不純物
濃度NDの広い範囲に渡って、次式が成立する。
Incidentally, for the hole mobility mu P, over a wide range of the n-type impurity concentration N D, the following equation is established.

従ってこの(5)式から理解できるように、不純物濃
度NDが小さくなると、移動度μは500[cm2/V・sec]
という一定値に近づくようになる。また、不純物濃度が
1017[cm-3]以上になると、移動度μは不純物濃度ND
の関数となる。
Thus, as can be understood from this equation (5), the impurity concentration N D becomes smaller, the mobility mu P is 500 [cm 2 / V · sec ]
Approaching a certain value. Also, the impurity concentration
When it becomes 10 17 [cm −3 ] or more, the mobility μ P becomes the impurity concentration N D
Is a function of

一方、少数キャリアの寿命τは、不純物濃度が1017
[cm-3]以上の場合次式の関係で示される。
On the other hand, the lifetime τ P of the minority carrier depends on the impurity concentration of 10 17
In the case of [cm -3 ] or more, it is expressed by the following equation.

不純物濃度が1017[cm-3]以上になると、移動度μ
はNDの関数となる。
When the impurity concentration becomes 10 17 [cm −3 ] or more, the mobility μ P
Is a function of N D.

一方、少数キャリアの寿命τ[sec]は、不純物濃
度が1017[cm-3]以上では次式で示される。
On the other hand, the lifetime τ P [sec] of the minority carrier is expressed by the following equation when the impurity concentration is 10 17 [cm −3 ] or more.

前記移動度μ及び寿命τから正孔の拡散距離L
Pは、一般的に次式で示される。
From the mobility μ P and lifetime τ P , the hole diffusion distance L
P is generally represented by the following equation.

第3図は、n型Siにおいて、少数キャリアである正孔
の移動度μ、寿命τ、拡散距離LPを、夫々上記
(5)(6)(7)式に基いて得た計算値としてNDが10
17〜1019[cm-3]の範囲について示したものである。
FIG. 3 shows a calculation of the mobility μ P , the lifetime τ P , and the diffusion distance L P of the holes, which are minority carriers, in n-type Si based on the above equations (5), (6), and (7). N D as a value of 10
It shows the range of 17 to 10 19 [cm -3 ].

第3図にて明らかな如く、正孔の拡散距離LPは極めて
長く、ND=1017[cm-3]では、LP=120[μm]に達す
る。
As is apparent from FIG. 3, the hole diffusion distance L P is extremely long, and reaches L P = 120 [μm] when N D = 10 17 [cm −3 ].

濃度NDが1018[cm-3]であっても、LP≒30[μm]で
ある。
Even concentration N D is 10 18 [cm -3], a L P ≒ 30 [μm].

通常、npnタイプの縦型BPTと同一基板に形成されるpn
pタイプの横形BPTの場合、ベース領域の不純物濃度は、
npnタイプの縦型BPTのコレクタ領域の不純物濃度と同じ
になるので小さいものとなり、例えば1014〜5×10
17[cm-3]程度となる。そのため、XB《LPの関係は容易
に成立させることができるが、 XB≦LP/10程度であれば望ましい。
Normally, pn formed on the same substrate as npn type vertical BPT
In the case of p-type horizontal BPT, the impurity concentration in the base region is
Since the impurity concentration becomes the same as that of the collector region of the npn type vertical BPT, it becomes small, for example, 10 14 to 5 × 10
It is about 17 [cm -3 ]. Therefore, although the relationship X B "L P can be easily established, preferably it is about X B ≦ L P / 10.

かかる条件下では前記再結合電流IB2が激減するの
で、横形BPTのベース電流IBはIB1、IB3が支配的にな
り、電流増幅率hFEを縦形BPTのそれに近づけることがで
きる。
Since the recombination current I B2 is drastically reduced in such conditions, the base current I B of the horizontal BPT becomes dominant I B1, I B3, it is possible to approximate the current amplification factor h FE that of vertical BPT.

前記再結合電流IB2が減少すると、ベース電流IBの成
分は、ベース内再結合電流IB1と、拡散電流IB3が主にな
るが、従来の通常横形BPTでは拡散電流IB3が支配的であ
った。
When the recombination current I B2 is decreased, the component of base current I B is the base in the recombination current I B1, but the diffusion current I B3 is in the main, a conventional normal horizontal in BPT diffusion current I B3 is dominant Met.

そこで、本発明では第2図(a)に示す如く、エミッ
タ領域の上部にさらに、該エミッタ領域の禁止帯幅に比
べて禁制帯幅の広い多結晶Siからなる多結晶層30を積層
し、電子の拡散を阻止する。
Therefore, in the present invention, as shown in FIG. 2A, a polycrystalline layer 30 made of polycrystalline Si having a wider bandgap than the bandgap of the emitter region is further laminated on the upper part of the emitter region. Blocks the diffusion of electrons.

なお、従来の横形BPTはエミッタ領域5の直上に金属
による電極が形成されているので、前記拡散電流IB3
相当に大きなものとなっていた。
Since the conventional horizontal BPT has an electrode made of metal just above the emitter region 5, the diffusion current IB3 is considerably large.

上記(4)式から理解できるように、電子がベース領
域から電子がエミッタ領域に注入されると、WE《LNがの
条件下では、拡散電流IB3はWE/Ln 2に比例するが、従来
の横形BPTでは1/WEに比例したものとなる。すなわち、
本発明の横形BPTではIB3は従来の横形BPTに比べてWE 2/L
n 2だけ小さくなる。
As can be understood from the above equation (4), when electrons are injected from the base region into the emitter region, the diffusion current IB3 is proportional to W E / L n 2 under the condition of W E << L N. Suruga, becomes proportional to the conventional horizontal type BPT in 1 / W E. That is,
I B3 in horizontal BPT of the present invention as compared with the conventional horizontal BPT W E 2 / L
n 2 only smaller.

次に、前記P+型領域5における電子の拡散距離につい
て述べる。
Next, the diffusion distance of electrons in the P + type region 5 will be described.

電子の移動度μはP型不純物濃度Naの広い範囲に渡
って次式が成立する。
Mobility mu n electrons The following equation is established over a wide range of P-type impurity concentration Na.

従って、不純物濃度Naの低い所では、移動度μは14
12[cm2/V・sec]に近づく。また、不純物濃度Naが無限
大になると、移動度μは232[cm2/V・sec]になる。
Therefore, at a place where the impurity concentration Na is low, the mobility μ n is 14
It approaches 12 [cm 2 / V · sec]. Further, the impurity concentration Na is infinite, the mobility mu n becomes 232 [cm 2 / V · sec ].

一方、少数キャリアの寿命τは不純物濃度が10
17[cm-3]以上では次式で示される。
On the other hand, the minority carrier lifetime τ n is
Above 17 [cm -3 ], it is expressed by the following equation.

前記移動度μ及び寿命τに基づき拡散距離Lnは、
一般的に次式で示される。
Based on the mobility μ P and the lifetime τ n , the diffusion distance L n is
It is generally expressed by the following equation.

第4図はP型Siにおいて、(8)、(9)、(10)式
から求められる電子の移動度μ寿命τ、拡散距離Ln
の計算値を、不純物濃度Naが1017〜1020[cm-3]の範囲
において示したものである。
FIG. 4 shows the electron mobility μ n lifetime τ n and the diffusion distance L n obtained from the equations (8), (9) and (10) in P-type Si.
Is calculated when the impurity concentration Na is in the range of 10 17 to 10 20 [cm −3 ].

第4図によれば次のことが理解できる。すなわち、横
形BPTのP型エミッタ領域は、通常縦形BPTのベース領域
を用いるので、ベース領域の不純物濃度は1018[cm-3
以下であるが、このとき拡散距離Lnは15〜70[μm]程
度にも達する。従って、エミッタ幅WEはLn/5程度以下で
あれば、エミッタ領域中の拡散電流IB3を十分に低減す
ることができる。
The following can be understood from FIG. That is, since the P-type emitter region of the horizontal BPT usually uses the base region of the vertical BPT, the impurity concentration of the base region is 10 18 [cm −3 ].
Although less, the diffusion length L n at this time is reached on the degree 15 to 70 [[mu] m]. Therefore, emitter width W E is equal to or less than about L n / 5, it is possible to sufficiently reduce the diffusion current I B3 in the emitter region.

前記n型領域4を構成するSi1-xGexは、合金効果によ
ってキャリア移動度が小さくすることができるが、例え
ば1018[cm-3]以上の大きな不純物濃度であると不純物
によるキャリア効果が支配的でとなり、Siと同様な特性
を示すものとなる。
The Si 1-x Ge x constituting the n-type region 4 can have a low carrier mobility due to the alloy effect. However, if the impurity concentration is as high as 10 18 [cm −3 ] or more, for example, the carrier effect due to the impurity will occur. Is dominant, and exhibits characteristics similar to Si.

以上の如く、本発明の構造によると、ベース電流成分
は、前記再結合電流IB1の値に近づき、電流増幅率hFE
縦形BPTのヘテロバイポーラトランジスタのそれに一致
するようになる。そのときにおける電流増幅率hFEは、W
B《LPが成立していると、 で表される。
As mentioned above, according to the structure of the present invention, the base current component approaches the value of the recombination current I B1, the current amplification factor h FE is as matches that of the heterojunction bipolar transistor of vertical BPT. The current amplification factor h FE at that time is W
B << If L P holds, It is represented by

上記のように本発明では、エミッタ領域であるP+領域
5から注入される正孔を、前記n型領域3と混晶から成
るn型領域4のヘテロ界面により阻止し、基板の深い領
域に正孔を拡散させないこと、そして、エミッタ領域に
注入された電子を、Si−Geの混晶とシリコン単結晶のヘ
テロ界面に形成される電位障壁により拡散させないよう
にすることに狙いがある。
As described above, in the present invention, holes injected from the P + region 5 as the emitter region are blocked by the hetero interface between the n-type region 3 and the n-type region 4 made of a mixed crystal, and The aim is to prevent holes from being diffused and to prevent electrons injected into the emitter region from being diffused by a potential barrier formed at a hetero interface between a mixed crystal of Si—Ge and a single crystal of silicon.

次に、第1図に示した第1実施例の製造プロセスにつ
いて説明する。
Next, the manufacturing process of the first embodiment shown in FIG. 1 will be described.

P型の伝導型のSi基板1に、第V族元素であるAs、S
b、P等をイオン注入(不純物拡散等でもよい)するこ
とにより、不純物濃度が例えば1015〜1019[cm-3]のn+
埋め込み領域2を形成する。
Group V elements As and S are deposited on a P-type conduction type Si substrate 1.
b, P etc. are ion-implanted (impurity diffusion or the like may be performed) to obtain n + having an impurity concentration of, for example, 10 15 to 10 19 [cm −3 ].
The buried region 2 is formed.

エピタキシャル技術等により、不純物濃度が例えば10
14〜1017[cm-3]のn型領域3を形成する。
The impurity concentration is 10
An n-type region 3 of 14 to 10 17 [cm −3 ] is formed.

ベースの抵抗を減少させるためのn+領域6(不純物濃
度を例えば1017〜1020[cm-3]とする)を形成する。
Forming an n + region 6 for reducing the base resistance (and the impurity concentration of, for example, 10 17 ~10 20 [cm -3] ).

素子分離用の絶縁膜100を、選択酸化法、CVD法等によ
り作成し、該絶縁膜100の下部にチャネル・ストップ領
域7を形成させる。
An insulating film 100 for element isolation is formed by a selective oxidation method, a CVD method, or the like, and a channel / stop region 7 is formed below the insulating film 100.

Si基板1に選択的にGeをイオン注入(1×1016〜1×
1017[cm-2])し、熱処理してSi1-xGexのn型領域4を
作成する。
Ge ions are selectively implanted into the Si substrate 1 (1 × 10 16 to 1 ×
10 17 [cm −2 ]) and heat treatment to form an n-type region 4 of Si 1-x Ge x .

エミッタ・コレクタ領域となるP+領域5、5′を、濃
度1×1015[cm-2]のB+をイオン注入をした後、熱処理
して作成する。
P + regions 5 and 5 ′ serving as emitter and collector regions are formed by ion-implanting B + at a concentration of 1 × 10 15 [cm −2 ] and then performing a heat treatment.

例えば20[Å]以下の超薄膜から成る酸化膜20を例え
ば500〜650[℃]程度の低温酸化により形成する。
For example, an oxide film 20 made of an ultra-thin film of 20 [Å] or less is formed by low-temperature oxidation of, for example, about 500 to 650 [° C.].

多結晶シリコン層30、31を例えば4000[Å]堆積後、
ボロンを例えば濃度1×1016[cm-2]のイオン注入によ
り打ち込み、例えば800〜900[℃]程度の熱処理をした
後、パターニングする。単結晶の場合は、例えば800
[℃]近傍でエピタキシャル成長させる。
After depositing the polycrystalline silicon layers 30 and 31, for example, 4000 [Å],
Boron is implanted, for example, by ion implantation at a concentration of 1 × 10 16 [cm −2 ], and after a heat treatment of, for example, about 800 to 900 [° C.], patterning is performed. In the case of a single crystal, for example, 800
Epitaxial growth near [° C.].

絶縁膜110を堆積し、これをアニールした後、コンタ
クトの開口を行う。
After an insulating film 110 is deposited and annealed, an opening for a contact is made.

電極200、201、202となるAl−Si(1%)をスパッタ
し、その後、Al−Siのパターン化を行う。
Al-Si (1%) to be the electrodes 200, 201, and 202 is sputtered, and thereafter, patterning of Al-Si is performed.

前記Al−Siの電極のアロイを例えば450℃で30分行っ
た後、パッシベーション膜を形成する。
After alloying the Al-Si electrode at, for example, 450 ° C. for 30 minutes, a passivation film is formed.

第5図はSi1-xGexの混晶のバンド・ギャップの変化を
示したものである。
FIG. 5 shows the change in the band gap of the mixed crystal of Si 1-x Ge x .

第5図中、横軸はGeの混晶率(混入量Xを百分率で表
したもの)を示し、縦軸はSi単結晶に比較したバンド・
ギャップ減少量−△Eを示している。同図中曲線HOは歪
なし状態、及び曲線HUは歪状態を夫々しているが、半導
体装置中では歪状態のものをとる。
In FIG. 5, the abscissa represents the Ge mixed crystal ratio (the amount of contaminant X is expressed in percentage), and the ordinate represents the band and band as compared with the Si single crystal.
The gap reduction amount-ΔE is shown. In the figure, a curve H O shows a state without distortion, and a curve H U shows a distortion state, respectively, which are taken in a semiconductor device in a distortion state.

同図により、バンド・ギャップ減少量−△E1≒0.1[e
V]は前記混入量X=0.12程度のときに対応し、このと
き障壁0.1[eV]が形成される。
According to the figure, the band gap reduction amount − △ E 1 ≒ 0.1 [e
V] corresponds to the case where the mixing amount X is about 0.12, and at this time, a barrier 0.1 [eV] is formed.

Geを濃度1×1016[cm-2],加速電圧150[keV]の条
件でイオン注入した場合、、ピーク濃度は、約1×1020
[cm-3]になる。従って、該Geの混入量は単結晶Siの密
度が5×1022[cm-3]であるので約2%となる。X=0.
12は例えばGeの濃度が6×1016[cm-3]程度で達成でき
る。
When Ge ions are implanted under the conditions of a concentration of 1 × 10 16 [cm −2 ] and an accelerating voltage of 150 [keV], the peak concentration is about 1 × 10 20
[Cm -3 ]. Therefore, the mixing amount of Ge is about 2% since the density of single crystal Si is 5 × 10 22 [cm −3 ]. X = 0.
12 can be achieved, for example, when the Ge concentration is about 6 × 10 16 [cm −3 ].

[他の実施例] 第6図は第2実施例を示すものである。[Other Embodiment] FIG. 6 shows a second embodiment.

本実施例では、Si1-xGexのn型層4をイオン注入法で
はなく、エピタキシャル法で成長させた後、その内部に
エミッタ・コレクタ部のP+領域5を形成する。この場
合、ベース領域のコンタクト部もSi−Geの混晶となる。
In this embodiment, after growing the n-type layer 4 of Si 1 -xGex by an epitaxial method instead of an ion implantation method, a P + region 5 of an emitter / collector portion is formed therein. In this case, the contact portion of the base region is also a mixed crystal of Si-Ge.

なお、上記第1実施例においても、コンタクト抵抗を
下げるべく、ベース領域の取り出し部をSi−Ge混晶にて
形成してもよいことは勿論である。
In the first embodiment as well, in order to reduce the contact resistance, the extraction portion of the base region may be formed of a Si-Ge mixed crystal.

また、上記説明では、pnpタイプの横形BPTについて示
したが、npnタイプの横形BPTに適用してもよいことは明
らかである。さらに、他の材料の混晶によるヘテロ接合
を使用してもよい。例えばGaAs及びGaAlAs,InP及びInGa
PAs等の化合物半導体でSiとSi−Geを夫々代替してもよ
い。
Further, in the above description, a pnp type horizontal BPT has been described, but it is apparent that the present invention may be applied to an npn type horizontal BPT. Further, a heterojunction of a mixed crystal of another material may be used. For example, GaAs and GaAlAs, InP and InGa
Si and Si-Ge may be substituted by compound semiconductors such as PAs, respectively.

他の構成、作用は上記第1実施例と同様であるので説
明を省略する。
The other configuration and operation are the same as those of the first embodiment, and thus the description is omitted.

第7図は第3実施例を示すものである。 FIG. 7 shows a third embodiment.

本実施例では、Si1-xGexのn型領域4が上記第1実施
例の場合よりも浅い領域に作成されている。すなわち、
エミッタ深さXBは負の値であり、Si1-xGexの混晶領域の
深さが、エミッタ・コレクタ領域よりも浅くなってい
る。
In the present embodiment, the n-type region 4 of Si 1-x Ge x is formed in a shallower region than in the first embodiment. That is,
Emitter depth X B is a negative value, the depth of the mixed crystal region of Si 1-x Ge x has shallower than the emitter-collector region.

前記n型領域4とP+領域5のpn接合はSi−Ge中にあ
り、他はSi中でpn接合が形成されている。第5図に示し
たように、バンドギャップがSi−Geの場合、Siに比べ小
さくなるので同じ印加電圧においては、Si−Geのpn接合
ではSipn接合より、exp(△E/RT)倍だけ大になる。よ
って、室温で△E=0.1eVであれば55程度となる。
The pn junction between the n-type region 4 and the P + region 5 is in Si—Ge, and the other is formed in Si. As shown in FIG. 5, when the band gap is Si-Ge, the band gap is smaller than that of Si. Therefore, at the same applied voltage, the Si-Ge pn junction is exp (△ E / RT) times as large as the Sipn junction. Become big. Therefore, if ΔE = 0.1 eV at room temperature, it is about 55.

本実施例の場合、エミッタ電流を表面近傍に主に流す
ことにより、横方向に電流を流す横形BPTを効果的に動
作させる。
In the case of the present embodiment, the horizontal BPT that allows the current to flow in the horizontal direction is effectively operated by mainly flowing the emitter current near the surface.

他の構成は、作用は上記第1実施例と同様であるので
説明を省略する。
The operation of the other components is the same as that of the first embodiment, and the description is omitted.

[発明の効果] 本発明によれば、簡単な構成により、容易に横形BPT
の電流増幅率の増大化を実現することができる。
[Effects of the Invention] According to the present invention, a horizontal BPT can be easily formed with a simple configuration.
Can be increased.

また、従来の集積回路の量産技術を流用できるので、
安価に提供できる。さらには、他のMOS構造トランジス
タ等を同時に集積できるので、半導体装置としての応用
範囲が広い。
In addition, since the conventional integrated circuit mass production technology can be used,
Can be provided at low cost. Further, since other MOS transistors and the like can be integrated at the same time, the range of application as a semiconductor device is wide.

請求項2の構成によれば、ベース電流の成分の一つ、
すなわち正孔の再結合電流を効果的に減少させることが
でき、その分さらに電流増幅率の増大化が図られる。
According to the configuration of claim 2, one of the components of the base current,
That is, the recombination current of holes can be effectively reduced, and the current amplification factor is further increased.

請求項3の構成では、さらに正孔の再結合電流を激減
させ得ることができ、電流増幅率の増大化に大きな貢献
をする。
According to the configuration of the third aspect, the recombination current of holes can be further drastically reduced, which greatly contributes to an increase in current amplification factor.

請求項4の構成では、エミッタ電流を基板表面近傍に
集中して流し得ることができ、横方向に電流を流す横型
BPTに好適である。
According to the configuration of the fourth aspect, the emitter current can be concentrated and flown in the vicinity of the substrate surface.
Suitable for BPT.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、本発明の第1実施例を示す断面図、 第2図(a)は、第1図のA−A′線に沿う断面におけ
る電位を示す模式図、第2図(b)は、第1図のB−
B′線に沿う断面における電位を示す模式図、第3図は
n型不純物濃度に対する正孔の移動度、寿命、拡散距離
の変化を示すグラフ、第4図はP型不純物濃度に対する
電子の移動度、寿命、拡散距離の変化を示すグラフ、第
5図はSi1-x−Gexの混晶のバンド・ギャップの変化を示
すグラフ、第6図は第2実施例を示す断面図、第7図は
第3実施例を示す断面図である。 4……n型領域、5……P+型領域(エミッタ領域)、20
……トンネル酸化膜(薄膜層)、30……多結晶層、ER
…エミッタ領域、BR……ベース領域、CR……コレクタ領
域、Δφ……障壁。
FIG. 1 is a cross-sectional view showing a first embodiment of the present invention, FIG. 2 (a) is a schematic view showing a potential in a cross section taken along line AA 'of FIG. 1, and FIG. 2 (b). Is B- in FIG.
FIG. 3 is a schematic diagram showing a change in potential, lifetime, and diffusion distance of holes with respect to the n-type impurity concentration, and FIG. 4 is a graph showing changes in electron mobility with respect to the P-type impurity concentration. time, lifetime, graph showing changes in diffusion distance, FIG. 5 is a graph showing the change in the band gap of the mixed crystal of Si 1-x -Ge x, FIG. 6 is a sectional view showing a second embodiment, the FIG. 7 is a sectional view showing the third embodiment. 4... N-type region, 5... P + -type region (emitter region), 20
…… Tunnel oxide film (thin film layer), 30 …… Polycrystalline layer, E R
... Emitter region, B R ... Base region, C R ... Collector region, Δφ B.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/68 - 29/737 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 29/68-29/737

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板内に第1伝導型のエミッタ領域
及びコレクタ領域と、第2伝導型のベース領域とを横形
構造にしてなる半導体装置において、 前記ベース領域は表面側の禁制帯幅の狭い領域とそれに
接するそれより禁制帯幅の広い領域とで前記ベース領域
の少数キヤリアに対して半導体基板の深さ方向に障壁を
有するとともに、該エミッタ領域上に形成されトンネル
電流が流れる薄膜層、及び該薄膜層上に形成され該エミ
ッタ領域の材料の禁制帯幅に比べて広い禁制帯幅を有す
る多結晶層を設けたことを特徴とする半導体装置。
1. A semiconductor device having a lateral structure of a first conductivity type emitter region and a collector region and a second conductivity type base region in a semiconductor substrate, wherein the base region has a forbidden band width on a surface side. A thin film layer formed on the emitter region and having a tunnel in which a tunnel current flows, having a barrier in the depth direction of the semiconductor substrate with respect to a small number of carriers in the base region in a narrow region and a region having a wider band gap than the narrow region And a polycrystalline layer formed on the thin film layer and having a wider bandgap than a bandgap of a material of the emitter region.
【請求項2】前記エミッタ領域の深さが、少なくとも前
記ベース領域からエミッタへ注入される少数キヤリアの
拡散長に比べて短く設定されていることを特徴とする請
求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein a depth of said emitter region is set to be shorter than at least a diffusion length of a minority carrier injected from said base region into said emitter.
【請求項3】前記エミッタ領域及びコレクタ領域は前記
ベース領域の障壁を形成する禁制帯幅の狭い領域内に設
けられるとともに、該障壁を形成する界面から該エミッ
タ領域の界面までの距離が、少なくとも該エミッタ領域
から注入された少数キヤリアの拡散長に比べて短く設定
されていることを特徴とする請求項1又は2に記載の半
導体装置。
3. The semiconductor device according to claim 1, wherein the emitter region and the collector region are provided in a narrow band gap region forming a barrier of the base region, and a distance from an interface forming the barrier to an interface of the emitter region is at least. 3. The semiconductor device according to claim 1, wherein the diffusion length is set to be shorter than a diffusion length of the minority carrier injected from the emitter region.
【請求項4】該領域が接合される界面の深さが、前記エ
ミッタ領域又はコレクタ領域のいずれの領域の深さに比
べても浅く設定されていることを特徴とする請求項1又
は2に記載の半導体装置。
4. The method according to claim 1, wherein the depth of the interface at which the region is joined is set to be shallower than the depth of either the emitter region or the collector region. 13. The semiconductor device according to claim 1.
JP2042068A 1990-02-22 1990-02-22 Semiconductor device Expired - Fee Related JP3001601B2 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2042068A JP3001601B2 (en) 1990-02-22 1990-02-22 Semiconductor device
AT91301383T ATE123175T1 (en) 1990-02-22 1991-02-21 LATERAL HETERO-BOUNDARY BIPOLAR TRANSISTOR.
DE69129376T DE69129376T2 (en) 1990-02-22 1991-02-21 Lateral bipolar transistor
EP91301383A EP0443852B1 (en) 1990-02-22 1991-02-21 Lateral heterojunction bipolar transistor
DE69109890T DE69109890T2 (en) 1990-02-22 1991-02-21 Lateral heterojunction bipolar transistor.
DE69128364T DE69128364T2 (en) 1990-02-22 1991-02-21 Lateral bipolar transistor
EP94203107A EP0642171B1 (en) 1990-02-22 1991-02-21 Lateral bipolar transistor
EP94203106A EP0642170B1 (en) 1990-02-22 1991-02-21 Lateral bipolar transistor
US08/412,847 US5734183A (en) 1990-02-22 1995-03-29 Heterojunction bipolar transistor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2042068A JP3001601B2 (en) 1990-02-22 1990-02-22 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH03244157A JPH03244157A (en) 1991-10-30
JP3001601B2 true JP3001601B2 (en) 2000-01-24

Family

ID=12625771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2042068A Expired - Fee Related JP3001601B2 (en) 1990-02-22 1990-02-22 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3001601B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101806018B1 (en) * 2016-04-15 2017-12-07 성우로텍(주) Metal pallet with a wood part

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0543759A3 (en) * 1991-11-20 1993-10-06 International Business Machines Corporation A poly-emitter structure with improved interface control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101806018B1 (en) * 2016-04-15 2017-12-07 성우로텍(주) Metal pallet with a wood part

Also Published As

Publication number Publication date
JPH03244157A (en) 1991-10-30

Similar Documents

Publication Publication Date Title
EP0642171B1 (en) Lateral bipolar transistor
EP0184016A1 (en) Heterojunction bipolar transistor
US3817794A (en) Method for making high-gain transistors
JP2576828B2 (en) High gain MIS transistor
US4983534A (en) Semiconductor device and method of manufacturing the same
JP3001601B2 (en) Semiconductor device
JP2625648B2 (en) Conductor-insulator-semiconductor (CIS) transistor and method of manufacturing the same
EP0092645B1 (en) Transistor and circuit including a transistor
JP3001600B2 (en) Semiconductor device
JP3001599B2 (en) Semiconductor device
JP2953666B2 (en) Semiconductor device and electronic device
JPS63200567A (en) Hetero junction bipolar transistor and manufacture thereof
JP2915058B2 (en) Semiconductor device and photoelectric conversion device using the same
GB2168848A (en) Semiconductor devices
JP3037710B2 (en) Semiconductor device and electronic device using the semiconductor device
EP0431835A1 (en) Bipolar semiconductor device
JP2670118B2 (en) Semiconductor device and photoelectric conversion device using the same
JPH03198344A (en) Semiconductor device and photoelectric transducer using same
JPH0459785B2 (en)
JP2664747B2 (en) Semiconductor device and photoelectric conversion device using the same
JPS6348859A (en) Heterojunction bipolar transistor
JP2819673B2 (en) Field effect transistor
JPH06101450B2 (en) Method for manufacturing semiconductor device
JP2768970B2 (en) Semiconductor device and photoelectric conversion device using the same
JP2559842B2 (en) Semiconductor device and photoelectric conversion device using the same

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees