JPH0298935A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0298935A JPH0298935A JP25260488A JP25260488A JPH0298935A JP H0298935 A JPH0298935 A JP H0298935A JP 25260488 A JP25260488 A JP 25260488A JP 25260488 A JP25260488 A JP 25260488A JP H0298935 A JPH0298935 A JP H0298935A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer film
- tungsten
- shaved
- interlayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 238000005498 polishing Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 23
- 229910052721 tungsten Inorganic materials 0.000 abstract description 23
- 239000010937 tungsten Substances 0.000 abstract description 23
- 229910052782 aluminium Inorganic materials 0.000 abstract description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 14
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 13
- 229920005591 polysilicon Polymers 0.000 abstract description 13
- 239000000758 substrate Substances 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 210000001015 abdomen Anatomy 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 210000004251 human milk Anatomy 0.000 description 1
- 235000020256 human milk Nutrition 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路の製造方法に関し、特に金属
膜のＣＶＤ成長方法を利用した微細配線の製造方法に関
する。
膜のＣＶＤ成長方法を利用した微細配線の製造方法に関
する。
従来、この種の半導体装置の製造方法としては、段差の
ある下地上に平坦な層間膜を成長させ、その下に開孔部
を設けた後、露出した下地上に化学気相成長法（ＣＶＤ
法）により選択的に金属膜を成長させる方法がある。具
体的にはＳｉ表面に選択的にタングステン膜をＣＶＤ法
で成長させる方法が知られており、ＷＦ、とＨ２の混合
ガス又は、ＷＦａと５ｉＨｓの混合ガスを用いるのが一
般的である。
ある下地上に平坦な層間膜を成長させ、その下に開孔部
を設けた後、露出した下地上に化学気相成長法（ＣＶＤ
法）により選択的に金属膜を成長させる方法がある。具
体的にはＳｉ表面に選択的にタングステン膜をＣＶＤ法
で成長させる方法が知られており、ＷＦ、とＨ２の混合
ガス又は、ＷＦａと５ｉＨｓの混合ガスを用いるのが一
般的である。
上述した従来のタングステン膜選択成長法では、段差に
より高くなった下地上に成長したタングステン膜が余分
に盛り上がってしまい、この後に配線材料を成長させた
後に盛り上り部分がそのまま段差となってしまう。この
状況を図を用いて説明する。
より高くなった下地上に成長したタングステン膜が余分
に盛り上がってしまい、この後に配線材料を成長させた
後に盛り上り部分がそのまま段差となってしまう。この
状況を図を用いて説明する。
第４図は従来のタングステン選択成長方法を工程別に示
した断面図である。第４図（ａ）において、半導体基板
４０上に多結晶シリコン（ポリシリコン膜）４１をパタ
ーンニングし、次に全面に層間膜としての酸化膜４２を
常圧ＣＶＤで２μｍ形成し、熱処理工程を通してリフロ
ーさせたものであリ、これより層間膜が平坦化される。
した断面図である。第４図（ａ）において、半導体基板
４０上に多結晶シリコン（ポリシリコン膜）４１をパタ
ーンニングし、次に全面に層間膜としての酸化膜４２を
常圧ＣＶＤで２μｍ形成し、熱処理工程を通してリフロ
ーさせたものであリ、これより層間膜が平坦化される。
以上の工程後、レジスト塗布・現像、ドライエツチング
工程を通して、半導体基板４０及びポリシリコン膜４１
上に開孔部４３を形成する（第４図（ｂ））。この状態
で、ＷＦｓとＨ２の混合ガスを用い、ＣＶＤ法によりタ
ングステン膜を形成するが、この場合、半導体基板４０
上の開孔部４３およびポリシリコン膜４１上の開孔部４
３のみに選択的にタングステン膜４５ａ、４５ｂがそれ
ぞれ堆積さ九る（第４図（Ｃ））。この場合、金属膜は
均一に基板上に堆積される為、ポリシリコン膜４１上の
堆積部分は第４図（ｃ）のように盛り上がった状態とな
ってしまう、余分に盛り上がったタングステン膜は上方
向のみならず、横方向にも堆積する為、盛り上がり部分
と隣接するタングステン膜の部分とが接触し、ショート
してしまう危険がある。
工程を通して、半導体基板４０及びポリシリコン膜４１
上に開孔部４３を形成する（第４図（ｂ））。この状態
で、ＷＦｓとＨ２の混合ガスを用い、ＣＶＤ法によりタ
ングステン膜を形成するが、この場合、半導体基板４０
上の開孔部４３およびポリシリコン膜４１上の開孔部４
３のみに選択的にタングステン膜４５ａ、４５ｂがそれ
ぞれ堆積さ九る（第４図（Ｃ））。この場合、金属膜は
均一に基板上に堆積される為、ポリシリコン膜４１上の
堆積部分は第４図（ｃ）のように盛り上がった状態とな
ってしまう、余分に盛り上がったタングステン膜は上方
向のみならず、横方向にも堆積する為、盛り上がり部分
と隣接するタングステン膜の部分とが接触し、ショート
してしまう危険がある。
又、第４図（Ｃ）の状態でアルミニウム膜４５をパター
ンニングしたのが第４図（ｄ）であるが、盛り上り部分
がそのままアルミニウム膜４５の起伏を激しくすること
になる。タングステン膜を余分に成長させない為に、タ
ングステン膜の成長量を減らした場合、逆に段差でない
部分の下地上のタングステン膜４４ａの量が層間膜の高
さにまで達しない。この場合は第５図に示すように、後
のアルミニウム膜成長の際にその部分が大きなくぼみ４
５ａとなり、配線部分の断線等の支障をきたすことにな
る。
ンニングしたのが第４図（ｄ）であるが、盛り上り部分
がそのままアルミニウム膜４５の起伏を激しくすること
になる。タングステン膜を余分に成長させない為に、タ
ングステン膜の成長量を減らした場合、逆に段差でない
部分の下地上のタングステン膜４４ａの量が層間膜の高
さにまで達しない。この場合は第５図に示すように、後
のアルミニウム膜成長の際にその部分が大きなくぼみ４
５ａとなり、配線部分の断線等の支障をきたすことにな
る。
以上述べたように、この方法では段差のある下地上と、
段差でない部分の下地上とで同じ高さの金属膜を成長さ
せることができないという欠点がある。
段差でない部分の下地上とで同じ高さの金属膜を成長さ
せることができないという欠点がある。
本発明の半導体装置の製造方法は、多層配線を形成する
方法において、層間膜に接続口を開孔し、開口部に金属
層を埋め込む工程と、層間膜上の余分の金属層を機械的
に研磨する工程を有している。
方法において、層間膜に接続口を開孔し、開口部に金属
層を埋め込む工程と、層間膜上の余分の金属層を機械的
に研磨する工程を有している。
本発明は、選択的に金属膜を成長することによって生じ
た段差上の金属膜の盛り上がった部分を機械的に研磨す
ることで、開孔部分に平坦に金属膜を埋めこむことがで
きる。
た段差上の金属膜の盛り上がった部分を機械的に研磨す
ることで、開孔部分に平坦に金属膜を埋めこむことがで
きる。
次に、本発明について図面を参照して説明する。
第３図は本発明を実施するための研磨装置を模式的に示
したものである。研削室３１内に、ステージ３３及び微
可動式軸３５、回転式カッター３２が載置されている。
したものである。研削室３１内に、ステージ３３及び微
可動式軸３５、回転式カッター３２が載置されている。
まずステージ３３上に研磨するウェハー３４を真空チャ
ックにより固定する。その後、微可動式軸３５をモータ
ー等で上方に移動させ、回転式カッター３２とウェハー
３４が接触する時点で微可動式軸３５を微小な速度に切
り替える。回転式カッター３２はダイヤモンドの砥粒を
セラミックポンド等で固めたものであり、非常に硬度が
高くて容易にタングステン及び層間膜５ｉＣｈを研削で
きる。又、回転式カッター３２は軸固定されており、微
可動式軸３５は数ミクロ７７分の精度で動くように設計
されていて、研削時間を決めれば、非常に精度よくウェ
ハー表面が削れるような仕組みとなっている。
ックにより固定する。その後、微可動式軸３５をモータ
ー等で上方に移動させ、回転式カッター３２とウェハー
３４が接触する時点で微可動式軸３５を微小な速度に切
り替える。回転式カッター３２はダイヤモンドの砥粒を
セラミックポンド等で固めたものであり、非常に硬度が
高くて容易にタングステン及び層間膜５ｉＣｈを研削で
きる。又、回転式カッター３２は軸固定されており、微
可動式軸３５は数ミクロ７７分の精度で動くように設計
されていて、研削時間を決めれば、非常に精度よくウェ
ハー表面が削れるような仕組みとなっている。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明するだ
めの半導体装置の工程断面図である。第１図（ａ）は、
従来技術と同じ方法で半導体基板ｌＯ上及びポリシリコ
ン膜１１上に設けられた開孔部１３にＣＶＤ法によりタ
ングステン膜１４ａ、１４ｂをそれぞれ形成させたもの
であり、第４図（ｃ）と全く同じである。この状態で第
３図のウェハー研磨装置を用いて層間膜１２の一部分及
び金属膜１４ｂを頂上から約０．５μｍ削り取る。この
研磨は機械的な研磨方法であるため、精度良く層間膜が
削り取られ、しかも研磨表面が非常に滑らかである。
めの半導体装置の工程断面図である。第１図（ａ）は、
従来技術と同じ方法で半導体基板ｌＯ上及びポリシリコ
ン膜１１上に設けられた開孔部１３にＣＶＤ法によりタ
ングステン膜１４ａ、１４ｂをそれぞれ形成させたもの
であり、第４図（ｃ）と全く同じである。この状態で第
３図のウェハー研磨装置を用いて層間膜１２の一部分及
び金属膜１４ｂを頂上から約０．５μｍ削り取る。この
研磨は機械的な研磨方法であるため、精度良く層間膜が
削り取られ、しかも研磨表面が非常に滑らかである。
したがって、第１図（ｂ）に示すようにタングステン膜
の盛り上りがきれいに削り取られた平坦な形状が得られ
る。従って、その後第１図（ｃ）に示すヨウに、アルミ
ニウム膜１５をパターンニンクスると、起伏の少ないア
ルミニウム膜が形成できる。
の盛り上りがきれいに削り取られた平坦な形状が得られ
る。従って、その後第１図（ｃ）に示すヨウに、アルミ
ニウム膜１５をパターンニンクスると、起伏の少ないア
ルミニウム膜が形成できる。
以上述べたように、本発明では下地のポリシリコン膜１
１の段の有無に関らず、開孔部に均等に金属膜を埋めこ
むことができる為、微細配線を形成することができる。
１の段の有無に関らず、開孔部に均等に金属膜を埋めこ
むことができる為、微細配線を形成することができる。
第２図（ａ）〜（ｅ）は本発明の他の実施例を説明する
ための半導体装置の工程断面図である。この実施例では
成長させる膜として、アルミニウム膜を用いている。即
ち、第２図（ａ）のように、従来技術と同じ方法でパタ
ーンニングしたポリシリコン膜２１上に層間膜２２を形
成し、その後半導体基板２０上及びポリシコン膜２１上
に開孔部２３を設ける。その後、ＣＶＤ法によりアルミ
ニウム膜２４を２μｍ程度形成したものが第２図（ｂ）
である。この状態で一実施例と同じく第３図のウェハー
研磨装置を用いて、アルミニウム膜を約１μｍ削り取り
、第２図（ｃ）のように平坦な形状を得る。この後は第
２図（ｄ）のようにパターンニングすると、起伏の少な
いアルミニウム膜が形成される。
ための半導体装置の工程断面図である。この実施例では
成長させる膜として、アルミニウム膜を用いている。即
ち、第２図（ａ）のように、従来技術と同じ方法でパタ
ーンニングしたポリシリコン膜２１上に層間膜２２を形
成し、その後半導体基板２０上及びポリシコン膜２１上
に開孔部２３を設ける。その後、ＣＶＤ法によりアルミ
ニウム膜２４を２μｍ程度形成したものが第２図（ｂ）
である。この状態で一実施例と同じく第３図のウェハー
研磨装置を用いて、アルミニウム膜を約１μｍ削り取り
、第２図（ｃ）のように平坦な形状を得る。この後は第
２図（ｄ）のようにパターンニングすると、起伏の少な
いアルミニウム膜が形成される。
この実施例では、タングステン膜のＣＶＤ成長という手
法を介さずに直接アルミニウム膜を形成する方法であり
、工程が簡略化されるという利点がある。
法を介さずに直接アルミニウム膜を形成する方法であり
、工程が簡略化されるという利点がある。
以上説明したように、本発明では金属膜のＣＶＤ成長に
よって段差の高い部分に生じる金属膜の余分な盛り上り
部分を機械的に削り取ることにより、隣接するタングス
テン部分のショートの危険はない。又、段差のある下地
上と、段差でない部分の下地上とで同じ高さの金属膜を
成長させることができるので、微細配線を形成する場合
、後のアルミニウム膜成長の際にその部分が大きな起伏
となることなく、又、配線部分の断線をおこすことがな
い等の効果がある。
よって段差の高い部分に生じる金属膜の余分な盛り上り
部分を機械的に削り取ることにより、隣接するタングス
テン部分のショートの危険はない。又、段差のある下地
上と、段差でない部分の下地上とで同じ高さの金属膜を
成長させることができるので、微細配線を形成する場合
、後のアルミニウム膜成長の際にその部分が大きな起伏
となることなく、又、配線部分の断線をおこすことがな
い等の効果がある。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めの半導体装置の工程断面図、第２図（ａ）〜（ｄ）は
本発明の他の実施例を説明するための半導体装置の工程
断面図、第３図は、本発明を実施するための研磨装置の
模式図、第４図及び第５図は、それぞれ従来のタングス
テン選択成長方法を工程別に示した断面図である。 １０・・・・・・半導体基板、ＩＩ・・・・・・ポリシ
リコン膜、１２・・・・・・層間膜（常圧ＣＶＤ酸化膜
）、１３・・・・・・［部、１４ａ・・・・・・タング
ステン膜、１４ｂ・・・・・・タングステン膜の盛り上
がった部分、１５・・・・・・アルミニウム膜、２０・
・・・・・半導体基板、２１・・・・・・ポリシリコン
膜、２２・・・・・・層間膜（常圧ＣＶＤ酸化膜）、２
３・・・・・・開孔部、２４・・・・・・アルミニウム
膜、３１・・・・・・研削室、３２・・・・・・回転式
研削カッター３３・・・・・・ステージ、３４・・・・
・・ウェハー ３５・・・・・・微可動式軸、４０・・
・・・・半導体基板、４１・・・・・・ポリシリコン膜
、４２・・・・・・層間膜（常圧ＣＶＤ酸化膜）、４３
・・・・・・開孔部、４４ａ・・・・・・タングステン
膜、４４ｂ・・・・・・タングステン膜の盛り上がった
部分、４５・・・・・・アルミニウム膜。 代理人 弁理士 内 原 晋 １３−−−づ卯し？Ｊｐ 、 Ｍａ−一一グンクλ
テ；月巣、 ／＃Ｙ−タンクスデじ庁楚幡９上〃ちＬ
音Ｖチ、１５−７ρＳニウ乙月吏第 圀 ２０・・−−一半導脅ト邊乳セ之、２１−−−−引にソ
シソコン月莫、２２−一一一層間腹（帛シ七−ＣＶＤ−
）、２３−、、開り部 ２４−７／Ｌ、’＝つｚ７１莫
第
めの半導体装置の工程断面図、第２図（ａ）〜（ｄ）は
本発明の他の実施例を説明するための半導体装置の工程
断面図、第３図は、本発明を実施するための研磨装置の
模式図、第４図及び第５図は、それぞれ従来のタングス
テン選択成長方法を工程別に示した断面図である。 １０・・・・・・半導体基板、ＩＩ・・・・・・ポリシ
リコン膜、１２・・・・・・層間膜（常圧ＣＶＤ酸化膜
）、１３・・・・・・［部、１４ａ・・・・・・タング
ステン膜、１４ｂ・・・・・・タングステン膜の盛り上
がった部分、１５・・・・・・アルミニウム膜、２０・
・・・・・半導体基板、２１・・・・・・ポリシリコン
膜、２２・・・・・・層間膜（常圧ＣＶＤ酸化膜）、２
３・・・・・・開孔部、２４・・・・・・アルミニウム
膜、３１・・・・・・研削室、３２・・・・・・回転式
研削カッター３３・・・・・・ステージ、３４・・・・
・・ウェハー ３５・・・・・・微可動式軸、４０・・
・・・・半導体基板、４１・・・・・・ポリシリコン膜
、４２・・・・・・層間膜（常圧ＣＶＤ酸化膜）、４３
・・・・・・開孔部、４４ａ・・・・・・タングステン
膜、４４ｂ・・・・・・タングステン膜の盛り上がった
部分、４５・・・・・・アルミニウム膜。 代理人 弁理士 内 原 晋 １３−−−づ卯し？Ｊｐ 、 Ｍａ−一一グンクλ
テ；月巣、 ／＃Ｙ−タンクスデじ庁楚幡９上〃ちＬ
音Ｖチ、１５−７ρＳニウ乙月吏第 圀 ２０・・−−一半導脅ト邊乳セ之、２１−−−−引にソ
シソコン月莫、２２−一一一層間腹（帛シ七−ＣＶＤ−
）、２３−、、開り部 ２４−７／Ｌ、’＝つｚ７１莫
第
Claims (1)
- 多層配線を形成する方法において、層間膜に接続口を開
孔し、該開口部に金属層を埋め込む工程と、前記層間膜
上の余分な金属層を機械的に研磨する工程とを含むこと
を特徴とする半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25260488A JPH0298935A (ja) | 1988-10-05 | 1988-10-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25260488A JPH0298935A (ja) | 1988-10-05 | 1988-10-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0298935A true JPH0298935A (ja) | 1990-04-11 |
Family
ID=17239676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25260488A Pending JPH0298935A (ja) | 1988-10-05 | 1988-10-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0298935A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184120B1 (en) | 1996-12-06 | 2001-02-06 | Nec Corporation | Method of forming a buried plug and an interconnection |
| US6280920B1 (en) | 1999-07-30 | 2001-08-28 | Fuji Photo Film Co., Ltd. | Silver halide photographic emulsion and silver halide photosensitive material using the same |
| JP2005026454A (ja) * | 2003-07-02 | 2005-01-27 | Toshiba Corp | 容量素子、半導体集積回路及びこれらの製造方法 |
-
1988
- 1988-10-05 JP JP25260488A patent/JPH0298935A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184120B1 (en) | 1996-12-06 | 2001-02-06 | Nec Corporation | Method of forming a buried plug and an interconnection |
| US6280920B1 (en) | 1999-07-30 | 2001-08-28 | Fuji Photo Film Co., Ltd. | Silver halide photographic emulsion and silver halide photosensitive material using the same |
| JP2005026454A (ja) * | 2003-07-02 | 2005-01-27 | Toshiba Corp | 容量素子、半導体集積回路及びこれらの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5071792A (en) | Process for forming extremely thin integrated circuit dice | |
| EP0413547B1 (en) | Process for producing semiconductor device substrate | |
| JP3334139B2 (ja) | 研磨装置 | |
| EP0935280B1 (en) | SOI substrate | |
| US7393759B2 (en) | Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device | |
| JPH01241823A (ja) | 半導体装置の製造方法 | |
| JPH06310478A (ja) | 表面平坦化法 | |
| JPH0636413B2 (ja) | 半導体素子形成用基板の製造方法 | |
| US5585661A (en) | Sub-micron bonded SOI by trench planarization | |
| TW262565B (en) | A method for eliminating window mask process in the fabrication of a semiconductor wafer when chemical-mechanical polish planarization is used | |
| US5081061A (en) | Manufacturing ultra-thin dielectrically isolated wafers | |
| US5424240A (en) | Method for the formation of field oxide film in semiconductor device | |
| US6060787A (en) | Consistent alignment mark profiles on semiconductor wafers using fine grain tungsten protective layer | |
| JP3496925B2 (ja) | 半導体基板とその製造方法 | |
| US5114875A (en) | Planar dielectric isolated wafer | |
| US6165869A (en) | Method to avoid dishing in forming trenches for shallow trench isolation | |
| JPH0298935A (ja) | 半導体装置の製造方法 | |
| EP0559405A2 (en) | Vertical and lateral isolation for a semiconductor device | |
| US5948698A (en) | Manufacturing method of semiconductor device using chemical mechanical polishing | |
| JPH03220726A (ja) | 集積回路の露出平坦誘電層内に延性金属から成る導電路を形成させる方法 | |
| JPH08213612A (ja) | 半導体装置およびその製造方法 | |
| US20030224604A1 (en) | Sacrificial polishing substrate for improved film thickness uniformity and planarity | |
| TWI240360B (en) | Forming method of trench isolation region | |
| RU2090952C1 (ru) | Способ изготовления кремний на изоляторе структур | |
| JPH02220435A (ja) | ドライエッチング装置 |