JPH0295014A - Frequency-dividing circuit - Google Patents
Frequency-dividing circuitInfo
- Publication number
- JPH0295014A JPH0295014A JP24791688A JP24791688A JPH0295014A JP H0295014 A JPH0295014 A JP H0295014A JP 24791688 A JP24791688 A JP 24791688A JP 24791688 A JP24791688 A JP 24791688A JP H0295014 A JPH0295014 A JP H0295014A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- source follower
- inverter
- type buffer
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims 1
- 230000005669 field effect Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＧａＡｓショットキー障壁型ＦＥＴを基本素
子とする集積回路により構成された分周回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a frequency divider circuit constituted by an integrated circuit having a GaAs Schottky barrier type FET as a basic element.
［従来の技術］
高速処理が必要な用途に使用されるＧａＡｓＩＣの分周
回路として、従来から第３図に示すものが知られている
。この回路は、能動負荷１２をドレインに接続しソース
を接地してなるインバータ回路と、このインバータ回路
の出力を増幅する第１のソースフォロワ型バッファ３と
、入力端子１０に入力される第１の入力信号によって前
記第１のソースフォロワ型バッファ３の出力をスイッチ
ングする第１のスイッチＦＥＴ４と、この第１のスイッ
チＦＥＴ４の出力を増幅する第２のソースフォロワ型バ
ッファ５と、入力端子１１に入力される第２の入力信号
によって前記第２のソースフォロワ型バッファ５の出力
をスイッチングする第２のスイッチＦＥＴ６とから構成
され、上記第２のスイッチＦＥＴ６のソースが前記イン
バータ用ＦＥＴ２のゲートに接続されたものとなってい
る。[Prior Art] As a GaAs IC frequency divider circuit used for applications requiring high-speed processing, the one shown in FIG. 3 has been known. This circuit includes an inverter circuit in which an active load 12 is connected to the drain and the source is grounded, a first source follower type buffer 3 that amplifies the output of this inverter circuit, and a first source input to an input terminal 10. a first switch FET 4 that switches the output of the first source follower type buffer 3 according to an input signal; a second source follower type buffer 5 that amplifies the output of the first switch FET 4; a second switch FET 6 that switches the output of the second source follower type buffer 5 in response to a second input signal, and the source of the second switch FET 6 is connected to the gate of the inverter FET 2. It has become a thing of the past.
なお、図中８，９は上記各ＰＥＴに供給される電源電圧
である。Note that 8 and 9 in the figure are power supply voltages supplied to each of the above-mentioned PETs.
以上のように構成された分周回路では、入力端子１０．
１１に入力される位相かずれた入力信号でスイッチＦＥ
Ｔ４，６は順次スイッチ動作をし、各ソースフォロワ型
バッファ４，６の出力をシフトさせながら、その出力を
インバータ回路に帰還させて分周動作が行われる。In the frequency divider circuit configured as described above, the input terminals 10.
The out-of-phase input signal input to switch FE
T4 and T6 perform switching operations in sequence, and while shifting the output of each source follower type buffer 4 and 6, the output is fed back to the inverter circuit to perform frequency division operation.
［発明が解決しようとする課題］
しかしながら、上述した従来のＧａＡｓＩＣによる分周
回路では、スイッチＦＥＴ６の出力インピーダンスか、
インバータ用ＦＥＴ２の入力インピーダンスに比して高
いなめ、特に高周波領域では、インバータ用ＦＥＴ２の
ゲート入力振幅が十分にとれず、最高動作周波数が低下
するという欠点がある。[Problems to be Solved by the Invention] However, in the above-mentioned conventional frequency divider circuit using GaAs IC, the output impedance of the switch FET 6
Since the input impedance of the inverter FET 2 is high compared to that of the inverter FET 2, the gate input amplitude of the inverter FET 2 cannot be sufficiently obtained, especially in a high frequency region, and the maximum operating frequency is lowered.
本発明はかかる問題点に鑑みてなされたものであって、
最高動作周波数を大幅に向上させることができるＧａＡ
ｓＩＣ分周回路を提供することを目的とする。The present invention has been made in view of such problems, and includes:
GaA can significantly improve the maximum operating frequency
The purpose is to provide an sIC frequency divider circuit.
［課題を解決するための手段］
本発明に係るＧａＡｓＩＣ分周回路は、インバータ回路
と、このインバータ回路の出方を増幅する第１のソース
フォロワ型バッファ回路と、この第１のソースフォロワ
型バッファ回路の出方を第１の入力信号によってスイッ
チングする第１のスイッチトランジスタと、この第１の
スイッチ１〜ランジスタの出力を増幅する第２のソース
フォロワ型バッファ回路と、この第２のソースフォロワ
型バッファ回路の出力を第２の入力信号によってスイッ
チングする第２のスイッチ１ランジスタト、この第２の
スイッチトランジスタの出方を増幅しその出力を前記イ
ンバータ回路に供給する第３のソースフォロワ型バッフ
ァ回路とを具備している。[Means for Solving the Problems] A GaAs IC frequency dividing circuit according to the present invention includes an inverter circuit, a first source follower type buffer circuit that amplifies the output of the inverter circuit, and this first source follower type buffer. a first switch transistor that switches the output of the circuit according to a first input signal; a second source follower type buffer circuit that amplifies the output of the first switch 1 to the transistor; and this second source follower type buffer circuit. a second switch transistor that switches the output of the buffer circuit in response to a second input signal; a third source follower type buffer circuit that amplifies the output of the second switch transistor and supplies the output to the inverter circuit; Equipped with:
「作用］
本発明によれば、第２のスイッチトランジスタのソース
を、インパーク回路に直接接続せずに、第３のソースフ
ォロワ型バッファ回路を介して、インバータに接続して
いるので、上記バッファ回路によってインピーダンス変
換がなされ、高周波領域においてもインバータを構成す
るＦＥＴのゲートに十分大きな入力振幅を供給すること
ができる。この結果、最高動作周波数を大幅に高めるこ
とができる。[Operation] According to the present invention, the source of the second switch transistor is connected to the inverter via the third source follower type buffer circuit without being directly connected to the impark circuit. Impedance conversion is performed by the circuit, and a sufficiently large input amplitude can be supplied to the gate of the FET constituting the inverter even in a high frequency region.As a result, the maximum operating frequency can be significantly increased.
「実施例コ
次に本発明の実施例について添付の図面を参照して説明
する。Embodiments Next, embodiments of the present invention will be described with reference to the accompanying drawings.
第１図は本発明の第１の実施例に係る分周回路を示す回
路図である。FIG. 1 is a circuit diagram showing a frequency dividing circuit according to a first embodiment of the present invention.
負荷抵抗１と、この負荷抵抗１がドレインに接続されソ
ースが接地されたインバータ用ＦＥＴ２とでインバータ
回路が構成されている。このインバータ回路の出力は、
第１のソースフォロワ型バッファ３を介して第１のスイ
ッチＦＥＴ４のトレインに接続されている。この第１の
スイッチＦＥＴ４は、ゲートが入力端子１０に接続され
、ソースが第２のソースフォロワ型バッファ５を介して
第２のスイッチＦＥＴ６のドレインに接続されている。An inverter circuit is constituted by a load resistor 1 and an inverter FET 2 whose drain is connected to the load resistor 1 and whose source is grounded. The output of this inverter circuit is
It is connected to a train of first switch FETs 4 via a first source follower type buffer 3 . The first switch FET 4 has a gate connected to the input terminal 10 and a source connected to the drain of the second switch FET 6 via the second source follower type buffer 5 .
この第２のスイッチＦＥＴ６は、ゲートが第２の入力端
子１１に接続されている。そして、この回路では、第２
のスイッチＦＥＴ６のソースが、新たに設けた第３のソ
ースフォロワ型バッファ７を介してインバータ用ＦＥＴ
２のゲートに接続されたものとなっている。なお、図中
８．９は上記各ＦＥＴに供給される電源電圧である。The gate of this second switch FET 6 is connected to the second input terminal 11 . And in this circuit, the second
The source of the switch FET 6 is connected to the inverter FET via a newly provided third source follower buffer 7.
It is connected to the second gate. In addition, 8.9 in the figure is a power supply voltage supplied to each of the above-mentioned FETs.
このような構成によれば、スイッチＦＥＴ６のソースと
インバータ用ＦＥＴ２のゲートとの間にソースフォロワ
型バッファ７を介しているので、上記ソースフォロワ型
バッファ７によりインピーダンス変換がなされ、高い周
波数領域までインバータ用ＦＥＴ２のゲート入力振幅と
して十分大きな値が得られる。このため、最高動作周波
数を従来よりも大きく向上させることができる。According to such a configuration, since the source follower type buffer 7 is interposed between the source of the switch FET 6 and the gate of the inverter FET 2, impedance conversion is performed by the source follower type buffer 7, and the inverter can be operated up to a high frequency range. A sufficiently large value can be obtained as the gate input amplitude of the FET2. Therefore, the maximum operating frequency can be greatly improved compared to the conventional one.
第２図は、本発明の第２の実施例に係る分周回路を示す
回路図である。なお、第２図において第１図と同一部分
には同一符号を付し、重複する部分の説明を省略する。FIG. 2 is a circuit diagram showing a frequency dividing circuit according to a second embodiment of the present invention. In FIG. 2, the same parts as in FIG. 1 are given the same reference numerals, and the explanation of the overlapping parts will be omitted.
第２図の回路が第１の実施例の回路と異なるのは、負荷
抵抗１の替りに、インバータ用ＦＥＴ２の負荷に能動負
荷１２が接続されている点である。The circuit of FIG. 2 differs from the circuit of the first embodiment in that instead of the load resistor 1, an active load 12 is connected to the load of the inverter FET 2.
この回路においても、スイッチＦ Ｅ Ｔ、６のソース
と、インバータ用ＦＥＴ２のゲートとの間にソースフォ
ロワ型バッファ回路７を接続しているので、上記第１の
実施例と同様の効果を奏する。In this circuit as well, since the source follower type buffer circuit 7 is connected between the source of the switch FET, 6 and the gate of the inverter FET 2, the same effects as in the first embodiment are achieved.
［発明の効果］
以上説明したように本発明は、ＧａＡｓＩＣからなる分
周回路において、第２のスイッチトランジスタのソース
と、インバータ回路の入力との間に第３のソースフォロ
ワ型バッファ回路を接続したので、高周波領域までイン
バータ回路に十分な入力振幅を与えることができ、最高
動作周波数を大幅に高めることができる。[Effects of the Invention] As explained above, the present invention provides a frequency divider circuit made of GaAs IC, in which a third source follower type buffer circuit is connected between the source of the second switch transistor and the input of the inverter circuit. Therefore, sufficient input amplitude can be given to the inverter circuit up to the high frequency range, and the maximum operating frequency can be significantly increased.
第１図は本発明の第１の実施例に係る分周回路の回路図
、第２図は本発明の第２の実施例に係る分周回路の回路
図、第３図は従来の分周回路の回路図である。
１；負荷抵抗、２；インバータ用ＦＥＴ、３；第１のソ
ースフォロワ型バッファ、４；第１のスイッチＦＥＴ、
５；第２のソースフォロワ型バッファ、６；第２のスイ
ッチＦＥＴ、７；第３のソースフォロワ型バッファ、８
，９；電源電圧、１０．１１．入力端子、１２；能動負
荷FIG. 1 is a circuit diagram of a frequency divider circuit according to a first embodiment of the present invention, FIG. 2 is a circuit diagram of a frequency divider circuit according to a second embodiment of the present invention, and FIG. 3 is a circuit diagram of a frequency divider circuit according to a second embodiment of the present invention. It is a circuit diagram of a circuit. 1; load resistance, 2; inverter FET, 3; first source follower type buffer, 4; first switch FET,
5; second source follower type buffer, 6; second switch FET, 7; third source follower type buffer, 8
, 9; power supply voltage, 10.11. Input terminal, 12; active load
Claims (1)
スタを基本素子とする分周回路において、インバータ回
路と、このインバータ回路の出力を増幅する第１のソー
スフォロワ型バッファ回路と、この第１のソースフォロ
ワ型バッファ回路の出力を第１の入力信号によってスイ
ッチングする第１のスイッチトランジスタと、この第１
のスイッチトランジスタの出力を増幅する第２のソース
フォロワ型バッファ回路と、この第２のソースフォロワ
型バッファ回路の出力を第２の入力信号によってスイッ
チングする第２のスイッチトランジスタと、この第２の
スイッチトランジスタの出力を増幅しその出力を前記イ
ンバータ回路に供給する第３のソースフォロワ型バッフ
ァ回路とを具備したことを特徴とする分周回路。(1) In a frequency dividing circuit having a gallium arsenide Schottky barrier field effect transistor as a basic element, an inverter circuit, a first source follower type buffer circuit that amplifies the output of this inverter circuit, and this first source follower type buffer circuit a first switch transistor that switches the output of the buffer circuit according to a first input signal;
a second source follower buffer circuit that amplifies the output of the switch transistor; a second switch transistor that switches the output of the second source follower buffer circuit in accordance with a second input signal; A frequency dividing circuit comprising: a third source follower type buffer circuit that amplifies the output of the transistor and supplies the output to the inverter circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63247916A JP2564915B2 (en) | 1988-09-30 | 1988-09-30 | Divider circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63247916A JP2564915B2 (en) | 1988-09-30 | 1988-09-30 | Divider circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0295014A true JPH0295014A (en) | 1990-04-05 |
| JP2564915B2 JP2564915B2 (en) | 1996-12-18 |
Family
ID=17170461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63247916A Expired - Fee Related JP2564915B2 (en) | 1988-09-30 | 1988-09-30 | Divider circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564915B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541549A (en) * | 1992-05-29 | 1996-07-30 | Fujitsu Limited | Transfer gate circuit and dynamic divider circuit using the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5037331A (en) * | 1973-08-06 | 1975-04-08 | ||
| JPS60253308A (en) * | 1984-05-30 | 1985-12-14 | Nec Corp | Dynamic frequency divider of microwave |
| JPS6370615A (en) * | 1986-09-12 | 1988-03-30 | Fujitsu Ltd | Differential type dynamic frequency divider |
-
1988
- 1988-09-30 JP JP63247916A patent/JP2564915B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5037331A (en) * | 1973-08-06 | 1975-04-08 | ||
| JPS60253308A (en) * | 1984-05-30 | 1985-12-14 | Nec Corp | Dynamic frequency divider of microwave |
| JPS6370615A (en) * | 1986-09-12 | 1988-03-30 | Fujitsu Ltd | Differential type dynamic frequency divider |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541549A (en) * | 1992-05-29 | 1996-07-30 | Fujitsu Limited | Transfer gate circuit and dynamic divider circuit using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2564915B2 (en) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3067687B2 (en) | IGBT drive circuit | |
| KR940019065A (en) | Bias stabilization circuit of field effect transistor consisting of monolithic microwave semiconductor integrated circuit and compound semiconductor | |
| JP3902111B2 (en) | Switch semiconductor integrated circuit | |
| JP2004527975A (en) | Half-bridge gate driver circuit | |
| JPH0738337A (en) | Low distortion cascade circuit | |
| US5438693A (en) | R. F. mixer | |
| JP2003536311A (en) | Dual band FET mixer | |
| JPH0295014A (en) | Frequency-dividing circuit | |
| GB2114842A (en) | Differential amplifying circuit | |
| JPH06276029A (en) | Microwave semiconductor integrated circuit | |
| JPS62195798A (en) | Sample holding circuit | |
| JPS61186018A (en) | Field effect transistor logic circuit | |
| JP3319416B2 (en) | High frequency amplifier with switch function | |
| US5869985A (en) | Low voltage input buffer | |
| US5291077A (en) | Semiconductor logical FET device | |
| JP3792012B2 (en) | Positive voltage operation type high frequency power amplifier | |
| JPS5911996B2 (en) | gate circuit | |
| JPS6377165A (en) | Semiconductor device | |
| JPH0752823B2 (en) | DC clamp circuit | |
| JPH0531847B2 (en) | ||
| JPH04241518A (en) | Frequency divider | |
| JPH0222919A (en) | Differential inverter circuit | |
| JPS6027917A (en) | Output power control circuit | |
| JPS6119143B2 (en) | ||
| JPH05206840A (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |