JPH029414Y2 - - Google Patents

Info

Publication number
JPH029414Y2
JPH029414Y2 JP13011184U JP13011184U JPH029414Y2 JP H029414 Y2 JPH029414 Y2 JP H029414Y2 JP 13011184 U JP13011184 U JP 13011184U JP 13011184 U JP13011184 U JP 13011184U JP H029414 Y2 JPH029414 Y2 JP H029414Y2
Authority
JP
Japan
Prior art keywords
capacitor
operational amplifier
circuit
charging
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13011184U
Other languages
Japanese (ja)
Other versions
JPS6146646U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP13011184U priority Critical patent/JPS6146646U/en
Publication of JPS6146646U publication Critical patent/JPS6146646U/en
Application granted granted Critical
Publication of JPH029414Y2 publication Critical patent/JPH029414Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【考案の詳細な説明】 (技術分野) 本考案は指数関数波形発生回路に関し、更に詳
しくは任意の時定数の指数を容易に発生すること
ができるようにした指数関数波形発生回路に関す
る。
[Detailed Description of the Invention] (Technical Field) The present invention relates to an exponential function waveform generation circuit, and more particularly to an exponential function waveform generation circuit that can easily generate an index with an arbitrary time constant.

(従来の技術) 従来、掃引信号を発生させる場合やプロセスの
シミユレーシヨン等をアナログ的に行う場合等に
指数関数波形発生回路が用いられる。第1図は従
来の指数関数波形発生回路の一例を示す電気的構
成図である。図において、Eは初期値設定用電圧
源、RSは充電用抵抗、SWは切換スイツチ、Cは
該切換スイツチSWにその一端が接続されたコン
デンサ、Rはその一端が切換スイツチSWのb接
点に接続され他端が接地された放電用抵抗、Uは
コンデンサCの両端にかかる電圧を受けるバツフ
ア増幅器である。このように構成された回路の動
作を概説すると、以下の通りである。
(Prior Art) Conventionally, an exponential function waveform generation circuit is used when generating a sweep signal or when performing process simulation in an analog manner. FIG. 1 is an electrical configuration diagram showing an example of a conventional exponential function waveform generating circuit. In the figure, E is the voltage source for initial value setting, R S is the charging resistor, SW is the changeover switch, C is the capacitor whose one end is connected to the changeover switch SW, and R is the b contact of the changeover switch SW. U is a buffer amplifier that receives the voltage applied across the capacitor C. An overview of the operation of the circuit configured as described above is as follows.

まず、切換スイツチSWをa接点側に接続する
と、初期値設定用電圧源EがコンデンサCに接続
され、該コンデンサCは電圧値Eまで充電される
(電圧源Eの電圧値として識別記号Eをそのまま
用いた。以下抵抗R、コンデンサCの回路定数に
もこれら識別記号をそのまま用いるものとする)。
このときの充電時定数はRs×Cである。しかる
後、切換スイツチSWをb接点側に接続すると、
コンデンサCと抵抗Rの閉回路が構成され、コン
デンサCに充電されていた電荷は抵抗Rを通じて
放電する。このとき、コンデンサCの両端の電圧
Vは次式で表わされる負の指数関数波形となる。
First, when the changeover switch SW is connected to the a contact side, the initial value setting voltage source E is connected to the capacitor C, and the capacitor C is charged to the voltage value E. (These identification symbols will be used as they are below for the circuit constants of the resistor R and capacitor C.)
The charging time constant at this time is R s ×C. After that, connect the changeover switch SW to the b contact side,
The capacitor C and the resistor R constitute a closed circuit, and the charge stored in the capacitor C is discharged through the resistor R. At this time, the voltage V across the capacitor C has a negative exponential waveform expressed by the following equation.

V=Eexp(−(t/τ)) …(1) ここで、τは放電時定数で、R×Cで表わされ
る。そして、この電圧Vはバツフア増幅器Uでバ
ツフアリングされ、そのまま出力されて図に示す
回路の出力となる。そして、図に示す回路で充放
電を繰り返させると、掃引信号を発生することに
なる。
V=Eexp(-(t/τ))...(1) Here, τ is a discharge time constant, expressed as R×C. This voltage V is then buffered by a buffer amplifier U and output as it is to become the output of the circuit shown in the figure. When the circuit shown in the figure is repeatedly charged and discharged, a sweep signal is generated.

このような従来回路で時定数、数10分の指数関
数を発生させる場合を考える。コンデンサCの容
量としては10μF程度が通常の最大値である。そ
こで、最大容量のコンデンサを用いて時定数、数
10分を実現しようとすると、使用する抵抗の値は
数10MΩとなる。数10MΩの抵抗となると、安定
なものは高価であり入手も困難である。又、時定
数、数10分を実現すると放電電流は極めて微小と
なり(例えばμAオーダ)、実装時のリーク電流対
策が必要となる。更に、数10MΩの抵抗ともなる
と安定で高精度の抵抗(金属被膜抵抗等)は形状
が大きくなる。従つて、電気信号で抵抗を切り換
える等の用途のためにリレー等を用いる場合、そ
の実装スペースの確保が困難であつた。
Consider the case where such a conventional circuit generates an exponential function with a time constant of several tens of minutes. The maximum capacitance of capacitor C is usually about 10 μF. Therefore, by using a capacitor with the maximum capacity, the time constant and the number
If you try to achieve 10 minutes, the value of the resistor used will be several tens of MΩ. When it comes to resistors of several tens of MΩ, stable ones are expensive and difficult to obtain. Furthermore, when a time constant of several tens of minutes is achieved, the discharge current becomes extremely small (for example, on the μA order), and countermeasures against leakage current during mounting are required. Furthermore, if the resistance is several tens of MΩ, stable and highly accurate resistors (metal film resistors, etc.) will have a large shape. Therefore, when using a relay or the like for purposes such as switching a resistor using an electrical signal, it has been difficult to secure a mounting space for the relay.

(考案の目的) 本考案はこのような点に鑑みてなされたもの
で、その目的は、大きい時定数の指数関数波形を
簡単な構成で発生することのできる安価でコンパ
クトな指数関数波形発生回路を実現することにあ
る。
(Purpose of the invention) The present invention was made in view of the above points, and its purpose is to provide an inexpensive and compact exponential waveform generation circuit that can generate an exponential function waveform with a large time constant with a simple configuration. The aim is to realize this.

(考案の構成) この目的を達成する本考案は、演算増幅器と、
該演算増幅器の入出力間に接続されたコンデンサ
と、前記演算増幅器の出力をG倍にゲイン調整す
るゲイン調整器及び該ゲイン調整器の出力と前記
演算増幅器の入力間に接続された放電用抵抗から
なる放電回路と、電圧源及び該電圧源に直列に接
続された充電用抵抗からなる充電回路と、前記コ
ンデンサの充電時には該充電回路を前記演算増幅
器の入力に接続すると共に前記放電回路を開き、
前記コンデンサの放電時には前記充電回路による
充電を断つと共に前記放電回路を閉じるスイツチ
手段とにより構成されてなることを特徴とするも
のである。
(Structure of the invention) The present invention achieves this purpose by using an operational amplifier,
A capacitor connected between the input and output of the operational amplifier, a gain adjuster that adjusts the gain of the output of the operational amplifier by a factor of G, and a discharge resistor connected between the output of the gain adjuster and the input of the operational amplifier. a charging circuit comprising a voltage source and a charging resistor connected in series to the voltage source; and when charging the capacitor, the charging circuit is connected to the input of the operational amplifier and the discharging circuit is opened. ,
The present invention is characterized by comprising a switch means for cutting off charging by the charging circuit and closing the discharging circuit when the capacitor is discharged.

(実施例) 以下、図面を参照し、本考案の実施例を詳細に
説明する。
(Embodiments) Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第2図は本考案の一実施例を示す電気的構成図
である。第1図と同一のものは同一の番号を付し
て示す。図において、U1は演算増幅器、U2は該
演算増幅器U1の出力V0をG倍にゲイン調整する
ゲインGのゲイン増幅器である。コンデンサCは
演算増幅器U1の入出力間に接続され、電圧源E、
充電用抵抗Rs及び切換スイツチSWの直列回路も
演算増幅器U1の入出力間に接続されている。演
算増幅器U1の入力部には切換スイツチSW′が設
けられており、該演算増幅器U1の入力としてb
側(ゲイン調整器U2の出力側)かa側(充電回
路側)の何れか一方が選択されるようになつてい
る。そして、切換スイツチSW′の接点は前記切換
スイツチSWと連動して切換わるようになつてい
る。又、出力電圧V0はゲイン調整器U2でG倍に
ゲイン調整された後、放電用抵抗Rを介して演算
増幅器U1の入力に印加されている。
FIG. 2 is an electrical configuration diagram showing an embodiment of the present invention. Components that are the same as those in FIG. 1 are designated by the same numbers. In the figure, U 1 is an operational amplifier, and U 2 is a gain amplifier with a gain G that adjusts the output V 0 of the operational amplifier U 1 by a factor of G. Capacitor C is connected between the input and output of operational amplifier U1 , and is connected to voltage source E,
A series circuit of a charging resistor R s and a changeover switch SW is also connected between the input and output of the operational amplifier U 1 . A changeover switch SW' is provided at the input section of the operational amplifier U1 , and b is used as the input of the operational amplifier U1 .
Either side (output side of gain regulator U2 ) or side a (charging circuit side) is selected. The contacts of the changeover switch SW' are adapted to be switched in conjunction with the changeover switch SW. Further, the output voltage V 0 is gain-adjusted by a factor of G by a gain adjuster U 2 and then applied to the input of the operational amplifier U 1 via a discharge resistor R.

このように構成された回路の動作を説明すれ
ば、以下の通りである。
The operation of the circuit configured as described above will be explained as follows.

まず、切換スイツチSW,SW′が図に示すよう
にa接点側に接続されているものとする。この状
態では、コンデンサCに電圧源Eから電荷が充電
され、該コンデンサCは電圧値Eまで充電され
る。この結果、出力V0はEに等しくなる。次に
切換スイツチSW,SW′がb接点側に切り換わる
と、コンデンサCに充電されていた電荷は放電を
開始する。このとき、放電用抵抗Rに流れる電流
をiとすると、iはゲイン調整器U2の出力V0′を
抵抗値Rで割つた値に等しくなる。よつて、iは
次式で与えられる。
First, it is assumed that the changeover switches SW and SW' are connected to the a contact side as shown in the figure. In this state, the capacitor C is charged with electric charge from the voltage source E, and the capacitor C is charged to the voltage value E. As a result, the output V 0 becomes equal to E. Next, when the changeover switches SW and SW' are switched to the b contact side, the charge stored in the capacitor C starts discharging. At this time, if the current flowing through the discharge resistor R is i, then i is equal to the value obtained by dividing the output V 0 ' of the gain regulator U 2 by the resistance value R. Therefore, i is given by the following formula.

i=V0′/R=GV0/R …(2) 次に、出力電圧V0の変化率(dV0/dt)を求め
る。コンデンサCに充電された総電荷量をQとす
ると、Q=CV0の関係が成立する。これから次式
が成立する。
i=V 0 '/R=GV 0 /R (2) Next, the rate of change (dV 0 /dt) of the output voltage V 0 is determined. If the total amount of charge charged in the capacitor C is Q, then the relationship Q=CV 0 holds true. From this, the following equation holds.

V0=Q/C この式の両辺を時間tで微分すると、V0は減
少することから、 dV0/dt=−(1/C)(dQ/dt) ここで、電荷Qの変化率dQ/dtは抵抗Rを流
れる電流iに等しいことから、次式が成立する。
V 0 =Q/C When both sides of this equation are differentiated with respect to time t, V 0 decreases, so dV 0 /dt=-(1/C)(dQ/dt) Here, the rate of change of charge Q dQ Since /dt is equal to the current i flowing through the resistor R, the following equation holds true.

dV0/dt=−(1/C)i …(3) (2),(3)式より次式が成立する。 dV 0 /dt=-(1/C)i...(3) From equations (2) and (3), the following equation holds true.

dV0/dt=−(V0G)/CR …(4) (4)式をV0について解くと、次のようになる。 dV 0 /dt=-(V 0 G)/CR...(4) Solving equation (4) for V 0 yields the following.

V0=Eevp(−G/CR)t …(5) (5)式において、電圧源Eは初期値として与えら
れる。(5)式より明らかなように、V0は時間と共
に減少する負の指数関数波形となる。更に(5)式よ
り明らかなように、放電時定数では、 τ=CR/G …(6) となつている。(6)式より時定数τはコンデンサ
C、抵抗Rはそのままで、ゲイン調整器U2のゲ
インGを変えて変化させることができることがわ
かる。
V 0 =Eevp(-G/CR)t (5) In equation (5), the voltage source E is given as an initial value. As is clear from equation (5), V 0 has a negative exponential waveform that decreases with time. Furthermore, as is clear from equation (5), the discharge time constant is τ=CR/G (6). From equation (6), it can be seen that the time constant τ can be changed by changing the gain G of the gain adjuster U 2 while leaving the capacitor C and the resistor R unchanged.

(6)式において、ゲインGを1より小さくすると
時定数τはCRよりも大きくなる。即ち、ゲイン
Gを1より十分小さくすることで、時定数τを十
分に大きくすることができる。本考案によれば、
放電用抵抗Rの値を大きくしなくても、ゲインG
を変えることで等価的に放電時定数を大きくする
ことができる。従つて、抵抗Rとしては大きな抵
抗値のものを用いる必要がない。この結果、抵抗
値の大きいものを用いる必要がないので、形状を
を小さくすることができ、実装スペースを減少さ
せることができる。又、抵抗値を数10MΩ程度の
ものにする必要がないので、特別のリーク電流対
策が不要となり、構成も簡素化する。又、抵抗値
の大きいものにする必要がないので、安価な抵抗
を用いることができる。
In equation (6), when the gain G is made smaller than 1, the time constant τ becomes larger than CR. That is, by making the gain G sufficiently smaller than 1, the time constant τ can be made sufficiently large. According to this invention,
The gain G can be increased without increasing the value of the discharge resistor R.
By changing , the discharge time constant can be equivalently increased. Therefore, it is not necessary to use a resistor R having a large resistance value. As a result, since it is not necessary to use a resistor with a large resistance value, the shape can be made small and the mounting space can be reduced. Furthermore, since it is not necessary to set the resistance value to several tens of MΩ, no special measures against leakage current are required, and the configuration is simplified. Furthermore, since it is not necessary to use a resistor with a large resistance value, an inexpensive resistor can be used.

尚、ゲイン調整器U2のゲインは図に示すよう
に外部からのゲイン切換信号により可変できるこ
とが望ましい。例えば、ゲイン調整器U2として
D/A変換器を用い、基準入力端子に出力V0
入力し、ゲイン切換をデータ入力端子にデータを
ゲイン切換信号として入力することで行うように
すると、そのアナログ出力からはゲイン切換信号
に応じた電圧V0′が出力される。従つて、本考案
によれば、リレー等は不要になるので、実装スペ
ースは大幅に減少し、電気的取扱いも容易にな
る。
Note that it is desirable that the gain of the gain adjuster U 2 can be varied by an external gain switching signal as shown in the figure. For example, if a D/A converter is used as the gain adjuster U 2 , the output V 0 is input to the reference input terminal, and gain switching is performed by inputting data as a gain switching signal to the data input terminal. A voltage V 0 ' corresponding to the gain switching signal is output from the analog output. Therefore, according to the present invention, since relays and the like are not required, the mounting space is significantly reduced and electrical handling becomes easier.

第3図は本考案の他の実施例を示す電気的構成
図であり、充電回路を連動で動作する切換スイツ
チSW1,SW2で作動させるようにしたものであ
る。又、電圧源E′の極性も第2図に示す回路と逆
にしている。
FIG. 3 is an electrical configuration diagram showing another embodiment of the present invention, in which the charging circuit is operated by changeover switches SW 1 and SW 2 that operate in conjunction with each other. Furthermore, the polarity of the voltage source E' is also reversed from that of the circuit shown in FIG.

演算増幅器U1の仮想接地側の電位はスイツチ
SW1及びSW2に接続され、スイツチSW1のb接点
は抵抗Rsを介して電圧値−Eの電圧源E′に接続
されている。スイツチSW2のb接点は抵抗Rs′の
一端に接続され、該抵抗Rs′の他端はコンデンサ
Cに接続されている。即ち、抵抗Rs′はスイツチ
SW2を介してコンデンサCに並列接続されてい
る。又、スイツチSW1のa接点は放電用抵抗Rに
接続されている。このように構成された回路の動
作を説明すると以下の通りである。
The potential on the virtual ground side of operational amplifier U 1 is switched
The switch SW 1 is connected to SW 1 and SW 2 , and the b contact of the switch SW 1 is connected to a voltage source E' having a voltage value -E via a resistor Rs . The b contact of the switch SW 2 is connected to one end of a resistor R s ', and the other end of the resistor R s ' is connected to a capacitor C. That is, the resistance R s ′ is the switch
Connected in parallel to capacitor C via SW 2 . Further, the a contact of the switch SW1 is connected to the discharge resistor R. The operation of the circuit configured in this way will be explained as follows.

充電時には切換スイツチSW1,SW2の接点は何
れも図に示すようにb側にある。この結果、−E
なる電圧が入力抵抗Rs、帰還抵抗Rs′及び演算増
幅器U1とで構成される反転増幅器に入力され、
その出力V0は正になる。従つて、演算増幅器U1
の入出力間に接続されたコンデンサCはV0に充
電される。
During charging, the contacts of the changeover switches SW 1 and SW 2 are both on the b side as shown in the figure. As a result, -E
A voltage of
Its output V 0 will be positive. Therefore, operational amplifier U 1
A capacitor C connected between the input and output of is charged to V0 .

次に、切換スイツチSW1,SW2がa接点側に切
り換わると、コンデンサCの電荷は放電するが、
このときの動作は第2図に示す回路と全く同じで
あるので説明は省略する。
Next, when the changeover switches SW 1 and SW 2 are switched to the a contact side, the charge in the capacitor C is discharged, but
The operation at this time is exactly the same as the circuit shown in FIG. 2, so the explanation will be omitted.

(考案の効果) 以上詳細に説明したように、本考案によれば、
演算増幅器の入出力間に接続されたコンデンサを
充電し、放電させるに際し、出力電圧をG倍にゲ
イン調整して演算増幅器の入力側に放電用抵抗を
介して帰還する構成をとることにより、等価的に
放電時定数を大きくとることができるので、大き
い時定数の指数関数波形を簡単な構成で発生させ
ることのできる、安価でコンパクトな指数関数波
形発生回路を実現することができ、実用上の効果
が大きい。
(Effects of the invention) As explained in detail above, according to the invention,
When charging and discharging a capacitor connected between the input and output of an operational amplifier, the output voltage is gain-adjusted by a factor of G and is fed back to the input side of the operational amplifier via a discharging resistor. Since the discharge time constant can be set large, it is possible to realize an inexpensive and compact exponential function waveform generation circuit that can generate an exponential function waveform with a large time constant with a simple configuration. Great effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来回路例を示す図、第2図は本考案
の一実施例を示す電気的構成図、第3図は本考案
の他の実施例を示す電気的構成図である。 U,U1……演算増幅器、V2……ゲイン調整器、
SW,SW′,SW1,SW2……切換スイツチ、R,
Rs,Rs′……抵抗、C……コンデンサ、E,E′…
…電圧源。
FIG. 1 is a diagram showing an example of a conventional circuit, FIG. 2 is an electrical configuration diagram showing one embodiment of the present invention, and FIG. 3 is an electrical diagram showing another embodiment of the invention. U, U 1 ... operational amplifier, V 2 ... gain adjuster,
SW, SW′, SW 1 , SW 2 ... changeover switch, R,
R s , R s ′...Resistor, C...Capacitor, E, E'...
...voltage source.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 演算増幅器と、該演算増幅器の入出力間に接続
されたコンデンサと、前記演算増幅器の出力をG
倍にゲイン調整するゲイン調整器及び該ゲイン調
整器の出力と前記演算増幅器の入力間に接続され
た放電用抵抗からなる放電回路と、電圧源及び該
電圧源に直列に接続された充電用抵抗からなる充
電回路と、前記コンデンサの充電時には該充電回
路を前記演算増幅器の入力に接続すると共に前記
放電回路を開き、前記コンデンサの放電時には前
記充電回路による充電を断つと共に前記放電回路
を閉じるスイツチ手段とにより構成されてなる指
数関数波形発生回路。
An operational amplifier, a capacitor connected between the input and output of the operational amplifier, and an output of the operational amplifier connected to G
a discharge circuit consisting of a gain adjuster that doubles the gain; a discharge resistor connected between the output of the gain adjuster and the input of the operational amplifier; a voltage source and a charging resistor connected in series to the voltage source; a charging circuit; and a switch means that connects the charging circuit to the input of the operational amplifier and opens the discharging circuit when charging the capacitor, and cuts off charging by the charging circuit and closes the discharging circuit when discharging the capacitor. An exponential function waveform generation circuit consisting of.
JP13011184U 1984-08-28 1984-08-28 Exponential waveform generation circuit Granted JPS6146646U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13011184U JPS6146646U (en) 1984-08-28 1984-08-28 Exponential waveform generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13011184U JPS6146646U (en) 1984-08-28 1984-08-28 Exponential waveform generation circuit

Publications (2)

Publication Number Publication Date
JPS6146646U JPS6146646U (en) 1986-03-28
JPH029414Y2 true JPH029414Y2 (en) 1990-03-08

Family

ID=30688721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13011184U Granted JPS6146646U (en) 1984-08-28 1984-08-28 Exponential waveform generation circuit

Country Status (1)

Country Link
JP (1) JPS6146646U (en)

Also Published As

Publication number Publication date
JPS6146646U (en) 1986-03-28

Similar Documents

Publication Publication Date Title
US4779012A (en) Track-and-hold amplifier
JPH0345570B2 (en)
EP0547916B1 (en) A voltage regulator control circuit
JPH029414Y2 (en)
JPH0336328B2 (en)
JP4083504B2 (en) Voltage monitoring device
JPH06232706A (en) Comparator
JPS6218095B2 (en)
JPS59165571A (en) Dc restoration circuit
SU1166144A1 (en) Device for integrating d.c.
RU2228540C1 (en) Differentiating device
SU736174A1 (en) Analogue memory
SU723674A1 (en) Analogue storage
SU888210A1 (en) Analogue storage device
JP2570199B2 (en) Switched capacitor circuit
SU576611A1 (en) Analogue memory
SU635513A1 (en) Analogue storage
JPH024520Y2 (en)
SU1091183A1 (en) A.c.integrating device
JPS6034160Y2 (en) shift register
SU711635A1 (en) Analogue storage
SU1150631A1 (en) Pulse-time square-law function generator
JPS60206324A (en) Analog-digital converter
SU834769A1 (en) Analogue storage
SU1141426A1 (en) Pulse-position square-law function generator