JPH0291964A - Integrated circuit - Google Patents

Integrated circuit

Info

Publication number
JPH0291964A
JPH0291964A JP63245535A JP24553588A JPH0291964A JP H0291964 A JPH0291964 A JP H0291964A JP 63245535 A JP63245535 A JP 63245535A JP 24553588 A JP24553588 A JP 24553588A JP H0291964 A JPH0291964 A JP H0291964A
Authority
JP
Japan
Prior art keywords
circuit
integrated circuit
case
circuits
switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63245535A
Other languages
Japanese (ja)
Inventor
Motohiko Hamaguchi
浜口 元彦
Sueki Sakurai
櫻井 季己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
NEC Corp
Original Assignee
NEC Corp
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC AccessTechnica Ltd filed Critical NEC Corp
Priority to JP63245535A priority Critical patent/JPH0291964A/en
Publication of JPH0291964A publication Critical patent/JPH0291964A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To decrease the kinds of integrated circuit for constituting circuits by providing switching means for a plurality of logic circuits at the outside of each case. CONSTITUTION:In an integrated circuit 1, switches 2 and 3 and an outer terminal group 10 are provided at the outside of the case. Four logic circuits having the different functions are provided in the circuit 1. One of the four logic circuits is selected in response to the switching of the switches 2 and 3 and electrically connected to input terminals 12 and 13 and an output terminal 11. Therefore, many integrated circuits 1 are prepared beforehand, and the switches 2 and 3 are slidden and switched in correspondence with the applications at the time of mounting. In this way, the kinds of the integrated circuit to be prepared can be decreased.

Description

【発明の詳細な説明】 1丘立ヱ 本発明は集積回路に関し、特にコンピュータ等の内部に
実装される集積回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an integrated circuit, and more particularly to an integrated circuit mounted inside a computer or the like.

良惠弦1 従来、コンピュータ等に用いられる論理回路を実現する
際、プリント基板上に多種類の集積回路(IC:Int
eorated C1rcuit )を実装しなければ
ならなかった。そのため、必要な集積回路を予め用意す
る際、大変煩雑であるという欠点があった。
Yoshiejin 1 Traditionally, when realizing logic circuits used in computers, many types of integrated circuits (ICs) were mounted on printed circuit boards.
eoratedC1rcuit). Therefore, there is a drawback that it is very complicated to prepare the necessary integrated circuits in advance.

11Ω亘菫 本発明の目的は論理回路を実現する際に用意しなければ
ならない集積回路の種類を削減することができる集積回
路を提供することである。
An object of the present invention is to provide an integrated circuit that can reduce the number of types of integrated circuits that must be prepared when realizing a logic circuit.

i肌立璽羞 本発明゛の集積回路は、複数の論理回路をケース内部に
有し、入力端子及び出力端子をケース外部に有する集積
回路であって、前記複数の論理回路を択一的に前記入力
端子及び出力端子に電気的に接続せしめる切換手段を前
記ケース外部に有することを特徴とする。
The integrated circuit of the present invention is an integrated circuit having a plurality of logic circuits inside a case and having an input terminal and an output terminal outside the case, wherein the plurality of logic circuits are selectively connected to each other. The device is characterized in that a switching means for electrically connecting the input terminal and the output terminal is provided outside the case.

1曳1 以下、図面を用いて本発明の詳細な説明する。1 pull 1 Hereinafter, the present invention will be explained in detail using the drawings.

第1図は本発明による集積回路の一実施例の外観図であ
る0図において本発明の一実施例による集積回路1は、
スイッチ2及び3と、外部端子群10とがケースの外部
に設けられている。
FIG. 1 is an external view of an embodiment of an integrated circuit according to the present invention. In FIG. 1, an integrated circuit 1 according to an embodiment of the present invention is
Switches 2 and 3 and an external terminal group 10 are provided outside the case.

この集積回路1内には互いに異なる機能を有する4つの
論理回路が設けられている。そして、スイッチ2及び3
の切換に応じて4つの論理回路のうちの1つが選択され
て入力端子12及び13と出力端子11とに電気的に接
続されるのである。
This integrated circuit 1 is provided with four logic circuits having mutually different functions. And switches 2 and 3
In response to the switching, one of the four logic circuits is selected and electrically connected to the input terminals 12 and 13 and the output terminal 11.

したがって、この集積回路1を予め多数用意しておき、
実装する際の用途に応じてスイッチ2及び3をスライド
させて切換えることにより、用意しなければならない集
積回路の種類を削減することができるのである。
Therefore, a large number of integrated circuits 1 are prepared in advance,
By sliding the switches 2 and 3 according to the intended use, the number of types of integrated circuits that must be prepared can be reduced.

次に第2図を用いて集積回路1の内部の論理回路につい
て説明する0図は集積回路1の内部の構成を示す回路図
であり、第1図と同等部分は同一符号により示されてい
る6図において、21及び25〜32はアンド回路、2
2はナンド回路、20及び23はオア回路、24はノア
回路、33及び34はインバータである。
Next, the logic circuit inside the integrated circuit 1 will be explained using FIG. 2. FIG. 0 is a circuit diagram showing the internal configuration of the integrated circuit 1, and parts equivalent to those in FIG. In Figure 6, 21 and 25 to 32 are AND circuits, 2
2 is a NAND circuit, 20 and 23 are OR circuits, 24 is a NOR circuit, and 33 and 34 are inverters.

かかる構成の回路において、スイッチ2及び3とがとも
にオン状態であればアンド回路25〜28のうちのアン
ド回路25の出力のみがハイレベルとなる。すると、ア
ンド回路29の入力の一方がハイレベルとなるため、ア
ンド回路21の出力がアンド回路29及びオア回路20
を介して出力端子11に現れる。つまり、この場合にお
ける集積口FI@1は12及び13を入力端子とし、1
1を出力端子とするアンド回路として動作することにな
る。
In a circuit having such a configuration, if both switches 2 and 3 are in an on state, only the output of AND circuit 25 among AND circuits 25 to 28 becomes high level. Then, one of the inputs of the AND circuit 29 becomes high level, so the output of the AND circuit 21 becomes the AND circuit 29 and the OR circuit 20.
appears at the output terminal 11 via. In other words, the accumulation port FI@1 in this case uses 12 and 13 as input terminals, and 1
It operates as an AND circuit with 1 as the output terminal.

次にスイッチ2がオフ状態、スイッチ3がオン状態であ
ればインバータ33によりアンド回路26の出力がハイ
レベルとなる。するとアンド回路30の入力の一方がハ
イレベルとなるため、ナンド回′#122の出力がアン
ド回路30及びオア回路20を介して出力端子11に現
れる。つまり、この場合の集積回路1は12′ELび1
3を入力端子とするナンド回路として動作することにな
る。
Next, if the switch 2 is in the OFF state and the switch 3 is in the ON state, the output of the AND circuit 26 is set to a high level by the inverter 33. Then, one of the inputs of the AND circuit 30 becomes high level, so that the output of the NAND circuit '#122 appears at the output terminal 11 via the AND circuit 30 and the OR circuit 20. In other words, the integrated circuit 1 in this case has 12'EL and 1
It will operate as a NAND circuit with 3 as the input terminal.

また、スイッチ2がオン状態、スイッチ3がオフ状態で
あればインバータ34によりアンド回路27の出力がハ
イレベルとなる。すると、アンド回1’131の入力の
一方がハイレベルとなるため、オア回#I23の出力が
アンド回路31及びオア回路20を介して出力端子11
に現れる。つまり、この場合の集積回路1は12及び1
3を入力端子とするオア回路として動作することになる
Further, if the switch 2 is on and the switch 3 is off, the inverter 34 causes the output of the AND circuit 27 to go high. Then, one of the inputs of the AND circuit 1'131 becomes high level, so the output of the OR circuit #I23 passes through the AND circuit 31 and the OR circuit 20 to the output terminal 11.
appears in In other words, the integrated circuit 1 in this case is 12 and 1
It will operate as an OR circuit with 3 as the input terminal.

さらにまた、スイッチ2及び3がともにオフ状態であれ
ばインバータ33及び34によりアンド回路28の出力
がハイレベルとなる。すると、アンド回路32の入力の
一方がハイレベルとなるため、ノア回路24の出力がア
ンド回路32及びオア回路20を介して出力端子11に
現れる。つまり、この場合における集積回路1は12及
び13を入力端子とするノア回路として動作することに
なる。
Furthermore, if the switches 2 and 3 are both off, the inverters 33 and 34 cause the output of the AND circuit 28 to go high. Then, one of the inputs of the AND circuit 32 becomes high level, so the output of the NOR circuit 24 appears at the output terminal 11 via the AND circuit 32 and the OR circuit 20. That is, the integrated circuit 1 in this case operates as a NOR circuit with input terminals 12 and 13.

以上説明したスイッチ2及び3の状態と動作機能との関
係を明示すると第3図に示すようになる。
The relationship between the states and operating functions of the switches 2 and 3 explained above is clearly shown in FIG. 3.

上述したようにスイッチ2及び3を切換えることにより
、4種類の論理回路として動作するため、予め用意しな
ければならない集積回路の種類を削減することができる
のである。
By switching the switches 2 and 3 as described above, the circuit operates as four types of logic circuits, so the number of types of integrated circuits that must be prepared in advance can be reduced.

なお、本実施例においてはスイッチを2つ設けて4種類
の論理回路のうちの1つを択一的に使用しているが、2
種類(例えばアンド回路とオア回路)や5種類の論理回
路のうちの1つを択一的に使用しても良い、この場合は
種類に応じてスイッチの数を増減させれば良い。
In this embodiment, two switches are provided to selectively use one of the four types of logic circuits.
One type (for example, an AND circuit and an OR circuit) or one of five types of logic circuits may be used alternatively. In this case, the number of switches may be increased or decreased depending on the type.

また、本実施例においては外部端子のうちの3つの端子
を利用しているが、さらに多くの端子を利用しても良い
Furthermore, although three of the external terminals are used in this embodiment, more terminals may be used.

さらにまた、本実施例においてはD I P (Dua
lInline Package )型の集積回路の場
合ニツイテ説明したが、PGA (Pin Grid^
rray)型の集積回路に用いても良く、いわゆるハイ
ブリッドICに用いても良い。
Furthermore, in this embodiment, D I P (Dua
In the case of PGA (Pin Grid^) type integrated circuits, I have explained
It may be used for an integrated circuit (Rray) type integrated circuit, or a so-called hybrid IC.

九肌立羞1 以上説明したように本発明は集積回路のケースにスイッ
チを設け、このスイッチによって内部の論理回路を切換
えることによりプリント基板上に論理回路を実現する際
に用意しなければならない集積回路の種類を削減するこ
とができるという効果がある。
As explained above, the present invention provides a switch in the case of an integrated circuit, and uses this switch to switch the internal logic circuit. This has the effect of reducing the number of circuit types.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例による集積回路の外観図、第2
図は第1図の集積回路内部の回路図、第3図はスイッチ
の状態と―作機能との関係を示す図である。 主要部分の符号の説明 1・・・・・・集積回路 2.3・・・・・・スイッチ 11・・・・・・出力端子 12.13・・・・・・入力端子 出願人 日本電気株式会社(外1名)
FIG. 1 is an external view of an integrated circuit according to an embodiment of the present invention, and FIG.
This figure is a circuit diagram inside the integrated circuit of FIG. 1, and FIG. 3 is a diagram showing the relationship between switch states and operating functions. Explanation of symbols of main parts 1...Integrated circuit 2.3...Switch 11...Output terminal 12.13...Input terminal Applicant: NEC Corporation Company (1 other person)

Claims (1)

【特許請求の範囲】[Claims] (1)複数の論理回路をケース内部に有し、入力端子及
び出力端子をケース外部に有する集積回路であって、前
記複数の論理回路を択一的に前記入力端子及び出力端子
に電気的に接続せしめる切換手段を前記ケース外部に有
することを特徴とする集積回路。
(1) An integrated circuit having a plurality of logic circuits inside a case and an input terminal and an output terminal outside the case, the plurality of logic circuits being selectively electrically connected to the input terminals and the output terminals. An integrated circuit comprising a switching means for connection outside the case.
JP63245535A 1988-09-29 1988-09-29 Integrated circuit Pending JPH0291964A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63245535A JPH0291964A (en) 1988-09-29 1988-09-29 Integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63245535A JPH0291964A (en) 1988-09-29 1988-09-29 Integrated circuit

Publications (1)

Publication Number Publication Date
JPH0291964A true JPH0291964A (en) 1990-03-30

Family

ID=17135139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63245535A Pending JPH0291964A (en) 1988-09-29 1988-09-29 Integrated circuit

Country Status (1)

Country Link
JP (1) JPH0291964A (en)

Similar Documents

Publication Publication Date Title
US5003204A (en) Edge triggered D-type flip-flop scan latch cell with recirculation capability
EP0221509B1 (en) Apparatus providing improved diagnosability
US5239214A (en) Output circuit and data transfer device employing the same
JPH0291964A (en) Integrated circuit
JPH06311016A (en) Buffer drive capability changeover circuit
EP0395070B1 (en) Gate array semiconductor integrated circuit
JPH07226439A (en) Semiconductor integrated circuit
JPH05304212A (en) Semiconductor integrated circuit device and functional test method
JPH11289051A (en) Programmable controller and processor
JPH04242962A (en) Ic socket
JPH05160684A (en) Latch circuit
JPS611222A (en) Power source switch circuit
JPS5965444A (en) Semiconductor integrated circuit device
US5365117A (en) Logic gates having fast logic signal paths through switchable capacitors
JPS6022356A (en) Large scale integrated circuit
JPH11145788A (en) Flip-flop device and semiconductor device
JPH0617242U (en) IC pin switching circuit
JPH01225388A (en) Circuit for printed wiring board
JPS59229923A (en) Logical circuit for integrated circuit
JPH0513615A (en) Semiconductor device and its package
JPH05300005A (en) Programmable array logic circuit
JPH0520514A (en) Ic card
JPS62107362A (en) System constitution use lsi
JPH0665881U (en) Semiconductor device
JPH0514138A (en) Latch circuit with temporary latch function