JPH0287517A

JPH0287517A - 電子線描画装置の位置制御方法

Info

Publication number: JPH0287517A
Application number: JP24000488A
Authority: JP
Inventors: Hitoshi Tsuji; 均辻; Hatsuo Nakamura; 中村　初雄
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-09-26
Filing date: 1988-09-26
Publication date: 1990-03-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）ＰＥＰプロセスに関するもので、半導体ウェハーめパタ
ーンニング工程において、特に電子線描画装置による電
子線描画を実施する場合に、前工程で形成された位置合
せマークを検知して位置整合を行う際に使用される方法
。

（従来の技術）（１）通常半導体ウェハーのパターンニング工程は、第
２図、第３図に示すように、他の露光装置を併用し電子
線描画装置を用いて、ラフ・パターンと微細なパターン
の二段階に分けて、特に微細な部分のパターンは電子線
描画装置を使用してパターン形成が行われることが多い
。そして、さらに粗大な処理領域Ｓを他の露光装置で処
理してい（。

このとき電子線描画装置は、その構造上、電子線を偏向
して描画できる範囲、最大偏向可能領域（以下、フィー
ルドＳ２という。）が限られている。そのため、第１図
に示すようにウエノ１−にパターン描画を施そうとする
ときは、フィールドＳ２ごとに区切って何回かに分けて
全体を処理する必要がある。（第１図では、Ｎｏ１〜Ｎ
　ｏ　２５の各フィールドＳ２には全て同様の位置合せ
マークが入っている。）この時全てのフィールドＳ２の
ステージについて、そのつど位置合せを行なった後電子
線装置で描画処理をするという手順を踏むため、非常に
動作、工程を複雑にしており、生産効率の点などから考
えて問題がある。

（２）これに対し、もう一つの従来技術として、各フィ
ールドＳ２ごとに位置整合を行うかわりに、処理領域Ｓ
について最初の１回目のフィールドＳまたけ位置整合を
行い、その後はステージ移動のみで描画をする動作を処
理領域Ｓごとに繰返す方法が用いられる。これによれば
、位置合せ時間やそのための動作の繁雑さは、従来技術
（１）に比べずっと少なくてすむ。

（発明が解決しようとする課題）従来の技術による合せマークの検出では、従来技術（１
）の場合は、電子線描画装置はスポット・ビーム方式、
可変形成ビーム方式などあるが、その電子線偏向は最大
でも２〜３＋ｎｍ程度である。このため電子線偏向フィ
ールドＳ２を２　＋ｎ＋ｎＸ　２　■とするとＩＯｍｎ
＋Ｘ　１０ＫＢｍエリアを描画する場合、位置合せ回数
は第１図で示すように２５回を必要とし、工程が複雑に
なり工程時間を長期化させ、歩留りの低下の原因を増加
させる問題がある。

一方、従来技術（２）の場合は、処理領域Ｓの最初のフ
ィールドＳ２について位置合せを１回行い、他のフィー
ルドＳ２については位置合せを行なわずステージ移動の
みで各領域描画を行う。

しかし、位置合せマークを形成するためバターニングす
る装置であるアライナ−が像歪みの太きい装置であれば
、第４（ａ）図に示すように、端の領域（Ｎ０１の所）
の位置合せマークを使って位置合せを行なった場合、位
置合せマークの誤差（±０．１５μｍ以内と考える）を
含んだまま他のフィールドＳ２も描画してしまうという
問題があった。

処理領域Ｓについて、最初のフィールドＳ２においての
み位置合せを行なうと、特に他の露光装置であるステッ
パーのレンズ歪み（第４（ｂ）図）を含んだ位置合せマ
ークに対して、位置補正を正確に行なえない。なぜなら
ば、レンズ歪みは、その性質上１つのフィールドＳ２上
に同様な誤差を生じることはなく、端に大きく、中央に
小さい誤差を生しるが、このような誤差の修正は、最初
のフィールドＳ２の１回の位置合せたけでは補正するこ
とができない。

パターンニング工程において、半導体装置自体の高精密
化にともない高精度の位置合せが要求されつつあり、ア
ライナ−等のレンズ歪み誤差を含む位置読み込みエラー
は大きな問題となり、従来技術（２）の位置合せ方法で
は、このような誤差に対して位置合せを行なえないとい
う問題がある。

この発明は、上記従来技術の問題点を解決した位置合せ
方法を用いた電子線描画方法を提供することを１」的と
する。

〔発明の構成〕

（課題を解決するための手段および作用）この発明は、
上記従来技術の問題点を解決した位置合せ方法を用いた
電子線描画方法を提供する。

すなわちこの発明では、前記処理領域Ｓの範囲内で１つ
以上の任意のフィールドＳ２を選び、それぞれにおいて
位置合せ誤差を読取り、さらにその誤差量の平均値を求
め、その平均値をその処理領域Ｓ内のそれぞれのフィー
ルドＳ２の位置修正すべき値とする。この値を前記電子
線描画装置の電子線の偏向量に反映させて誤差量を消去
させながらフィールドＳ２のＮｏ１〜２５を描画する。

なお、誤差検出の際、位置を検討する基準となる原点を
ウェハーの中央とする。これにより、従来のウェハーの
左上の角を原点としていた時より、多くのチップを位置
補正で救うことができ歩留りの向上が図られる。なぜな
ら、レンズによる誤差はウェハーの中央が一番誤差が少
なく、逆に隅に行くにしたがい誤差量が大きくなるため
、位置補正の基串となる原点を左上隅とすると、右下隅
のパターンの誤差量の補正が電子線描画装置では不可能
な程に大きくなるため、位置補正が不能となり歩留りの
低下を招くからである。

このような方法でレンズ歪み等による誤差を小さくし、
電子線描画装置のウェハーの位置合せ精度を向上させる
。さらに、位置合せ回数を減らすことで製造工程を簡潔
にし、工程に要する時間を短縮し、パターンニング工程
の歩留りの低下原因を除こうとするものである。

（実施例）以下、この方法の発明を実施するための電子線描画装置
の構成を、第３図面の簡単な説明する。

操作パネル１２は、マイクロ・コンピュータ・システム
１０に接続され、さらにマイクロ・コンピュタ・システ
ム１０から、電子線１６を発射させる信号、電子線偏向
制御用電磁コイル１８を駆動させる信号、センス・アン
プ１４を経た位置制御用マーク検出センサー２０からの
信号等に繋がる配線が本体である電子線描画装置２６に
接続されている。また、電子線描画装置２６は、前述し
たものの他に、半導体ウェハー２２を装着するための半
導体ウェハー用ステージ２４等から構成されている。

以上の構成により、主に操作パネル■２とセンス・アン
プ１４を経た位置整合用マーク検出センサー２０とから
の信号をマイクロ・コンピューター・システム１０で受
けて適当に処理することにより、適当と思イっれる位置
制御を電子線偏向制御用コイル１８により行ないつつ、
ステージ２４上の半導体ウェハー２２の面にパターンニ
ングを行なっていく。

また、実際の実施例を示せば、半導体ウエノ＼のパター
ンニング工程において、スポット中ビーム方式の電子線
描画装置を使用し、また他の露光装置としては１１５ス
テツパーのアライナ−を用いた。前記他の露光装置によ
る処理領域Ｓをステッパーのワン・ショット１０８０口
ｘ　９ｇ００μｍとし、電子線描画装置のフィールドＳ
２は、Ｊ２００ｘ　１４００μｍとして下記の工程を実
施した。

■ＩＰＥ　（ステッパー使用）　位置合せマーク、バー
ニヤの形成（主尺） ■下地エツチング（ＧａＡｓ、Ｓｊなど）■２ＰＥ　（
電子線描画装置）バーニヤ（副尺）■位置合せ誤差の検
出この場合、従来技術（２）と当該方法の発明によるモー
ドで位置合せを行なった。

つまり、従来技術（２）においては、第５図に示すよう
に左上のフィールドＳ２内の位置合せマクを使用し実施
した結果、第６（ａ）図に示すように、Ｘ方向の誤差量
が０〜０．１５とバラツキが見られた。

また、当該方法の発明の実施については、第５図の斜線
部分のフィールドＳ２について９ケ所の位置誤差検出を
行ない、スケジューラ内位置合せマーク座標との位置合
せ誤差量を検出し、そのブタを元に前フィールドＳ２を
描画した結果、Ｘ方向誤差量は−０，０Ｇ　〜０．０３
μｍとなり、Ｘ−０，００９μｍと向上した。

３インチウェハーで実測した位置合せマーク検出のトー
タル時間（ウェハー内３９ショット）従来技術（１）　
　　　　　　　　　　　７０ロｉｎ従来技術（２）　　
　　　　　　　　　　２ｍ１口当該発明　　　　　　　
　　　　　　１７ｍ１ｎと、この発明は従来技術よりも
１５ω］ｎ程度長くなるが描画時間約１２０ｍ１ｎと比
べると、十分に生産性は向上する。

なお、誤差検出の際、位置を検討する基僧となる原点を
ウェハーの中央とする。これにより、従来のウェハーの
左上の角を原点としていた時より、多くのチップを位置
補正で救うことができ歩留りの向上が図られる。なぜな
ら、レンズによる誤差はウェハーの中央が一番誤差が少
なく、逆に隅に行くにしたがい誤差量が大きくなるため
、位置補正の基■となる原点を左上隅とすると、右下隅
のパターンの誤差量の補正が電子線描画装置では不可能
な程に大きくなるため、位置補正が不能となり歩留りの
低下を招くからである。

また、この方法の１回以上の位置誤差検出は処理領域Ｓ
についてもちろん１回でもよく、誤差のバラツキが少な
いときは、むしろ検出動作は少ない方が全体の工程が簡
潔になり好ましい。

〔発明の効果〕

この方法の発明の実施により、１つの処理領域Ｓ内の各
フィールドＳ２のそれぞれの誤差補正値を決定するのに
、複数のフィールドＳ２の位置誤差値の平均値とするた
め、レンズ歪み等を原因とする極性のある位置誤差量に
対しても位置合せエラーを比較的少なくして位置合せが
可能になる。

また、すべてのフィールドＳ２について位置合せ誤差を
検出するのではないので、生産工程が簡潔になり、生産
時間の短縮、また歩留り低下の原因の削減となる。

【図面の簡単な説明】

第１図は、電子線描画されるフィールドＳ２ごとに区切
られた処理領域Ｓを示した平面図、第２図は、複数の処
理領域Ｓで構成された半導体ウェハーの平面図、第３図
は、当該方法の発明を実施する電子線描画装置のブロッ
ク・ダイヤグラム、第４　（ａ）、４　（ｂ）図は、従
来技術（２）により電子線描画される、フィールドＳ２
ごとに区切られた処理領域Ｓを示した平面図、第５図は
、従来技術（２）を実施したときのＸ方向の誤差を示し
た平面図、第６図は、従来技術（２）での位置合せ誤差
を示したヒスト−グラフである。ＩＯ・・・マイクロφコンピュータ・システム、１２・
・・操作パネル、１４・・・センス・アンプ、１６・・
・電子線、１８・・・電子線制御用コイル、２０・・・
位置整合用マーク検出センサー、２２・・・半導体ウェ
ハー、２４・・・半導体ウェハー用ステージ、２６・・
・電子線描画装置出願人代理人　代理人　鈴江武彦第１図０ｍｍ＞：２　２　　図（ａ）ス九へ−し）ス”童第４図

Claims

【特許請求の範囲】

（１）一種類以上の他の露光装置を併用して電子線描画
装置により行う半導体ウェハーのパターンニング工程に
おいて、前記電子線描画装置の最大偏向可能領域よりも
広い面積を有する前記他の露光装置による処理領域につ
いて１回以上の位置誤差量の検出を行ない、その検出さ
れた位置誤差量の平均値を前記電子描画装置の電子線の
偏向量に反映させて電子線描画をすることにより前記位
置誤差の補正をすることを特徴とする前記電子線描画装
置の電子線描画方法。
（２）前記他の露光装置による処理領域において、１回
のみの位置誤差検出を行ないその検出した誤差量を代表
させて使用し、前記位置誤差の補正を行うことを特徴と
する特許請求の範囲第１項記載の前記電子線描画装置の
電子線描画方法。
（３）前記位置誤差の検出をする際に、その前工程で形
成した位置整合用マークを使用することを特徴とする特
許請求の範囲第１項記載の前記電子線描画装置の電子線
描画方法。
（４）前記位置誤差の補正をする際に、位置を考える場
合の基準となる原点を、前記半導体ウェハーの中央とす
る特許請求の範囲第１項記載の前記電子線描画装置の電
子線描画方法。