JPH0277936A - Ｆｉｆｏバッファメモリの制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は同値データを効率良く入力することが出来るＰ
ＩＦＯバッファメモリの制御方式に関する。

Ｂ１発明の概要 本発明はＦＩＦＯバッファメモリの制御方式に於いて、
連続した同値データをカウンタ・レジスタでカウントす
ることによって、連続した同値データをデータ格納部に
効率良く格納するようにしたものである。

Ｃ１従来の技術 複数のジョブやタスク等を実行するスケジューリングの
中に、入力順に出力するＦＩＦＯ法があり、これにはＦ
ＩＦＯバッファメモリが一般に使用される。

前記ＦＩＦＯバッファメモリは、例えば第４図のブロッ
ク図に示す如く構成されている。このメモリはデータ幅
（一般にはバイト幅）任意、深さｎのＦＩＦＯバッファ
メモリの例である。

第４図のＦ’ｌＦＯバッファメモリについて説明すると
、図中、Ｄ、〜Ｄ、、はデータバッファ内のデータ格納
部の１単位（セル）を表し、これらのセルＤ１〜Ｉ）ｎ
には各々データ幅分のデータ・バス及びアドレス選択線
を有し、リード／ライト制御回路５を介してリード、ラ
イト制御信号が与えられる。そして、これらＤ１〜Ｄｎ
のセルのうちの１つを入力／出力側で選択し、データの
書き込み（入力）及び読み出しく出力）を行うために、
入力／出力側で独立した入力ポインタ及び出力ポインタ
をもっている。

ここで入力ポインタの値をｉ（１≦ｉ≦ｎ）、その入力
ポインタが指すセルをＤ（ｉ）とし、また出力ポインタ
の値をｊ（１≦ｊ≦ｎ）、その入力ポインタが指すセル
をＤ　（ｊ）とすると、このＦＩＦＯバッファメモリの
動作は以下の如くである。

入力ポインタはセルＤ（＋）に入力データを書き込むと
ポインタを１つ進め（ｉ＝ｉ＋１）、ポインタｉの値が
ｎを超えるとｉ＝１に戻す。即ち、セル数ｎのリングバ
ッファを周回するように入力ポインタが動く。

出力ポインタも同様に、セルＤ　（Ｄの内容を読み出し
て出力データとした後にポインタを１つ進め（ｊ＝ｊ＋
１）、ポインタｊの値かｎを超えるとｊ＝１に戻す。

このとき出力ポインタは入力されたデータを読み出すた
めに、入力ポインタを超えることはない。

即ち、入力ポインタｉと、出力ポインタｊが等しいとき
は、ＦｔＦＯバッファは空（Ｅｍｐｔｙ）の状態であり
、出力側はデータを読み出すことが出来ないものである
。同様に周回してきた入カポインクは出力ポインタを超
えることはない。即ち、入力ポインタの次のポインタ（
ｉ＋１）が出力ポインタｊであるときは、空いているセ
ルがなく、ＦＩＦＯバッファは満杯（Ｆｕｌｌ）の状態
であり、入力側はデータを書き込むことが出来ないから
である。前記入力ポインタはポインタ制御回路６によっ
て制御される。

Ｄ１発明が解決しようとする課題 前述の如く、従来のＦＩＦＯバッファメモリにあっては
、入力されるデータの内容に関係なく、１つのデータは
ＦＩＦＯバッファ内の１つのセルを占有する。このため
、仮にｎ個の同じデータが入力された場合であっても、
ｎ個のセルを占有してＦＩＦＯバッファメモリが満杯に
なってしまう。

このことは、例えばプリンタ・バッファ等で、すスト出
力等をする場合、空白（スペース）コードがかなりの頻
度て、ある一定の数だけ連続して入力されろが、前記空
白コードの連続したデータ列は、そのままＦＩＦＯバッ
ファメモリを占有すること意味する。

従って、同じデータが連続して多数入力される場合でも
、ＦＸＦＯバッファメモリの容量を大きくするためには
、セル数を多くし、制御回路の速度を高めなければなら
ない。

本発明の目的は、従来の前記課題を解決し、セル数を増
やさなくても同値データを効率良く入出力し得るＦＩＦ
Ｏバッファメモリの制御方式を提供することにある。

Ｅ０課題を解決するための手段 前記課題を解決するための本発明に係る手段は、複数個
のデータ格納部を有し、入力ポインタの指すデータ格納
部にデータを格納し、出力ポインタの指すデータ格納部
からデータを取り出すＦＸＦＯバッファメモリの制御方
式に於いて、前記データ格納部に夫々対応する、同値デ
ータをカウントするためのカウンタ・レジスタを有し、
入力ポインタの指すデータ格納部にデータを入力すると
きは、入力されたデータと１つ前の入力データとを比較
し、比較値が等しいときは入力ポインタを更新せずに該
入力ポインタの指すデータ格納部に対応するカウンタ・
レジスタのカウント値を加算し、等しくないとき及びカ
ウンタ・レジスタのカウント値が満杯のときは入力ポイ
ンタを更新してデータ格納部に格納し、出力ポインタの
指すデータ格納部からデータを取り出すときは、前記出
力ポインタの指すデータ格納部に対応するカウンタ・レ
ジスタのカウント数だけ同値データを取り出すことを特
徴としてなる。

２１作用 前記手段によれば、同値データが連続して入力されたと
きは、同値データ数をカウントするのみで入力ポインタ
が更新されない。従って、データ格納部には異なるデー
タを効率良く格納することが出来るものである。

Ｇ、実施例 次に前記手段を適用した本発明の一実施例を説明する。

第１図は本発明のＦＩＦＯバッファメモリのブロック図
であって、深さｎのメモリの例である。

図に於いて、Ｄ１〜Ｄｎはデータバッファ内のデータ格
納部の１単位（以下「セル」という）を表　。

し、データ幅は任意のものである。これらｎ個のセル各
々はデータ幅分のデータ・バス、アドレス選択線を何し
、リード／ライト制御回路ｌを介してリード信号及びラ
イト信号が与えられる。また入力ポインタ及び出力ポイ
ンタは前３ｉ！ｎ個のセルのうち、１つを入力／出力側
で選択し、データの書き込み（入力）及び読み出しく出
力）を行う。

そして、この入力ポインタと出力ポインタはポインタ制
御回路２によって、入出カポインタが相互に追い越さな
いように制御される。

ＣＩ””　Ｃ−はカウンタ・レジスタよりなるセル・カ
ウンタであって、各セルＤ１〜Ｄｎが夫々有し、各々の
セルＤ、−Ｄ、が有する同値データをカウントするもの
である。このセル・カウンタｃ１〜ｃｎは、入力端の比
較回路及びカウンタ制御回路３によって、連続して入力
されるデータを比較し、それらが同値データであるとき
に、同値データ数をカウントするように制御される。

また前記セル・カウンタＣ１〜Ｃｎは出力側の読み出し
カウンタ制御回路４によって、入力された同値データが
連続して読み出されるときに、これをカウントダウンす
るように制御される。

次に前記１１’ＦＯバツフアメモリの制御動作について
説明する。尚、入力ポインタの値をｉ（１≦ｉ≦ｎ）、
その入力ポインタｉが指すセルをＤ（ｉ）と定義し、出
力ポインタの値をｊ（１≦ｊ≦ｎ）、その出力ポインタ
ｊが指すセルをＤ（ｊ）と定義する。

先ず、データを入力する場合の、入力制御動作は第２図
のフローチャートに示す如く行われる。

即ち、初期状態とじ入力ポインタをｉ、出力ポインタを
ｊとしてｉ−ｊとし、そのポインタに於けるセル・カウ
ンタＣ（ｉ）を「０」とする。

前記状態に於いて、最初に入力されたデータを入力ポイ
ンタｉが指すセルＤ（ｉ）に書き込むと同時に、比較回
路にも書き込む。そして、前記データが書き込まれたセ
ルＤ（ｉ）に対応するセル・カウンタＣ（ｉ）の値をＮ
Ｊにする。この状態で入力側は次のデータを持つ。

次のデータが入力端に入力されると、その入力データの
値を比較回路で保持している値と比較する。そして、入
力データが比較回路内の値と同値であるときは、セル・
カウンタＣ（ｉ）を１つ進める。従って、同値データが
連続して入力される場合には１、セル・カウンタＣ（ｉ
）のカウント数が増えるのみで、入力ポインタｉは更新
されない。

また前記比較値が同値でないときは、入力ポインタｉを
更新しくｉ＝ｉ＋Ｉ）、その入力データをセルＤ（ｉ＋
１）に書き込むと共に、比較回路にも書き込む。そして
前記と同様にセル・カウンタＣ（ｉ＋１）を「１」にす
る。

−ここで、入力ポインタの更新条件は、１つ前の入力デ
ータと違うデータが入力されたとき、又は対応するビッ
ト幅任意のセル・カウンタがフルカウントになったとき
である。尚、入力ポインタの更新は＋−ｔ＋ｉであり、
ｉ＞ｎであるときはｉ−１に戻って周回するものである
。

また、このＦＩＦＯバッファが満杯（Ｆｕｌｌ）の条件
は、入力ポインタｉを更新すると出力ポインタｊに追い
つく場合であって（ｉ＋１＝ｊ）、且つその入力ポイン
タｉのセル・カウンタＣ（ｉ）がフルカウントになった
ときである。

次に書き込んだデータを取り出す場合の出力制御動作は
第３図のフローチャートに示す如く行われる。

この出力制御動作は、出力ポインタｊの指すセルＤ（ｊ
）に対応するセル・カウンタＣ（ｊ）の値を取り出し、
そのカウント数だけセルＤ（ｊ）に書き込まれたデータ
を取り出す。即ち、セル・カウンタＣ（ｊ）　−〇、　
　（ｆ２　＞１）であるときは、４個の連続した同値デ
ータが入力されていることを意味する。従って、セルＤ
（ｊ）のデータを取り出す毎に、セル・カウンタＣ（ｊ
）の値を減算しくＣ（Ｄ　−Ｃ（Ｄ−１）、セル・カウ
ンタＣ（ｊ）−〇になるまで同値データの取り出しを繰
り返す。

更に前記セル・カウンタＣ（ｊ）−〇になると、出力ポ
インタｊを更新（ｊ＝ｊ＋１）、前記と同様にデータを
取り出す。尚、更新した出力ポインタｊがｊ＞ｎになる
と、ｊ＝１に戻って周回するのは入力動作の場合と同様
である。

前記ＦＩＦＯバッファメモリが空（Ｅｍｐ　ｔ　ｙ　）
となる条件は、出力ポインタｊを更新すると入力ポイン
タｌに追いつく場合であって（ｊ＋１−１）、且つその
出力ポインタｊに対応するセル・カウンタＣ（ｊ）＝０
のときである。

前記の如くして、入力データをデータ格納部に格納する
と共に、連続する同値データをセル・カウンタでカウン
トし、また前記データ格納部内のデータをセル・カウン
タのカウント数に応じて出力するらのである。

Ｈ，発明の効果 本発明は前述した如く、連続して入力される同値データ
を、対応するカウンタ・レジスタの範囲で、その連続す
る回数をカウンタ・レジスタに書き込むことにより、同
値データを効率良く入力及び出力することが出来る。従
って、データ格納部の数と同数の同値入力データによっ
て１’；”ＩＦＯバッファが満たされてしまうことがな
くなり、ＦＩＦＯバッファメモリの使用効率を著しく高
めることが可能となるものである。

【図面の簡単な説明】

第１図は本発明の一実施例に係りＦＩＦＯバッファメモ
リのブロック図、第２図は入力制御動作のフローチャー
ト、第３図は出力制御動作のフローチャート、第４図は
従来のＦＩＦＯバッファメモリのブロック図である。 Ｄ（ｉ）〜Ｄｎ・・セル、ｃＩ〜Ｃｎ・・・セル・カウ
ンタ、ｌ・・・リード／ライト制御回路、２・・・ポイ
ンタ制御回路、３・・・比較回路及びカウンタ制御回路
、４・・読み出しカウンタ制御回路である。 第３図

Claims (1)

【特許請求の範囲】
1. （１）複数個のデータ格納部を有し、入力ポインタの指
   すデータ格納部にデータを格納し、出力ポインタの指す
   データ格納部からデータを取り出すＦＩＦＯバッファメ
   モリの制御方式に於いて、前記データ格納部に夫々対応
   する、同値データをカウントするためのカウンタ・レジ
   スタを有し、入力ポインタの指すデータ格納部にデータ
   を入力するときは、入力されたデータと１つ前の入力デ
   ータとを比較し、比較値が等しいときは入力ポインタを
   更新せずに該入力ポインタの指すデータ格納部に対応す
   るカウンタ・レジスタのカウント値を加算し、等しくな
   いとき及びカウンタ・レジスタのカウント値が満杯のと
   きは入力ポインタを更新してデータ格納部に格納し、出
   力ポインタの指すデータ格納部からデータを取り出すと
   きは、前記出力ポインタの指すデータ格納部に対応する
   カウンタ・レジスタのカウント数だけ同値データを取り
   出すことを特徴としたＦＩＦＯバッファメモリの制御方
   式。