JPH0274023A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0274023A JPH0274023A JP63226734A JP22673488A JPH0274023A JP H0274023 A JPH0274023 A JP H0274023A JP 63226734 A JP63226734 A JP 63226734A JP 22673488 A JP22673488 A JP 22673488A JP H0274023 A JPH0274023 A JP H0274023A
- Authority
- JP
- Japan
- Prior art keywords
- residual resist
- wafer
- resist
- exposure amount
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000012544 monitoring process Methods 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 230000004304 visual acuity Effects 0.000 abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 239000010453 quartz Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、リソグラフィ工程に非常に微細なパターンを
用いる半導体装置の製造方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a method of manufacturing a semiconductor device using a very fine pattern in a lithography process.
従来の技術
近年、半導体装置の製造方法は、複雑になり工程が長(
なるとともに、シリコン表面上での段差がますます大き
くなっている。一方、パターンの微細化も進み、寸法の
許容値も小さくなり、フォトリソグラフィ工程における
露光量コントロールが非常に難しくなってきている。2. Description of the Related Art In recent years, semiconductor device manufacturing methods have become more complex and longer (
Along with this, the steps on the silicon surface are becoming larger and larger. On the other hand, as patterns become increasingly finer and dimension tolerances become smaller, it is becoming extremely difficult to control the exposure amount in the photolithography process.
以下に従来の半導体装置の製造方法について説明する。A conventional method for manufacturing a semiconductor device will be described below.
第5図は従来のフォトリソグラフィ工程の断面図を示す
ものである。第5図において、■は露光機の水銀ランプ
より発せられた光、2は石英板。FIG. 5 shows a cross-sectional view of a conventional photolithography process. In Fig. 5, ■ is the light emitted from the mercury lamp of the exposure machine, and 2 is the quartz plate.
3はクロムパターンで1の光を遮光する64はパターン
形成されたポジ型レジスト、5は2層目の多結晶シリコ
ン、6は1層目の多結晶シリコン、7は酸化膜、8はシ
リコン基板、12はレジスト残りである。3 is a chromium pattern that blocks the light from 1; 64 is a patterned positive resist; 5 is a second layer of polycrystalline silicon; 6 is a first layer of polycrystalline silicon; 7 is an oxide film; 8 is a silicon substrate , 12 are the remaining resists.
従来の方法は、平坦部に形成されたレジストパターンの
寸法eを測定することで適正な露光量を決定していた。In the conventional method, an appropriate exposure amount was determined by measuring the dimension e of a resist pattern formed on a flat portion.
すなわち、希望するレジスト寸法eを得てかつ、段差下
部ないし凹所にレジスト残り12がないようにする方法
であった。That is, the method was to obtain the desired resist dimension e and to avoid leaving any resist residue 12 at the bottom of the step or in the recess.
発明が解決しようとする課題
しかしながら、上記の従来の方法では、レジスト寸法e
はシリコンウェハーに対して、横方向成分であり、第5
図のレジスト残り12は、シリコンウエハーに対して深
さ方向成分であり、両者は必ずしも十分な対応が取れず
、その結果として段差下部においてレジスト残りを発生
させてしまうか、逆に過度な露光量により必要以上にレ
ジスト寸法を細らせてしまうという欠点を有していた。Problems to be Solved by the Invention However, in the above conventional method, the resist dimension e
is the lateral component with respect to the silicon wafer, and the fifth
The remaining resist 12 in the figure is a component in the depth direction with respect to the silicon wafer, and the two do not necessarily correspond sufficiently, resulting in resist remaining at the bottom of the step, or conversely, excessive exposure. This has the disadvantage that the resist size becomes thinner than necessary.
本発明は上記従来の問題点を解決するもので、段差下部
においてレジスト残りを防ぎ、かつ、適正なレジスト寸
法を得るための露光量を決定する半導体装置の製造方法
を提供することを目的とする。The present invention solves the above-mentioned conventional problems, and aims to provide a semiconductor device manufacturing method that prevents resist from remaining at the bottom of the step and determines the exposure amount to obtain appropriate resist dimensions. .
課題を解決するための手段
この目的を達成するために本発明の半導体装置の製造方
法は、そのフォトリソグラフィ工程において、マスクの
一部に解像力限界を越えた微細なパターンを有し、それ
をウェハー上の平坦部へ転写することで、レジスト残り
を発生させる方法から成る。Means for Solving the Problem In order to achieve this object, the method for manufacturing a semiconductor device of the present invention has a fine pattern exceeding the resolution limit in a part of the mask in the photolithography process, and the pattern is transferred to the wafer. It consists of a method of generating resist residue by transferring it to the upper flat area.
作用
この方法によって、ウェハー上の平坦部に残ったレジス
トの膜厚を測定することで、露光量を決定することがで
きる。すなわちウェハー上の段差下部のレジスト残りを
防ぐことができる適正な露光量と対応するレジスト残膜
量をモニターしておくこ七で、適正露光量のレジスト残
膜基準が求められる。そのレジスト残膜基準より厚いか
薄いかによって、露光量が多いか少ないかが判断できる
。Effect: With this method, the exposure amount can be determined by measuring the thickness of the resist remaining on the flat portion of the wafer. That is, by monitoring the amount of resist remaining film that corresponds to the appropriate exposure amount that can prevent the resist from remaining on the lower part of the step on the wafer, a resist remaining film standard for the appropriate exposure amount can be determined. Depending on whether the resist remaining film is thicker or thinner than the standard, it can be determined whether the exposure amount is large or small.
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。EXAMPLE An example of the present invention will be described below with reference to the drawings.
第1図は本発明の第1の実施例における半導体装置の製
造方法のウェハー及びマスクの断面を示すものである。FIG. 1 shows a cross section of a wafer and a mask in a method of manufacturing a semiconductor device according to a first embodiment of the present invention.
第1図において、1は露光機の水銀ランプより発せられ
る光、2は石英板、3はクロムパターンで光を遮光する
。4はパターン形成されたポジ型レジスト、5は2層目
の多結晶シリコン、6は1層目の多結晶シリコン、7は
酸化、8はシリコン基板、9は解像力限界を越えた微細
クロムパターン、10はyamクロムパターン9が転写
された部分でレジスト残りを示している。11は段差下
部で、レジスト残りの発生しやすい場所を示す。In FIG. 1, 1 is light emitted from a mercury lamp of an exposure machine, 2 is a quartz plate, and 3 is a chrome pattern that blocks the light. 4 is a patterned positive resist, 5 is a second layer of polycrystalline silicon, 6 is a first layer of polycrystalline silicon, 7 is oxidation, 8 is a silicon substrate, 9 is a fine chromium pattern that exceeds the resolution limit, Reference numeral 10 indicates a portion where the yam chrome pattern 9 has been transferred, and the resist remains. Reference numeral 11 indicates the lower part of the step where resist residue is likely to occur.
第1図で、解像力限界を越えた微細パターン9の直下の
多結晶シリコン5上にレジスト残り10が発生し、その
膜厚を測定する。その膜厚によってその時の露光量が第
1図の段差下部11の部分にレジスト残りを発生させな
い十分な露光量であるかを判定できる。次に、第1図の
レジスト残り10が発生する理由を簡単に説明する。第
2図にマスクによって遮光された場合の光強度のモデル
を示した。左側は普通のパターンでの光強度を示してい
る。右側は解像力限界を越えたパターンを通過した光強
度を示した。光強度が低くこのため露光不足の状態とな
りレジスト残りが発生する。In FIG. 1, a resist residue 10 is generated on the polycrystalline silicon 5 directly under the fine pattern 9 which exceeds the resolution limit, and the film thickness thereof is measured. Depending on the film thickness, it can be determined whether the exposure amount at that time is sufficient to prevent the formation of resist residue in the lower part 11 of the step shown in FIG. Next, the reason why the resist remaining 10 shown in FIG. 1 occurs will be briefly explained. FIG. 2 shows a model of light intensity when light is blocked by a mask. The left side shows the light intensity in a normal pattern. The right side shows the light intensity that passed through the pattern beyond the resolution limit. The light intensity is low, resulting in underexposure, resulting in resist residue.
以上のように本実施例によれば、マスクの一部に解像力
限界を越えたパターンを設けることにより、ウェハー上
の一平坦部にレジスト残りを発生させ、その膜厚を検知
することで段差下部にレジストを残すことのない、適正
な露光量を決定することができる。As described above, according to this embodiment, by providing a pattern that exceeds the resolution limit in a part of the mask, a resist residue is generated in one flat area on the wafer, and by detecting the film thickness, it is possible to It is possible to determine the appropriate exposure amount that will not leave any resist behind.
以下、本発明の第2の実施例について、図面を参照しな
がら説明する。第3図は本発明の第2の実施例を示す半
導体装置の製造方法の解像力限界を越え、かつパターン
密度の異なるパターン群を3種類備えたウェハー及びマ
スクの断面を示すものである。A second embodiment of the present invention will be described below with reference to the drawings. FIG. 3 shows a cross section of a wafer and a mask having three types of pattern groups with different pattern densities and exceeding the resolution limit of the semiconductor device manufacturing method according to the second embodiment of the present invention.
同図においては、第1図と同じ構成で、マスクパターン
が3種類あり、左側の部分ではレジスト残りが無く、中
央及び右側の部分でそれぞれレジスト残りが発生してい
る点が第1図と異なっている。又、第4図にマスクパタ
ーンの例として5倍レチクルの図面を示した。This figure has the same configuration as Figure 1, but there are three types of mask patterns, and the difference from Figure 1 is that there is no resist remaining on the left side, and there is resist remaining on the center and right sides. ing. Further, FIG. 4 shows a drawing of a 5x reticle as an example of a mask pattern.
このように、パターン密度の異なるパターン群をいくつ
か並べて転写することでレジスト残りが発生するパター
ンを発生しないパターンが現われる。その場合パターン
が密な程レジストは残りやすい。In this way, by arranging and transferring several groups of patterns with different pattern densities, a pattern that does not generate any resist residue appears. In that case, the denser the pattern, the more likely the resist will remain.
以上のように解像力限界を越え、パターン密度の異なる
パターン群をいくつか設けることで、パターン群により
レジストが残る部分と残らない部分が発生し、レジスト
残膜を測定しな(でもそのパターン群の位置を読み取る
ことで露光量を判別することができる。As described above, by exceeding the resolution limit and providing several pattern groups with different pattern densities, some parts of the pattern group will have resist remaining and some parts will not. The exposure amount can be determined by reading the position.
実施例においてレジスト4はポジ型としたが、レジスト
4はネガ型でも良い。ただし、その場合、マスクの遮光
部及び透光部は逆転する。In the embodiment, the resist 4 is of a positive type, but the resist 4 may be of a negative type. However, in that case, the light blocking portion and the light transmitting portion of the mask are reversed.
実施例において非常に深い段差11を設けたが、特に段
差がない場合でも適正な露光量を決定できることは言う
までもない。Although a very deep step 11 is provided in the embodiment, it goes without saying that an appropriate exposure amount can be determined even when there is no step.
実施例において、2層目多結晶シリコン5. 1層目多
結晶シリコン6、酸化膜7は、特にそうである必然性は
なく、−プロセスの例にすぎない。In the example, second layer polycrystalline silicon5. The first layer polycrystalline silicon 6 and the oxide film 7 are not necessarily necessarily the same, and are merely examples of the -process.
発明の効果
以上のように本発明によれば、マスクの一部に有する、
解像力限界を越えた微細なパターンを、ウェハー上の平
坦部へ転写し、レジスト残りを発生させることで、適正
な露光量を選択でき、正確なバターニングをすることが
できる。したがって、この技術により優れた半導体装置
を実現できるものである。Effects of the Invention As described above, according to the present invention, a part of the mask has:
By transferring a fine pattern that exceeds the resolution limit to a flat area on the wafer and generating resist residue, it is possible to select the appropriate exposure amount and perform accurate patterning. Therefore, this technology can realize an excellent semiconductor device.
第1図は、本発明の第1の実施例における半導体装置の
製造方法のウェハー及びマスクの断面図、第2図は解像
力限界を越えたパターンを通過した光の光強度を示した
モデル図、第3図は本発明の第2の実施例における半導
体装置の製造方法のウェハー及びマスクの断面図、第4
図は5倍レチクルのパターン平面図、第5図は従来の半
導体装置の製造方法のウェハー及びマスクの断面図であ
る。
■・・・・・・光、2・・・・・・石英板、3・・・・
・・クロムパターン、4・・・・・・レジストパターン
、5・・・・・・2層目多結晶シリコン、6・・・・・
・1層目多結晶シリコン、7・・・・・・酸化膜、8・
・・・・・シリコン基板、9・・・・・・解像力限界を
越えたクロムパターン、10・・・・・・レジスト残り
、11・・・・・・段差下部。
代理人の氏名 弁理士 粟野重孝 ほか1名1−光
?−石英扱
δ−・−シリコン基板
i2 図
1−−光
2− 石英板
3− クロムパターン
1l−IiJ?、兼下帥
第
図
1−一九
?−・石失板
S−Z層百卆緒晶シリゴン
7−−−酸イL膜
8 ゛シリコン基板
9−゛解イ幕力尽し−1,@えr=7oムハグーン10
−m−しンストへソ
口
口
口
口
口
口
ロ ロ ロ ロ 口 口
ロ ロ ロ ロ ロ 口
ロ ロ ロ ロ ロ 日
日 ロ ロ ロ ロ
ロ ロ ロ ロ 口 日
日 口 口 口 口
ロ ロ ロ ロ ロ 口
ロ ロ ロ ロ ロ
ロ ロ ロ ロ ロ ロ
ロロロロロロロロロロロ
ロロロロロロロロロロロ
ロロロロロロロロロロロ
ロロロロロロロロロロロ
ロロロロロロロロロロロ
ロロロロロロロロロロ]グabwiy−7(f:!L九
部)FIG. 1 is a cross-sectional view of a wafer and a mask in a method for manufacturing a semiconductor device according to a first embodiment of the present invention, and FIG. 2 is a model diagram showing the light intensity of light that has passed through a pattern exceeding the resolution limit. FIG. 3 is a sectional view of a wafer and a mask in a method for manufacturing a semiconductor device according to a second embodiment of the present invention;
The figure is a pattern plan view of a 5x reticle, and FIG. 5 is a cross-sectional view of a wafer and mask in a conventional semiconductor device manufacturing method. ■...Light, 2...Quartz plate, 3...
...Chrome pattern, 4...Resist pattern, 5...2nd layer polycrystalline silicon, 6...
・First layer polycrystalline silicon, 7...Oxide film, 8.
... Silicon substrate, 9 ... Chrome pattern exceeding resolution limit, 10 ... Resist residue, 11 ... Bottom of step. Name of agent: Patent attorney Shigetaka Awano and 1 other person 1-Hikari? - Quartz treatment δ - - Silicon substrate i2 Figure 1 - Light 2 - Quartz plate 3 - Chrome pattern 1l - IiJ? , Kanegeshuichi Figure 1-19? -・Stone lost board S-Z layer 1000 crystal silicon 7---Acid L film 8 ゛Silicon substrate 9-゛Dissolved to the best of my ability-1, @er=7o muhagoon 10
-m-to the sound mouth mouth mouth mouth mouth lo lo lo lo mouth mouth lo lo lo lo mouth lo lo lo lo lo lo lo lo lo lo lo lo lo lo lo lo lo lo lo lo lo loロ 口ロ ロ ロ ロ ロロ ロ ロ ロ ロ ロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロロ]グabwiy−7(f:!L九部)
Claims (1)
有し、そのマスクパターンをウェハー上の平坦部に転写
し、レジスト残りを発生させることを特徴とする半導体
装置の製造方法。A method for manufacturing a semiconductor device, characterized in that a part of the mask has a fine pattern that exceeds the resolution limit, and the mask pattern is transferred to a flat area on a wafer to generate a resist residue.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63226734A JPH0274023A (en) | 1988-09-09 | 1988-09-09 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63226734A JPH0274023A (en) | 1988-09-09 | 1988-09-09 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0274023A true JPH0274023A (en) | 1990-03-14 |
Family
ID=16849769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63226734A Pending JPH0274023A (en) | 1988-09-09 | 1988-09-09 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0274023A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6251544B1 (en) | 1998-06-18 | 2001-06-26 | Kabushiki Kaisha Toshiba | Exposure dose measuring method and exposure dose measuring mask |
-
1988
- 1988-09-09 JP JP63226734A patent/JPH0274023A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6251544B1 (en) | 1998-06-18 | 2001-06-26 | Kabushiki Kaisha Toshiba | Exposure dose measuring method and exposure dose measuring mask |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE36731E (en) | Method of forming pattern and projection aligner for carrying out the same | |
US7393614B2 (en) | Set of masks including a first mask and a second trimming mask with a semitransparent region having a transparency between 20% and 80% to control diffraction effects and obtain maximum depth of focus for the projection of structure patterns onto a semiconductor wafer | |
KR20020072533A (en) | A photolithography mask having a subresolution alignment mark window | |
US6569605B1 (en) | Photomask and method for forming micro patterns of semiconductor device using the same | |
KR0127662B1 (en) | Method for fabricating phase shift mask of semiconductor device | |
JPH10254122A (en) | Photomask for exposure | |
JPH0274023A (en) | Manufacture of semiconductor device | |
JPH0448715A (en) | Manufacture of semiconductor device | |
JP2000267257A (en) | Mask and method for exposure using the same | |
JP2797362B2 (en) | Semiconductor device pattern forming method | |
US20070082275A1 (en) | Optical proximity correction photomasks | |
JPS62106456A (en) | Production of semiconductor device | |
JP2624335B2 (en) | Resist exposure method | |
JPH0268918A (en) | Manufacture of semiconductor device | |
KR20090072672A (en) | Photo mask for overlay vernier and method for forming the overlay vernier using the same | |
JPH058935U (en) | Semiconductor device reticle | |
KR20000045425A (en) | Method for fabricating fine pattern | |
JPH09213609A (en) | Method for manufacturing semiconductor device | |
JPS58101427A (en) | Manufacture of semiconductor device | |
KR20080062762A (en) | Photo mask having two side patterns and method for fabricating the same | |
JPH02226724A (en) | Manufacture of integrated circuit device | |
KR970009821B1 (en) | Fabrication method of semiconductor device | |
KR100442572B1 (en) | Method for fabricating of semiconductor reticle | |
JPS62183449A (en) | Formation of pattern | |
KR20020017847A (en) | A method for forming a phase shift mask |