JPH0273793A - High efficient coding device - Google Patents
High efficient coding deviceInfo
- Publication number
- JPH0273793A JPH0273793A JP63225735A JP22573588A JPH0273793A JP H0273793 A JPH0273793 A JP H0273793A JP 63225735 A JP63225735 A JP 63225735A JP 22573588 A JP22573588 A JP 22573588A JP H0273793 A JPH0273793 A JP H0273793A
- Authority
- JP
- Japan
- Prior art keywords
- area
- value
- pixel
- encoding
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013144 data compression Methods 0.000 abstract description 8
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 230000002093 peripheral effect Effects 0.000 abstract description 6
- 230000000007 visual effect Effects 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 230000035945 sensitivity Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 15
- 239000002131 composite material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高能率符号化装置に関し、より具体的には画像
信号をその情報量を圧縮してディジタル伝送する際に用
いる高能率符号化装置に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a high-efficiency encoding device, and more specifically to a high-efficiency encoding device used when compressing the amount of information of an image signal and transmitting it digitally. Regarding.
画像情報をディジタル伝送する際、伝送するデータ量を
軽減するために各種の符号化方法が提案されている。そ
の一方法として、近接す、る標本値間の相関性を利用し
て情報量の圧縮を図る予測差分符号化(以下DPCMと
記す)がある。具体的には、この符号化方法では、符号
化された標本値を一旦復号し、その復号値を用いて次の
標本値に対する予測値を求め、この予測値と実際の値と
の誤差を量子化して符号化する。第8図は最も簡単な前
値予測符号化の符号化装置の構成ブロック図を示す。When digitally transmitting image information, various encoding methods have been proposed to reduce the amount of data to be transmitted. One such method is predictive differential coding (hereinafter referred to as DPCM), which aims to compress the amount of information by utilizing the correlation between adjacent sample values. Specifically, in this encoding method, an encoded sample value is once decoded, the decoded value is used to obtain a predicted value for the next sample value, and the error between this predicted value and the actual value is calculated by quantization. and encode it. FIG. 8 shows a block diagram of the configuration of an encoding device for the simplest prior value predictive encoding.
入力端子IOに入力する標本値Xiは、減算器12に印
加され、そこで、後述する予測値(本例では前値復号値
)を減算される。量子化器14は減算器12の出力する
差分値を量子化し、DPCMコードYiとして出力端子
16に出力する。このDPCMコードYiは逆量子化器
18にも印加される。逆量子化器18はDPCMコード
Yiを差分値に復号し、加算器20に印加する。加算器
20では減算器12に印加される前値予測値が加算され
、これにより差分値が標本値対応する局部復号値に復元
される。リミッタ22は加算器20の出力の振幅を所定
レンジに制限し、D型フリップフロップ24に供給する
。The sample value Xi input to the input terminal IO is applied to the subtracter 12, where a predicted value (previous value decoded value in this example), which will be described later, is subtracted therefrom. The quantizer 14 quantizes the difference value output from the subtracter 12 and outputs it to the output terminal 16 as a DPCM code Yi. This DPCM code Yi is also applied to the inverse quantizer 18. The inverse quantizer 18 decodes the DPCM code Yi into a difference value and applies it to the adder 20. The adder 20 adds the previous predicted value applied to the subtracter 12, thereby restoring the difference value to the locally decoded value corresponding to the sample value. The limiter 22 limits the amplitude of the output of the adder 20 to a predetermined range and supplies it to a D-type flip-flop 24 .
D型フリップフロップ24の出力が次の標本値に対する
予測値となり、減算器12及び加算器20に供給される
。一般に、前値予測値との差分値の分布は小さな値の部
分にかたよっており、差分値を符号化することにより情
報の圧縮が可能になる。また、第8図中の破線部26は
メモリ・テーブル化が可能であることは公知である。The output of the D-type flip-flop 24 becomes a predicted value for the next sample value, and is supplied to the subtracter 12 and adder 20. Generally, the distribution of difference values from previous predicted values is biased toward small values, and by encoding the difference values, information can be compressed. Furthermore, it is known that the broken line portion 26 in FIG. 8 can be converted into a memory table.
ところで、近年、所謂高品位テレビジョン(HDTV)
信号の規格化等、画像の高精細化が望まれている。By the way, in recent years, so-called high-definition television (HDTV)
There is a desire for higher definition images, such as standardization of signals.
これに伴いディジタル伝送の際の単位時間当りに伝送さ
れるデータ量も飛躍的に増大し、ディジタル伝送、記録
再生等の困難さが招来される。そのため高能率符号化時
に於いて更に高い情報圧縮を行うことが望まれるが、前
述の予測符号化の際の圧縮率の向上には限界がある。例
えば、各画素を8ビツトで標本化した後予測符号化によ
り4ビツトの符号としていたのを、3ビツトの符号とす
ると量子化雑音が太き(なり画質の劣化が目立ってしま
う。Along with this, the amount of data transmitted per unit time during digital transmission also increases dramatically, causing difficulties in digital transmission, recording and reproduction, etc. Therefore, it is desirable to perform even higher information compression during high-efficiency encoding, but there is a limit to the improvement in compression rate during predictive encoding described above. For example, if each pixel is sampled with 8 bits and then predictively encoded to produce a 4-bit code, if it is changed to a 3-bit code, the quantization noise becomes thick (and the deterioration of image quality becomes noticeable).
本発明は斯かる背景下になされたもので、データの圧縮
率を低下させることな(視覚的により高画質の画像を伝
送でき、または画質を低下させることなくデータの圧縮
率を高めることの可能な高能率符号化装置を提供するこ
とを目的とする。The present invention was made against this background, and it is possible to transmit visually higher-quality images without reducing the data compression ratio, or to increase the data compression ratio without reducing the image quality. The purpose of this invention is to provide a high-efficiency encoding device.
かかる目的下に於いて本発明によれば各画面の中央部に
位置する第1の領域に於ける各画素の符号化ビット数を
、該第1の領域に比し画面の端部に位置する第2の領域
に於ける各画素の符号化ビット数より大ならしめる構成
とした。For this purpose, according to the present invention, the number of encoding bits of each pixel in the first area located at the center of each screen is increased compared to the first area located at the edge of the screen. The number of encoding bits for each pixel in the second area is made larger than that in the second area.
一般的に画面中央部に比べて周辺部分には視覚的に感度
が低く、画面全体を同じ符号化方法で符号化することは
得策ではなく、周辺部分においてデータの圧縮率をさら
に高くすることが望ましい。Generally, the peripheral area has lower visual sensitivity than the center of the screen, so it is not a good idea to encode the entire screen using the same encoding method, and it is recommended to increase the data compression rate even higher in the peripheral area. desirable.
本発明はこれに従って画面中央部の各画素の符号化ビッ
ト数を周辺部のそれより大ならしめることにより、視覚
的に高画質の画像データを伝送でき、かつデータの圧縮
率を高めることが可能となった。In accordance with this, the present invention makes it possible to visually transmit high-quality image data and increase the data compression rate by making the number of encoding bits for each pixel in the center of the screen larger than that in the periphery. It became.
第1図は本発明の実施例の概念図を示し画面を9分割し
、それぞれの領域に応じた差分符号化コードを割り当て
る概念図である。例えば図中aで示す領域(第3の領域
)の各画素には3ビツトコード、bで示す領域(第2の
領域)゛の各画素には4ビツトコード、Cで示す領域(
第1の領域)の各画素には5ビツトコードを割り当てる
ものである。FIG. 1 is a conceptual diagram showing an embodiment of the present invention, in which the screen is divided into nine areas and differential encoding codes are assigned according to each area. For example, each pixel in the area a (third area) in the figure has a 3-bit code, each pixel in the area b (second area) has a 4-bit code, and the area C (
A 5-bit code is assigned to each pixel in the first area).
第2図(A)は本発明の一実施例である符号器を含む送
信系のブロック図である。以下、このブロック図により
動作説明をする。本実施例では領域分割によりデータの
圧縮率を3通りに切換える。FIG. 2(A) is a block diagram of a transmission system including an encoder which is an embodiment of the present invention. The operation will be explained below using this block diagram. In this embodiment, the data compression ratio is switched between three types by region division.
本実施例の装置は画像の領域分割を垂直同期信号(VD
)、水平同期信号(HD)より作り出すコントロール回
路2を具備している。該回路2はHD、VDに基づいて
、スイッチSWI、SW2の制御信号を発生する。これ
によってスイッチSWIは入力値Xiが第1図の領域a
内の画素の場合には端子aに接続され、領域す内の画素
の場合、領域C内の画素の場合には夫々端子す、 cに
接続される。ここで、コントロール回路2の出力は具体
的には2ビツトのコードである。The device of this embodiment uses a vertical synchronization signal (VD) to divide the image into regions.
), and a control circuit 2 which is generated from a horizontal synchronizing signal (HD). The circuit 2 generates control signals for the switches SWI and SW2 based on HD and VD. This causes the switch SWI to change the input value Xi to the area a in FIG.
In the case of a pixel in the area A, the pixel is connected to the terminal a, and in the case of a pixel in the area C, it is connected to the terminals A and C, respectively. Here, the output of the control circuit 2 is specifically a 2-bit code.
4a、 4b、 4cは夫々DPCMテーブルであり、
これらは各領域a、 b、 c内の画素の標本値X
i (8ビツト)が夫々入力され、3.4.5ビツトの
符号化コード及び8ビツトの局部復号値を出力する。4a, 4b, and 4c are DPCM tables, respectively;
These are the sample values of pixels in each area a, b, c
i (8 bits) are respectively input, and a 3.4.5 bit encoded code and an 8 bit locally decoded value are output.
6a、 6b、 6cは夫々前値予測器であり、直
前の標本値に対応する局部復号値Xiを所定期間遅延し
て予測値Xiとして出力する。これらの前値予測器6a
、6b、6cは第2図(B)に示す如く直前の標零値を
符号化しているDPCMテーブルからの局部復号値をス
イッチSW3を介してD−フリップフロップ(DF/F
)61に供給し、該DF/F61にて所定期間の遅延を
行う。このスイッチSW3はコントロール回路2の出力
dによって制御される。6a, 6b, and 6c are previous value predictors, which delay the local decoded value Xi corresponding to the immediately previous sample value by a predetermined period and output it as a predicted value Xi. These previous value predictors 6a
, 6b, and 6c are the local decoded values from the DPCM table that encodes the immediately preceding target value as shown in FIG.
) 61, and the DF/F 61 delays it for a predetermined period. This switch SW3 is controlled by the output d of the control circuit 2.
従って、符号化しようとする標値とその直前の標本値が
同一の領域に存在する場合には、各テーブル4a、 4
b、 4cは自身の出力する局部復号値を用いて予測値
を得るのであるが、符号化しようとする標本値とその直
前の標本値が異なる領域に存在する場合にも他のテーブ
ルの出力する局部復号値を用いて予測値を形成できる構
成となっている。Therefore, if the target value to be encoded and the sample value immediately before it exist in the same area, each table 4a, 4
b and 4c use the locally decoded values output by themselves to obtain predicted values, but even if the sample value to be encoded and the sample value immediately before it are in different regions, they can also be output from other tables. The configuration is such that a predicted value can be formed using locally decoded values.
これによって、標本値の存在する領域が切換る際にも、
DPCM符号化を連続して行え、DPCM符号化のリセ
ットを行う必要がない。このリセットを行うと一度8ビ
ットの標本値を伝送しなければならないのであるから、
DPCM符号化が連続して行えることにより伝送するデ
ータ量は少なくなり、全体としてのデータ圧縮率も高く
できる。As a result, even when switching the area where the sample value exists,
DPCM encoding can be performed continuously, and there is no need to reset DPCM encoding. When this reset is performed, an 8-bit sample value must be transmitted once, so
Since DPCM encoding can be performed continuously, the amount of data to be transmitted can be reduced, and the overall data compression rate can be increased.
各テーブル4a、 4b、 4cのいずれかから出力さ
れている符号化コードはスイッチSW2にて時系列に出
力され、バッファメモリ7に供給される。バッファメモ
リ7には3〜5ビツトのパラレルデータが入力され、こ
れを一定周期のシリアルデータとして出力する。この時
のバッファメモリ7内に於けるパラレルデータの遅延時
間はスイッチSW2の制御用のコントロール回路2の出
力を用いて適宜決定される。The encoded code outputted from any one of the tables 4a, 4b, and 4c is outputted in time series by the switch SW2 and supplied to the buffer memory 7. 3 to 5 bit parallel data is input to the buffer memory 7, and is outputted as serial data of a constant period. The delay time of the parallel data in the buffer memory 7 at this time is appropriately determined using the output of the control circuit 2 for controlling the switch SW2.
バッファメモリ7の出力する符号は、同期、ID付加回
路8に供給され、ビット同期データ及び、該符号がいず
れの領域の画素についてのものかを示す識別データを含
む付加データ(ID)を付加して伝送路へ送出される。The code output from the buffer memory 7 is supplied to a synchronization and ID addition circuit 8, which adds additional data (ID) including bit synchronization data and identification data indicating which region of pixels the code corresponds to. and sent out to the transmission path.
次に第2図の送信系に対応する受信系の構成について第
3図を用いて説明する。伝送路から供給されたDPCM
符号データ列は同期、ID分離回路9及びバッファメモ
リ17に入力される。同期、ID分離回路9で分離され
た同期データはバッファメモリ17へ供給され、該メモ
リ17のデータ取込タイミングを決定する。また、該回
路9で分離されたID中の前述の識別データはコントロ
ール回路2′ に供給され、該コントロール回路2′
の出力するスイッチSW4.SW5の制御タイミングを
決定する。また、このコントロール回路2′ の出力を
用いてバッファメモリ17も制御され、バッファメモリ
17からは3〜5ビツトのパラレルデータが所定のタイ
ミングで順次出力される。Next, the configuration of the receiving system corresponding to the transmitting system shown in FIG. 2 will be explained using FIG. 3. DPCM supplied from transmission line
The code data string is input to the synchronization and ID separation circuit 9 and the buffer memory 17. The synchronization data separated by the synchronization/ID separation circuit 9 is supplied to the buffer memory 17, and the timing for data acquisition of the memory 17 is determined. Further, the aforementioned identification data in the ID separated by the circuit 9 is supplied to the control circuit 2'.
The output switch SW4. Determine the control timing of SW5. Further, the buffer memory 17 is also controlled using the output of the control circuit 2', and 3 to 5 bit parallel data is sequentially outputted from the buffer memory 17 at a predetermined timing.
スイッチSW4はバッファメモリ17の出力データをそ
のビット数、即ち第1図のa、 b、 cいずれの領域
の画素に対応する符号であるかによって適宜3つのDP
CM復号テーブル3a、 3b、 3cのいずれかに供
給する。復号テーブル3a、 3b、 3cのいずれか
の出力する復号値はスイッチSW5から出力値Xoとし
て出力される。このスイッチSW5の出力は所定期間遅
延する機能を有する前値予測器5a、 5b、 5
cを介して各復号テーブル3a、 3b。The switch SW4 sends the output data of the buffer memory 17 to three DPs as appropriate depending on the number of bits of the data, that is, the code corresponding to the pixel in the area a, b, or c in FIG.
It is supplied to one of the CM decoding tables 3a, 3b, and 3c. The decoded value output from any one of the decode tables 3a, 3b, and 3c is output from the switch SW5 as an output value Xo. Previous value predictors 5a, 5b, 5 have a function of delaying the output of this switch SW5 for a predetermined period.
c through each decoding table 3a, 3b.
3cに帰還される。従って、スイッチSW4に入力され
る符号化コードのビット数が3〜5ビツトのいずれの場
合でも各復号テーブル3a、 3b、 3cの全てに必
ず前値の復号値が供給されており、連続してDPCM復
号を行うことが可能である。例えばスイッチSW4に入
力されている符号化コードと、前値予測器5a、 5b
、 5cから出力されている復号値とが第1図中の異な
る領域の画素に対応する場合でも復号値が得られる。Returned to 3c. Therefore, regardless of whether the number of bits of the encoded code input to the switch SW4 is 3 to 5 bits, the previous decoded value is always supplied to each decoding table 3a, 3b, and 3c, and the decoded value is continuously supplied. It is possible to perform DPCM decoding. For example, the encoded code input to the switch SW4 and the previous value predictors 5a and 5b
, 5c correspond to pixels in different areas in FIG. 1, the decoded values can be obtained.
上述の如き構成の符号化復号化装置にあっては画面の中
央部分の領域内の画素に対応する符号化コードに多くの
ビット数を割当て、画面の周辺部分の領域内の画素に対
応する符号化コードに少なくビット数を割当てることに
より、同一のデータ量では視覚上高画質の画像が伝送で
き、視覚上画質が同一の画像については少ないデータ量
で伝送することが可能である。In the encoding/decoding device configured as described above, a large number of bits are allocated to encoding codes corresponding to pixels in the central area of the screen, and codes corresponding to pixels in the peripheral area of the screen are assigned a large number of bits. By allocating a smaller number of bits to the encoded code, it is possible to transmit visually high-quality images with the same amount of data, and it is possible to transmit images with the same visual quality with a smaller amount of data.
また、異なるビット数で符号化を行う画素間でもDPC
M符号化を行える構成とし、DPCM符号化のリセット
回数が増加することがな(、これに伴う伝送データ量の
増加も発生しない。In addition, DPC
The configuration is such that M encoding can be performed, so that the number of resets for DPCM encoding does not increase (and the amount of transmitted data does not increase accordingly).
次に本発明の他の実施例について説明する。第4図は本
発明の他の実施例としての符号化装置を含む送信系の構
成を示す図、第5図は第4図の送信系に対応する受信系
の構成を示す図であり、第4図、第5図に於いて第2図
、第3図と同様の構成要素については同一番号を付しで
ある。Next, other embodiments of the present invention will be described. FIG. 4 is a diagram showing the configuration of a transmitting system including an encoding device as another embodiment of the present invention, and FIG. 5 is a diagram showing the configuration of a receiving system corresponding to the transmitting system in FIG. Components in FIGS. 4 and 5 that are similar to those in FIGS. 2 and 3 are designated by the same numbers.
第2図、第3図に係る前述の実施例では各領域a。In the embodiments described above with reference to FIGS. 2 and 3, each area a.
b、 c毎に単独のDPCMループを動作させ、これら
ループの切換え時に前標本値に係る局部復号値に授受に
ついても前値予測器を切換えていた。A separate DPCM loop is operated for each of b and c, and when these loops are switched, the previous value predictor is also switched for receiving and receiving locally decoded values related to the previous sample value.
これに対して第4図、第5図に係る実施例では、前値予
測器を3種類のDPCMループに対し、1系統の前値予
測器で対応する構成としている。すなわち入力信号Xi
はスイッチSWIにより符号化テーブル4a、 4b、
4cのいずれかで符号化され、各テーブルの出力する
局部復号値が前値予測器6で択一的に用いられて、1つ
の予測値を得る。この予測値(8ビツト)はいずれの符
号化テーブルに対しても同一であり、予測器6の出力す
る予測値は各テーブル4a、4b、4cの全てに供給さ
れる。In contrast, in the embodiments shown in FIGS. 4 and 5, one system of prior value predictors corresponds to three types of DPCM loops. That is, the input signal Xi
are encoded tables 4a, 4b,
4c, and the local decoded values output from each table are selectively used in the previous value predictor 6 to obtain one predicted value. This predicted value (8 bits) is the same for all encoding tables, and the predicted value output from the predictor 6 is supplied to all of the tables 4a, 4b, and 4c.
また第5図に於いて、スイッチSW5から出力される復
号値は単一の前値予測器5によって所定期間遅延され予
測値とされて各復号テーブル3a、 3b。Further, in FIG. 5, the decoded value output from the switch SW5 is delayed by a predetermined period of time by a single previous value predictor 5, and then converted into a predicted value and sent to each decoding table 3a, 3b.
3cに入力される。3c.
第4図、第5図の実施例に於いても、第2図、第3図の
実施例と同様の効果が得られ、回路構成としては更に簡
略化できる。In the embodiments shown in FIGS. 4 and 5, the same effects as in the embodiments shown in FIGS. 2 and 3 can be obtained, and the circuit configuration can be further simplified.
第6図は本発明の更に他の実施例としての符号化装置を
含む送信系のブロック図であり、第7図は第6図に対応
する受信系のブロック図である。第6図、第7図に於い
ても第1図、第2図と同様の構成要素には同一番号を付
している。FIG. 6 is a block diagram of a transmitting system including an encoding device as still another embodiment of the present invention, and FIG. 7 is a block diagram of a receiving system corresponding to FIG. 6. In FIGS. 6 and 7, the same components as in FIGS. 1 and 2 are designated by the same numbers.
第6図に於いて、31は8ビツトの標本値と8ビツトの
予測値に加え更に領域a、 b、 cのいずれかを示
す2ビツトのデータを入力とするルックアップテーブル
で、第4図のスイッチSWI、SW2、テーブル4a、
4b、 4c及び前値予測値6の予測値選択機能を含
むものである。即ち、このルックアップテーブル31は
複合DPCMテーブルとして作用し、出力としては実効
3〜5ビツトの符号化コード及び8ビツトの局部復号値
を得る。前値予測器32はこのテーブル31の出力する
局部復号値を所定期間遅延して予測値としてテーブル3
1の入力とする。In Fig. 6, numeral 31 is a lookup table that receives as input an 8-bit sample value, an 8-bit predicted value, and 2-bit data indicating one of areas a, b, or c. switches SWI, SW2, table 4a,
4b, 4c, and a predicted value selection function for the previous value predicted value 6. That is, this look-up table 31 functions as a composite DPCM table, and outputs an effective 3- to 5-bit encoded code and an 8-bit locally decoded value. The previous value predictor 32 delays the local decoded value output from the table 31 for a predetermined period and uses it as a predicted value in the table 3.
1 input.
複合D P CMテーブル31は入力標本値Xiが領域
a内の画素に対応する場合にはコントロール回路2から
の2ビツトデータに従い第2図、第4図のテーブル4a
と同一の出力を行い、同様に領域す内の画素に対応する
標本値が入力されている時にはテーブル4b、領域C内
の画素に対応する標本値が入力されている時にはテーブ
ル4cと同一の出力を行う。When the input sample value Xi corresponds to a pixel in the area a, the composite D P CM table 31 is set to table 4a in FIGS. 2 and 4 according to the 2-bit data from the control circuit 2.
Similarly, when the sample value corresponding to the pixel in area C is input, the output is the same as table 4b, and when the sample value corresponding to the pixel in area C is input, the output is the same as table 4c. I do.
また第7図に於いて33で示すルックアップテーブルは
バッファメモリ17からの実効3〜5ビツトの符号化コ
ードと、コントロール回路2′ の出力する2ビツトの
制御コードと、8ビツトの予測値(前値復号値)が入力
され、8ビツトの復号値を出方する。コントロール回路
2′ は前述した識別データに伴い、符号化コードの対
応する画素の属する領域を示す2ビツトのコードをテー
ブル33に入力しており、このコードに伴いテーブル3
3は第5図のテーブル3a、 3b、 3cのいずれか
と同一の復号値を出力する。即ち、テーブル31は複合
DPCM 復号テーブルとして作用する。In addition, the look-up table indicated by 33 in FIG. The previous decoded value) is input and an 8-bit decoded value is output. Along with the above-mentioned identification data, the control circuit 2' inputs a 2-bit code indicating the area to which the pixel corresponding to the encoded code belongs to the table 33.
3 outputs the same decoded value as any of tables 3a, 3b, and 3c in FIG. That is, table 31 acts as a composite DPCM decoding table.
第7図、第8図の実施例でも既述の実施例と同様の効果
を得る。またルックアップテーブルのメモリ容量として
は大規模なものが必要となるが、処理時間としては極め
て短時間の処理が可能であり、特に高速処理の必要な高
データレートの画像信号、例えばHDTV信号の処理に
適している。The embodiments shown in FIGS. 7 and 8 also provide the same effects as the previously described embodiments. Also, although the look-up table requires a large memory capacity, it can be processed in an extremely short time, especially for high-data-rate image signals that require high-speed processing, such as HDTV signals. suitable for processing.
以上説明した様に、本発明によれば各画面の中央部の画
素については符号化ビット数を大ならしめ、周辺部の画
素については符号化ビット数を小ならしめることにより
、伝送するデータ量が少なく、かつ視覚上高画質の画像
の伝送が可能となった。As explained above, according to the present invention, the amount of data to be transmitted is increased by increasing the number of encoding bits for pixels in the center of each screen and decreasing the number of encoding bits for pixels in the peripheral area. This makes it possible to transmit images with low visual quality and high visual quality.
第1図は本発明の実施例の考え方を説明するための概念
図、
第2図は本発明の一実施例としての符号化装置を含む送
信系の構成を示すブロック図、
第3図は第2図の送信系に対応する受信系の構成を示す
ブロック図、
第4図は本発明の他の実施例としての符号化装置を含む
送信系の構成を示すブロック図、第5図は第4図の送信
系に対応する受信系の構成を示すブロック図、
第6図は本発明の更に他の実施例としての符号化装置を
含む送信系の構成を示すブロック図、第7図は第6図の
送信系に対応する受信系の構成を示すブロック図、
第8図は従来のDPCM符号器の構成例を示す図である
。
図中、a、 b、 cは夫々第3、第2、第1の領域、
SWI〜SW5は夫々スイッチ、2はコントロール回路
、4a、 4b、 4cはDPCMテーブル、6. 6
a。
6b、 6c、 34は前値予測器、3■は複合DPC
Mテーブルである。FIG. 1 is a conceptual diagram for explaining the concept of an embodiment of the present invention. FIG. 2 is a block diagram showing the configuration of a transmission system including an encoding device as an embodiment of the present invention. 2 is a block diagram showing the configuration of a receiving system corresponding to the transmitting system in FIG. 2, FIG. 4 is a block diagram showing the configuration of a transmitting system including an encoding device as another embodiment of the present invention, and FIG. 6 is a block diagram showing the configuration of a receiving system corresponding to the transmitting system shown in FIG. 6. FIG. FIG. 8 is a block diagram showing the configuration of a receiving system corresponding to the transmitting system in the figure. FIG. 8 is a diagram showing an example of the configuration of a conventional DPCM encoder. In the figure, a, b, and c are the third, second, and first regions, respectively.
SWI to SW5 are switches, 2 is a control circuit, 4a, 4b, and 4c are DPCM tables, 6. 6
a. 6b, 6c, 34 are previous value predictors, 3■ is composite DPC
This is an M table.
Claims (3)
画素の符号化ビット数を、該第1の領域に比し画面の端
部に位置する第2の領域に於ける各画素の符号化ビット
数より大ならしめることを特徴とする高能率符号化装置
。(1) The number of encoding bits of each pixel in the first area located at the center of each screen is compared to that of each pixel in the second area located at the edge of the screen. A high-efficiency encoding device characterized in that the number of encoding bits is larger than that of a pixel.
第3の領域に於ける各画素の符号化ビット数を、前記第
2の領域に於ける各画素の符号化ビット数を小ならしめ
ることを特徴とする特許請求の範囲第(1)項記載の高
能率符号化装置。(2) The number of encoding bits of each pixel in a third area located further toward the edge of the screen compared to the second area is the number of encoding bits of each pixel in the second area. 2. A high-efficiency encoding device according to claim 1, wherein:
を用いて前記第2または第1の領域内の画素の予測値を
演算可能な予測符号化手段により各画素の符号化を行う
特許請求の範囲第(1)項記載の高能率符号化装置。(3) Each pixel is encoded by a predictive encoding means capable of calculating a predicted value of a pixel in the second or first region using the locally decoded value of the pixel in the first or second region. A high-efficiency encoding device according to claim (1).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63225735A JPH0273793A (en) | 1988-09-08 | 1988-09-08 | High efficient coding device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63225735A JPH0273793A (en) | 1988-09-08 | 1988-09-08 | High efficient coding device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0273793A true JPH0273793A (en) | 1990-03-13 |
Family
ID=16834008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63225735A Pending JPH0273793A (en) | 1988-09-08 | 1988-09-08 | High efficient coding device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0273793A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1318682A3 (en) * | 1995-03-10 | 2004-12-08 | Sharp Kabushiki Kaisha | Image encoder and image decoder |
JP2008035635A (en) * | 2006-07-28 | 2008-02-14 | Toshiba Mitsubishi-Electric Industrial System Corp | Power receiving and distributing board |
EP2199973A3 (en) * | 1997-06-09 | 2010-09-08 | Seiko Epson Corporation | An image processing apparatus and method, and an image evaluation device and method |
JP2010271343A (en) * | 2009-05-19 | 2010-12-02 | Renesas Electronics Corp | Display driving device and method of operating the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6057770A (en) * | 1983-09-08 | 1985-04-03 | Matsushita Electric Ind Co Ltd | Method for modulating differential pulse code of picture |
JPS62220082A (en) * | 1986-03-20 | 1987-09-28 | Fujitsu Ltd | Picture encoding device |
JPH0256186A (en) * | 1988-08-22 | 1990-02-26 | Matsushita Electric Ind Co Ltd | Moving picture encoder |
-
1988
- 1988-09-08 JP JP63225735A patent/JPH0273793A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6057770A (en) * | 1983-09-08 | 1985-04-03 | Matsushita Electric Ind Co Ltd | Method for modulating differential pulse code of picture |
JPS62220082A (en) * | 1986-03-20 | 1987-09-28 | Fujitsu Ltd | Picture encoding device |
JPH0256186A (en) * | 1988-08-22 | 1990-02-26 | Matsushita Electric Ind Co Ltd | Moving picture encoder |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1318682A3 (en) * | 1995-03-10 | 2004-12-08 | Sharp Kabushiki Kaisha | Image encoder and image decoder |
EP2199973A3 (en) * | 1997-06-09 | 2010-09-08 | Seiko Epson Corporation | An image processing apparatus and method, and an image evaluation device and method |
US8553285B2 (en) | 1997-06-09 | 2013-10-08 | Seiko Epson Corporation | Image processing apparatus, an image processing method, a medium on which an image processing control program is recorded, an image evaluation device, an image evaluation method and a medium on which an image evaluation program is recorded |
US8681380B2 (en) | 1997-06-09 | 2014-03-25 | Seiko Epson Corporation | Image processing apparatus, an image processing method, a medium on which an image processing control program is recorded, an image evaluation device, an image evaluation method and a medium on which an image evaluation program is recorded |
US8867099B2 (en) | 1997-06-09 | 2014-10-21 | Seiko Epson Corporation | Image processing apparatus, an image processing method, a medium on which an image processing control program is recorded, an image evaluation device, an image evaluation method and a medium on which an image evaluation program is recorded |
JP2008035635A (en) * | 2006-07-28 | 2008-02-14 | Toshiba Mitsubishi-Electric Industrial System Corp | Power receiving and distributing board |
JP2010271343A (en) * | 2009-05-19 | 2010-12-02 | Renesas Electronics Corp | Display driving device and method of operating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE40783E1 (en) | Adaptive variable-length coding and decoding methods for image data | |
US4663660A (en) | Compressed quantized image-data transmission technique suitable for use in teleconferencing | |
JP2000125297A (en) | Method for coding and decoding consecutive image | |
JP2886172B2 (en) | Signal coding | |
JPS61147689A (en) | Highly efficient tv signal encoding device | |
WO1991003128A1 (en) | Control system for encoding image | |
US4488175A (en) | DPCM Video signal processing technique with spatial subsampling | |
US4745474A (en) | Two resolution level DPCM system | |
US4780760A (en) | DPCM system with interframe motion indicator signal | |
JPH06225285A (en) | System provided with at least one coder for coding digital signal and at least one decoder for decoding digital signal and coder and decoder for use in such system | |
US4979187A (en) | Predictive coding device | |
JPH0273793A (en) | High efficient coding device | |
JPS634784A (en) | High efficient coding device | |
JPH07107464A (en) | Picture encoding device and decoding device | |
WO1987004032A1 (en) | Method of transmitting a video signal in sampled form | |
JPH01205670A (en) | Picture signal encoding system | |
JPS62266989A (en) | Highly efficient encoder | |
JPH04352591A (en) | Image data compressing circuit | |
JPS60227582A (en) | Still picture transmission system | |
JPH0378383A (en) | High efficiency encoding device for television signal | |
JPH06225281A (en) | Television signal high efficiency encoder and its decoder | |
JPS6370681A (en) | Image compression system | |
JPS6269789A (en) | Encoding system between frames | |
JPH01135280A (en) | High-efficiency encoder | |
JPH02114768A (en) | Prediction coding device |