JPH0273440A - Evaluating method for memory - Google Patents
Evaluating method for memoryInfo
- Publication number
- JPH0273440A JPH0273440A JP63224463A JP22446388A JPH0273440A JP H0273440 A JPH0273440 A JP H0273440A JP 63224463 A JP63224463 A JP 63224463A JP 22446388 A JP22446388 A JP 22446388A JP H0273440 A JPH0273440 A JP H0273440A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- storage device
- rom
- data
- data stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 230000005856 abnormality Effects 0.000 claims abstract description 13
- 230000010365 information processing Effects 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 3
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 abstract description 5
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 abstract description 5
- 238000003745 diagnosis Methods 0.000 abstract description 3
- 238000004092 self-diagnosis Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000012795 verification Methods 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 2
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 1
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 1
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 1
- 241000567769 Isurus oxyrinchus Species 0.000 description 1
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は記憶装置の評価方法に係わり、特に短時間の内
に自己診断の対象たるRAM等の読み書き可能な記憶装
置のみならず、CP UとROMとの間のデータノ、ク
ス等の接続部分の自己診断をもしてしまう記憶装置の評
価方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for evaluating storage devices, and particularly relates to a method for evaluating storage devices, and is particularly applicable to not only read/write storage devices such as RAM, which are subject to self-diagnosis within a short period of time, but also CPU The present invention relates to an evaluation method for a storage device that also performs self-diagnosis of the connection parts such as data nodes and boxes between the ROM and the ROM.
「従来の技術」
例えば、複写機やファクシミリ装置等の情報処理装置で
はRAM (ランダム・アクセス・メモ・す〉やROM
(リード・オンリ・メモリ)を記憶装置とし用い、こ
れらにマイクロコンピュータ(CPU)を接続して様々
な制御を行わせている。"Prior art" For example, in information processing devices such as copying machines and facsimile machines, RAM (random access memo storage) and ROM
(read-only memory) is used as a storage device, and a microcomputer (CPU) is connected to these to perform various controls.
第4図に示したのはかかる場合の代表的な構成であり、
ROMl0Iに:まこの装置全体の制御を司るプログラ
ムが格納されていて、CPU I 02からの指示に応
じて適宜に読み出されるようになっている。RAM10
3は、図示しない他の構成部材から到来する処理データ
を一時的!こ貯えておき、CPU 102からの指示に
応じて加工等をするための読み書き可能な記憶装置であ
る。What is shown in FIG. 4 is a typical configuration in such a case,
A program for controlling the entire Mako device is stored in the ROM I0I, and is read out as appropriate in response to instructions from the CPU I02. RAM10
3 temporarily stores processing data coming from other components (not shown). This is a readable and writable storage device for storing the information and processing it in accordance with instructions from the CPU 102.
「発明が解決しようとする課題」
ところで、例えば情報処理装置等の動作開始の場合のイ
ニシャルチエツクや一定期間毎の保守作業時においては
、RAMの基本機能を確認するために自己診断(Dia
gnostic) をすることがある。"Problem to be Solved by the Invention" By the way, for example, during an initial check when starting the operation of an information processing device, or during maintenance work at regular intervals, a self-diagnosis (Diagnostics) is used to check the basic functions of the RAM.
Gnostic).
ここに自己診断とは、外部装置を用いずに、自らに実装
されている機器・機能を用いてRAM等の機能fll
Mnをすることをいう。このような自己診断の場合には
、所定のパターンデータとして例えば00 H(000
00000) 55 H(01010101)
、A A H(10101010) F F H(1
1111111)をRA Mの全メモリ領域に順次書き
込み、CPU等の比較手段によりベリファイして自己診
断を行っていた。Self-diagnosis here refers to checking the functions of RAM, etc. using devices and functions installed in the device itself, without using external devices.
It means to do Mn. In the case of such self-diagnosis, for example, 00H (000
00000) 55 H (01010101)
, A A H (10101010) F F H (1
1111111) were sequentially written into all memory areas of the RAM, and verified by comparison means such as a CPU for self-diagnosis.
しかしながら従来の方法では次のような欠点があった0
(1)OOH等の4種類のデータを書き込んでチエツク
するため、時間がかかりすぎていた。However, the conventional method has the following drawbacks: (1) It takes too much time to write and check four types of data such as OOH.
(2)第4図の場合では、ROM 10・l自体のメモ
リ機能は予めチエツクサム等を用いて診断済みとなって
いるにもかかわらず、ROMl0IとCPU102との
接続部分(つまり、接続バス等)の診断をすることがで
きなかった。(2) In the case of Fig. 4, although the memory function of the ROM 10.l itself has been diagnosed in advance using a checksum etc., the connection between the ROM 10.l and the CPU 102 (that is, the connection bus, etc.) I was unable to make a diagnosis.
(3)上述の0OH155H等の診断用のデータを作成
して例えばCP口内部に保持しておく必要があり、その
ために余分なメモリ領域を要していた。(3) It is necessary to create diagnostic data such as the above-mentioned 0OH155H and store it, for example, inside the CP port, which requires an extra memory area.
(4)例えば第5図に示すように、RAM103の全領
域が診断対象である場合に、アドレスバスの最上位ビッ
トが誤接続された状態であるとする。(4) For example, as shown in FIG. 5, when the entire area of the RAM 103 is to be diagnosed, it is assumed that the most significant bit of the address bus is erroneously connected.
すると、RAM103の上半分の領域は2度の読み書き
がなされ二重チエツクとなるものの、下半分については
読み書きがされず未診断状態となってしまう。すなわち
、上半分のチエツクはされるものの、下半分のチエツク
がされないことになってしまい、ベリファイしてもRA
Mの異常を発見することができなかった。Then, although the upper half of the RAM 103 is read and written twice, resulting in a double check, the lower half is not read or written, resulting in an undiagnosed state. In other words, although the upper half is checked, the lower half is not checked, and even after verification, the RA
It was not possible to discover any abnormality in M.
この発明はかかる事情に鑑みてなされたものであって、
その目標とするところは上述した欠点を除去した記憶装
置の評価方法を提供することにある。This invention was made in view of such circumstances, and
The aim is to provide a storage device evaluation method that eliminates the above-mentioned drawbacks.
「課題を解決するための手段」
情報処理装置等の装置全体の制御を司るプログラムを格
納するROM内にプログラムとして機能しない所定パタ
ーンのデータが存在する場合に、この所定パターン部分
に予め乱数データを書き込む第1の工程と、処理データ
を一時的に格納するRAM等の読み書き可能な記憶装置
にROMに格納された全データを転送して書き込む第2
の工程と、転送元のROMの格納データと転送先の記憶
装置の格納データとの一致を確認する第3の工程と、第
3の工程でROMの格納データと記1.@装置の格納デ
ータとが一致したなら一致信号を発生する第4の工程と
、第3の工程でRO〜丁の格納データと記憶装置の格納
データとが一致しないなる、第2の所定パターンデータ
を記憶装置に書き込むと共に適宜の他の記憶装置に格納
しておき、再度記憶装置と他の記憶装置との一致を確認
後、一致したなら記憶装置以外の部材に異常があると判
断し、一致しないなら記憶装置に異常があると判断する
第5の工程とを具備したものである。"Means for Solving the Problem" When there is a predetermined pattern of data that does not function as a program in a ROM that stores a program that controls the entire device such as an information processing device, random number data is inserted in advance into this predetermined pattern portion. A first step of writing, and a second step of transferring and writing all the data stored in the ROM to a read/write storage device such as a RAM that temporarily stores the processed data.
a third step of confirming the match between the data stored in the transfer source ROM and the data stored in the transfer destination storage device; and a third step in which the data stored in the ROM is checked. @A fourth step of generating a match signal if the data stored in the device match; and a second step of generating second predetermined pattern data in which the data stored in RO~D and the data stored in the storage device do not match in the third step. is written to the storage device and stored in an appropriate other storage device, and after confirming that the storage device matches the other storage device again, if they match, it is determined that there is an abnormality in a member other than the storage device, and a match is made. If not, it is determined that there is an abnormality in the storage device.
「実施例」 以下、本発明を図示の実施例に基づいて説明する。"Example" Hereinafter, the present invention will be explained based on illustrated embodiments.
第1図は本発明の動作を示す流れ図であり、第2図は本
発明の動作を適用する記憶装置の要部を示すブロック図
である。FIG. 1 is a flowchart showing the operation of the present invention, and FIG. 2 is a block diagram showing the main parts of a storage device to which the operation of the present invention is applied.
第2図に示したROMIは、情報処理装置等の装置全体
(図示せず)の制御を司っているプログラムを格納して
おり、本来のプログラムに必要でない残りの領域には乱
数データが格納されている。The ROMI shown in Figure 2 stores a program that controls the entire device (not shown) such as an information processing device, and random number data is stored in the remaining area that is not necessary for the original program. has been done.
つまり、このROM lの本来のプログラム領域には「
0と1.との数1直が見掛は上ランダムに配列されたプ
ロクラムデータが格納され、本来のプログラム領域以外
j二は乱数データが格納されているので、結局全領域に
髄々に配列された乱数データ的な「0と1」とからなる
データが格納されていることになる。In other words, the original program area of this ROM l contains "
0 and 1. The program data that appears to be randomly arranged is stored in the number 1 shift, and the random number data is stored in areas other than the original program area, so in the end, the random number data is arranged perfectly in the entire area. This means that data consisting of ``0's and 1'' is stored.
ROMIには、各種のデータを一時的に格納するRAM
2が接続されていて、ROM 1から読み出されたデー
タが格納される。ROMI is a RAM that temporarily stores various data.
2 is connected, and data read from ROM 1 is stored therein.
そして、ROM1からRAM2に転送されたデータはC
PU等からなるベリファイ部3で比較される。The data transferred from ROM1 to RAM2 is C
The verification unit 3, which includes a PU, etc., compares the data.
次に、以上のように構成されている記憶装置の動作を第
11fflに示す流れ図によって説明する。Next, the operation of the storage device configured as described above will be explained with reference to the flowchart shown in the 11th ffl.
まず、予めROMIの全領域に「意味のあるプログラム
」が格納されているか否かを確認する(ステップ■)。First, it is checked in advance whether a "meaningful program" is stored in the entire area of the ROMI (step 2).
ここに「意味のあるプログラム」とは情報処理装置の制
御用のプログラムをいい、これに対し「意味のない(無
意味な)プログラム」とは例えば’00000000
=のようjご全てrQ、の所定のパターンを形成してい
ることをいう。そして、無意味な所定のパターンく例え
ば「0OJ) があればその所定のパターンの全領域
:こ渡って乱数データを書き込み(ステップ■)、無意
味な所定のパターンがなければ特に乱数データを書き込
まない(ステップ■;N)。Here, a "meaningful program" refers to a program for controlling an information processing device, whereas a "meaningless (meaningless) program" is, for example, '00000000.
This means that a predetermined pattern of all j and rQ is formed, such as =. Then, if there is a meaningless predetermined pattern such as "0OJ", random number data is written across the entire area of the predetermined pattern (step ■), and if there is no meaningless predetermined pattern, random number data is written in particular. No (step ■; N).
次いで、CPUの指示でROMIの格納データをRAM
2に転送するくステップ■)。このときRA M 2の
領域に比べROMIの領域が狭い場合には、第3図に示
すようにROM 1の格納内容(意味のあるプログラム
)をRAM2の第1の領域2a〜第5の領域2eまでに
渡って繰り返して転送し、RAM2内の全ての格納領域
に渡って意味のあるデータが一時的に格納されるように
する(ステップ■)。Next, the data stored in the ROMI is transferred to the RAM according to instructions from the CPU.
Step 2). At this time, if the area of ROMI is narrower than the area of RAM 2, the contents stored in ROM 1 (meaningful programs) are stored in the first area 2a to fifth area 2e of RAM 2, as shown in FIG. The data is transferred repeatedly until the meaningful data is temporarily stored in all the storage areas in the RAM 2 (step 2).
更に、以上のようにしてデータ転送が終了したならベリ
ファイ部3によりROMIとRAM2とにそれぞれ格納
されているデータが一致をしてしするか否かの確言忍を
する(ステップ■:■)。Furthermore, when the data transfer is completed as described above, the verification unit 3 verifies whether or not the data stored in the ROMI and RAM 2 respectively match (step 2: 2).
もし、一致していれば「一致(OK>信号コを出力する
(ステップ■)。このようにこれまてのステップ■〜■
では、所定のパターン(例えば、00H1,へ、へH等
)を使用しないので自己診断に費やす時間を減らすこと
が可能となり、保守等の場合でも通常はステップ■〜■
で終了するのがほとんどである。If they match, "Match (OK> Output signal (step ■)". In this way, the previous steps ■ ~ ■
Since this method does not use a predetermined pattern (for example, 00H1, to, toH, etc.), it is possible to reduce the time spent on self-diagnosis, and even in the case of maintenance etc., steps
Most of the time it ends with.
また、もしROMIの内容とRA M 2の内容とが一
致していなければ、前述のように従来の診断方法をとる
べく roooooooo J、r 10101010
J等を順次入力しベリファイしつつ確認していく (
ステップ■)。この場合にはCPUでrooooooo
cl J等を作成するようにすればよい。Also, if the contents of ROMI and RAM 2 do not match, use the conventional diagnostic method as described above.
Enter J etc. one after another and check while verifying (
Step ■). In this case, the CPU performs rooooooooo
cl J etc. may be created.
そして、一致すれば(ステップ■;Y)RAMそのもの
には異常がないので、RAM以外の部材(例えばバス)
に異常があると判断しくステップO)、一致しなければ
(ステップ■;N)RAMに異常があると判断する(ス
テップ■)。If they match (step ■; Y), there is no problem with the RAM itself, so components other than the RAM (for example, the bus)
It is determined that there is an abnormality in the RAM (Step O), and if they do not match (Step ■; N), it is determined that there is an abnormality in the RAM (Step ■).
このように、単にRAMの自己診断ばかりではなく接続
部分の自己診断をも同時にしてしまうことが可能である
。In this way, it is possible to perform not only self-diagnosis of the RAM but also self-diagnosis of the connected parts at the same time.
なお、本実施例では記憶装置としてRA M O場合i
二ついて述べたが、例えばフロッピーディスクやハード
ディスク等の読み書き可能な記憶装置であれば本発明を
適用することができるのはもちろんである。Note that in this embodiment, in the case of RAMO as a storage device, i
As mentioned above, the present invention can of course be applied to any readable/writable storage device such as a floppy disk or a hard disk.
発明の効果」
以上述べように本発明によれば、予めROM内に格納さ
れている制御用プログラム領域ク(乱数的なデータ)を
使用するので診断に要する時間を短縮することができ、
また、RAMの異常のみならず、例えば接続バスの異常
をも検出することが可能となる。Effects of the Invention As described above, according to the present invention, since the control program area (random data) stored in advance in the ROM is used, the time required for diagnosis can be shortened.
Furthermore, it is possible to detect not only an abnormality in the RAM but also an abnormality in the connection bus, for example.
更に、診断用のデータとして既に完成しているROM内
のデータを用イルノテ「Oo」、rAAJ等の診断デー
タを新規に作る必要がなく、また格納する必要もない。Furthermore, there is no need to create or store new diagnostic data such as ``Oo'', rAAJ, etc. using already completed data in the ROM as diagnostic data.
また、第5図に示したような場合でも、上半分と下半分
とでは別の乱数データが格納されており、二重チエツク
をしているか否かを容易に判断することが可能となる。Further, even in the case shown in FIG. 5, different random number data are stored in the upper half and the lower half, making it possible to easily determine whether double checking is being performed.
第1図は本発明の記憶装置の評価方法の動作を示す流れ
図、第2図は本発明の記1■引の評価方法を適用する記
憶装置の要部構成図、第3図はROMの領域よりRA
Mの領域が広い場合に繰り返しデータ転送を行う概念図
、第4図は従来の記憶装置の要部を示すブロック図、第
5図は従来の自己診断での不都合な状態を示す概念図で
ある。
l・・・・・・ROM、2・・・・・・RAM。
3・・・・・・ベリファイ部。
出 顎 人 富士ゼロックス株式会社代 理 人
弁理士 山 内 海 雄地2図
地3図
^÷エニーりFIG. 1 is a flowchart showing the operation of the storage device evaluation method of the present invention, FIG. 2 is a diagram showing the main part of a storage device to which the evaluation method of the present invention is applied, and FIG. 3 is a ROM area. More RA
A conceptual diagram of repeated data transfer when the area of M is large, FIG. 4 is a block diagram showing the main parts of a conventional storage device, and FIG. 5 is a conceptual diagram showing an inconvenient state in conventional self-diagnosis. . l...ROM, 2...RAM. 3...Verify section. Representative of Fuji Xerox Co., Ltd. Patent attorney Kai Yamauchi
Claims (1)
納するROM内にプログラムとして機能しない所定パタ
ーンのデータが存在する場合に、この所定パターン部分
に予め乱数データを書き込む第1の工程と、 処理データを一時的に格納するRAM等の読み書き可能
な記憶装置に、上記ROMに格納された全データを転送
して書き込む第2の工程と、転送元の上記ROMの格納
データと転送先の記憶装置の格納データとの一致を確認
する第3の工程と、 上記第3の工程で上記ROMの格納データと記憶装置の
格納データとが一致したなら、一致信号を発生する第4
の工程と、 上記第3の工程で上記ROMの格納データと記憶装置の
格納データとが一致しないなら、第2の所定パターンデ
ータを記憶装置に書き込むと共に適宜の他の記憶装置に
格納しておき、再度上記記憶装置と他の記憶装置との一
致を確認後、一致したなら上記記憶装置以外の部材に異
常があると判断し、一致しないなら上記記憶装置に異常
があると判断する第5の工程 とを具備したことを特徴とする記憶装置の評価方法。[Scope of Claims] When there is data of a predetermined pattern that does not function as a program in a ROM that stores a program that controls the entire device such as an information processing device, a first method for writing random number data in advance into the predetermined pattern portion. A second step of transferring and writing all the data stored in the ROM to a read/write storage device such as a RAM that temporarily stores the processing data, and a second step of transferring and writing all the data stored in the ROM as the transfer source. a third step of confirming a match with the data stored in the destination storage device; and a fourth step of generating a match signal if the data stored in the ROM and the data stored in the storage device match in the third step.
If the data stored in the ROM and the data stored in the storage device do not match in the third step, write the second predetermined pattern data to the storage device and store it in another appropriate storage device. After confirming again whether the storage device matches the other storage device, if they match, it is determined that there is an abnormality in a member other than the storage device, and if they do not match, it is determined that there is an abnormality in the storage device. A method for evaluating a storage device, comprising the steps of:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63224463A JPH0273440A (en) | 1988-09-09 | 1988-09-09 | Evaluating method for memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63224463A JPH0273440A (en) | 1988-09-09 | 1988-09-09 | Evaluating method for memory |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0273440A true JPH0273440A (en) | 1990-03-13 |
Family
ID=16814181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63224463A Pending JPH0273440A (en) | 1988-09-09 | 1988-09-09 | Evaluating method for memory |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0273440A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011125374A (en) * | 2009-12-15 | 2011-06-30 | Daito Giken:Kk | Game table |
-
1988
- 1988-09-09 JP JP63224463A patent/JPH0273440A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011125374A (en) * | 2009-12-15 | 2011-06-30 | Daito Giken:Kk | Game table |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7299169B2 (en) | Device driver auto-load | |
JPH0273440A (en) | Evaluating method for memory | |
JPH048838B2 (en) | ||
JP2939414B2 (en) | Database Equivalent Processor for Dual Computer | |
JPS6146864B2 (en) | ||
US5146458A (en) | Data transfer checking system | |
JPH0677319A (en) | Programmable logic device | |
JP2701591B2 (en) | Self-diagnosis method for car telephone equipment | |
JPH0916483A (en) | Address bus testing device | |
JP2005301743A (en) | Testing method for testing device having master connected to a plurality of slaves through bus | |
JP3763182B2 (en) | Configuration ROM inspection method and apparatus | |
JP3314719B2 (en) | Flash EEPROM and its test method | |
JPS5856291A (en) | Self-diagnosing method of memory | |
JPS61846A (en) | Test method for normalness of memory contents | |
JPH04339399A (en) | Relief address analyzing circuit for memory tester | |
JPH01162300A (en) | Rom checking circuit testing system | |
JPH10333992A (en) | Flash memory write data and flash memory loading equipment | |
JP3173461B2 (en) | Pseudo-normal test circuit and pseudo-normal test method for memory patrol function | |
JP3060376U (en) | Memory device | |
JP2876606B2 (en) | Information processing device | |
JP2998282B2 (en) | Memory device | |
JP2547329B2 (en) | Lock data setting device | |
JPH0675014A (en) | Inspecting method for semiconductor integrated circuit device | |
JPH03130996A (en) | Initial setting system for eeprom | |
JPS63300322A (en) | System for preventing illegal use of paid program |