JPH0265570A - Gate pulse generating circuit - Google Patents

Gate pulse generating circuit

Info

Publication number
JPH0265570A
JPH0265570A JP63218147A JP21814788A JPH0265570A JP H0265570 A JPH0265570 A JP H0265570A JP 63218147 A JP63218147 A JP 63218147A JP 21814788 A JP21814788 A JP 21814788A JP H0265570 A JPH0265570 A JP H0265570A
Authority
JP
Japan
Prior art keywords
pulse
differentiating circuit
output
waveform
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63218147A
Other languages
Japanese (ja)
Inventor
Toshiaki Tanaka
利秋 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP63218147A priority Critical patent/JPH0265570A/en
Publication of JPH0265570A publication Critical patent/JPH0265570A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To obtain a stable gate pulse by inputting a flyback pulse from a flyback transformer to a base of a transistor(TR) via the 1st differentiating circuit, coupling the 2nd differentiating circuit with the output so as to clamp any of positive or negative output waveform. CONSTITUTION:A flyback pulse inputted from an input terminal 1 passes through a resistor R1 and differentiated by the 1st differentiating circuit comprising components C1 and R2 and fed to a base of a TR Q1. The collector potential of the TR Q1 forms a collector waveform of a rectangular wave pulse. The pulse signal formed in this way is outputted from the 2nd differentiating circuit comprising a capacitor C2 and a resistor R4 and a diode D1 cancels a pulse in opposite direction equivalent to a negative pulse and applies peak clamp. Since the output signal waveform is synchronized with the back porch of a composite video signal, the signal is extracted as a gate pulse from an output terminal 4.

Description

【発明の詳細な説明】 C産業上の利用分野〕 本発明はテレビジョン受像機において、安定したDCク
ランプをおこなうためのゲートパルスを生成する回路に
関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a circuit for generating gate pulses for stable DC clamping in a television receiver.

〔従来の技術〕[Conventional technology]

テレビジぢン受像機においては、RGBインタフェース
回路のRGB信号のDC(直流)レベルを一定に保持す
るために水平同期信号のバックポーチにゲートパルスを
与える必要があるが、従来は第3図に示すように、入力
端子lに入力する複合映像信号から同期分離回路2で水
平同期信号を抜き取り、次段の波形整形回路37波形整
形すると共にバックポーチのタイミングに合うように位
相をずらして、ゲートパルスを生成し、出力端子4より
出力していた。
In television receivers, it is necessary to apply a gate pulse to the back porch of the horizontal synchronizing signal in order to maintain the DC (direct current) level of the RGB signals of the RGB interface circuit constant. The synchronization separation circuit 2 extracts the horizontal synchronization signal from the composite video signal input to the input terminal l, and the waveform shaping circuit 37 in the next stage shapes the waveform and shifts the phase to match the timing of the back porch. was generated and output from output terminal 4.

第4図は第3図を具体化した回路であり、同期分離回路
2はコンデンサC1l、C12と抵抗1111.1?1
2゜R13およびトランジスタQllとで構成し、波形
整形回路3は抵抗R14,R15,R16とコンデンサ
C13゜C14,C15およびコイルLllとで構成し
ていた。
FIG. 4 is a circuit that embodies FIG. 3, and the synchronous separation circuit 2 includes capacitors C1l and C12 and a resistor 1111.1?1.
The waveform shaping circuit 3 was composed of resistors R14, R15, R16, capacitors C13, C14, C15, and coil Lll.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、上述の如く水平同期信号を利用してゲー
トパルスを得る方式では弱電界等で複合映像信号にノイ
ズが混入しているとき、あるいは複合映像信号が無いと
きなどにはDCクランプに用いるための安定したゲート
パルスを得ることができなかった。
However, with the method of obtaining gate pulses using the horizontal synchronization signal as described above, when noise is mixed into the composite video signal due to a weak electric field, or when there is no composite video signal, it is difficult to use for DC clamping. It was not possible to obtain a stable gate pulse.

また、黒画面の受像管を用いたテレビジョン受像機では
、複合映像信号が無くなると画面が暗くなるために電源
スィッチを切り忘れる等の問題があった。
Furthermore, in television receivers using black-screen picture tubes, there are problems such as forgetting to turn off the power switch because the screen becomes dark when the composite video signal disappears.

したがって、本発明では複合映像信号の強弱や有無に関
係なく、安定したゲートパルスを得ることができるゲー
トパルス生成回路を提供することを目的としている。
Therefore, an object of the present invention is to provide a gate pulse generation circuit that can obtain stable gate pulses regardless of the strength or presence of a composite video signal.

C課題を解決するための手段〕 本発明は上記の課題を解決するためになされたものであ
り、フライバックトランスよりのフライバックパルスを
第1の微分回路を介してトランジスタのベースに入力し
、同トランジスタの出力に第2の微分回路を結合すると
共に、同微分回路の出力波形の正負の何れか一方をクラ
ンプせしめてDCクランプ用パルス源として構成した。
Means for Solving Problem C] The present invention has been made to solve the above problem, and includes inputting a flyback pulse from a flyback transformer to the base of a transistor via a first differentiating circuit, A second differentiating circuit was connected to the output of the transistor, and either the positive or negative output waveform of the differentiating circuit was clamped to form a DC clamp pulse source.

〔作用〕[Effect]

上記構成によれば、フライバックパルスは第1の微分回
路を介してトランジスタのベースに入力され、ベース電
位が所定の値以下のとき同トランジスタはオフし、矩形
波の出力パルスを発生させるが、同パルスを第2の微分
回路を介して取り出し、正負からなる同出力波形のうち
水平同期信号のバックポーチとタイミング的に合わない
何れが一方をダイオードによりクランプすることにより
DCクランプ用パルス源としてのゲートパルスを生成す
ることができる。
According to the above configuration, the flyback pulse is input to the base of the transistor via the first differentiating circuit, and when the base potential is below a predetermined value, the transistor is turned off and a square wave output pulse is generated. The same pulse is taken out through a second differentiating circuit, and by clamping one of the positive and negative output waveforms that does not match the back porch of the horizontal synchronizing signal in timing with a diode, it can be used as a pulse source for DC clamping. A gate pulse can be generated.

〔実施例〕〔Example〕

以下、本発明の一実施例について第1図および第2図に
基づいて説明する。
An embodiment of the present invention will be described below with reference to FIGS. 1 and 2.

第1図はゲートパルスを生成する回路図で、フライバッ
クトランス(図示省略)から、例えば、電圧取り出し用
の1ターンコイル等により出力されるフライバンクパル
スを元にしてゲートパルスを生成するように構成してい
る。
Figure 1 is a circuit diagram for generating gate pulses, in which gate pulses are generated based on flybank pulses output from a flyback transformer (not shown), for example, by a one-turn coil for voltage extraction. It consists of

第1図の回路構成について説明すると、1はフライバッ
クパルスの入力端子で、同人力端子1とトランジスタQ
1のベース間には抵抗R1に直列に接続したコンデンサ
CIと接地抵抗R2とから成る第1の微分回路を介装し
ている。
To explain the circuit configuration in Fig. 1, 1 is the input terminal of the flyback pulse, the input terminal 1 and the transistor Q
A first differentiating circuit consisting of a capacitor CI connected in series with a resistor R1 and a grounding resistor R2 is interposed between the bases of the first differential circuit.

同トランジスタQ1のコレクタは負荷抵抗R3を介して
接地すると共にゲートパルスの出力端子4との間にコン
デンサC2と接地抵抗R4とから成る第2の微分回路を
介装し、同出力端子4寄りには陽極を接地したダイオー
ドDIの陰極を接続している。
The collector of the transistor Q1 is grounded via a load resistor R3, and a second differentiating circuit consisting of a capacitor C2 and a grounding resistor R4 is interposed between it and the output terminal 4 of the gate pulse. is connected to the cathode of a diode DI whose anode is grounded.

同トランジスタQlのエミッタは一電位のVee ii
源に接続している。
The emitter of the transistor Ql is at one potential Vee ii
connected to the source.

ツツいて、回路動作について第2図(a)〜 (e)と
合わせて説明すると、入力端子lから入力するフライバ
ックパルスは第2図(b)に示すような山形のパルス波
形で第2図(a)の複合映像信号の水平同期信号と同期
している。
To explain the circuit operation in conjunction with Figs. 2(a) to 2(e), the flyback pulse input from input terminal l has a chevron-shaped pulse waveform as shown in Fig. 2(b). It is synchronized with the horizontal synchronization signal of the composite video signal in (a).

このフライバンクパルスは抵抗R1を通り第1の微分回
路CI、 R2により微分され、トランジスタQ1のベ
ースに印加されるが、そのときのベース波形は第2図(
C)に示すようにフライバックパルスの立ち上がりと同
時にコンデンサC1に充電される充電波形電圧となり、
立ち下がり時(後部)には充電波形電圧とほぼ同じ大き
さの逆向きの放電波形電圧となっている。
This flybank pulse passes through the resistor R1, is differentiated by the first differentiating circuit CI, R2, and is applied to the base of the transistor Q1, but the base waveform at that time is shown in Figure 2 (
As shown in C), the charging waveform voltage is charged to the capacitor C1 at the same time as the flyback pulse rises,
At the time of falling (at the rear), the discharge waveform voltage is approximately the same magnitude as the charging waveform voltage, but in the opposite direction.

また、フライバックパルス入力がないときのベース電位
はOvで、トランジスタQlのエミッタは−電位のVe
e電源に接続されているため、ベース・エミッタ間には
電位差を有し、コレクタ・エミッタ間は導通状態にあり
、コレクタ電位はエミッタ電位とほぼ等しい一電位に保
持されている。
In addition, when there is no flyback pulse input, the base potential is Ov, and the emitter of the transistor Ql is - potential Ve.
Since it is connected to the e power source, there is a potential difference between the base and emitter, and the collector and emitter are in a conductive state, and the collector potential is held at one potential that is approximately equal to the emitter potential.

ところで、ベースに前記ベース波形の信号電圧が印加さ
れ、充電波形電圧から放電波形電圧に変わりベース電位
がエミッタ電位とほぼ等しくなるとトランジスタQ1は
オフし、第2図(d)に示すようにコレクタ電位はOv
まで立ち上がるが、ベース電位が上昇してエミッタ電位
よりも高くなると再びトランジスタQlはオンし、コレ
クタ電位はエミッタ電位とほぼ等しくなり第2図(d)
に示すような矩形波のパルスのコレクタ波形を形成する
By the way, when the base waveform signal voltage is applied to the base and the charging waveform voltage changes to the discharging waveform voltage and the base potential becomes almost equal to the emitter potential, the transistor Q1 is turned off and the collector potential decreases as shown in FIG. 2(d). is Ov
However, when the base potential rises and becomes higher than the emitter potential, the transistor Ql is turned on again, and the collector potential becomes almost equal to the emitter potential, as shown in Figure 2 (d).
Form a collector waveform of rectangular pulses as shown in .

このパルス信号は第2図(a)と (d)から明らかな
ように複合映像信号のバックポーチに同期している。
As is clear from FIGS. 2(a) and 2(d), this pulse signal is synchronized with the back porch of the composite video signal.

上述のように形成されたパルス信号はコンデンサC2と
抵抗R4とから成る第2の微分回路より出力されるが、
その出力波形は正負から成り、ダイオードD1は前記負
に相当する逆方向のパルスを打ち消すと共にピーククラ
ンプを行わせる役目をもっている。
The pulse signal formed as described above is output from the second differentiating circuit consisting of capacitor C2 and resistor R4.
The output waveform consists of positive and negative signals, and the diode D1 has the role of canceling out the negative pulse in the opposite direction and performing peak clamping.

逆方向のパルスを打ち消されてできた出力信号波形は第
2図(e)に示すとおり第2図(a)、の複合映像信号
のバックポーチに同期しているので出力端子4よりゲー
トパルスとして取り出すことができる。
The output signal waveform generated by canceling the pulse in the opposite direction is synchronized with the back porch of the composite video signal in FIG. 2(a), as shown in FIG. 2(e), so it is output from output terminal 4 as a gate pulse. It can be taken out.

なお、上記のフライバックパルスは常時出力していて複
合映像信号がある時はその複合映像信号の水平同期信号
と同期しているので、このフライバンクパルスを元にし
て生成されるゲートパルスは、複合映像信号のバックポ
ーチに絶えず同期したパルスにすることができ、安定し
たDCクランプをおこなうことができる。
The flyback pulse mentioned above is always output and when there is a composite video signal, it is synchronized with the horizontal synchronization signal of the composite video signal, so the gate pulse generated based on this flybank pulse is The pulse can be constantly synchronized with the back porch of the composite video signal, and stable DC clamping can be performed.

また、複合映像信号のないとき、あるいは弱電界で複合
映像信号が確実に得られない場合には当然のことながら
DCクランプの対象となるバックポーチは存在しないが
、実際には何らかのノイズ信号が発生しており、このノ
イズ信号を前述のフライバックパルスを元に生成したゲ
ートパルスにてクランプすることができるので受像管に
も何らかの信号が出力され、黒画面の受像管を多少とも
明るくすることができるので電源スィッチの切り忘れ防
止対策としても役に立つ。
In addition, when there is no composite video signal or when a composite video signal cannot be obtained reliably due to a weak electric field, there is naturally no back porch that is subject to DC clamping, but in reality some kind of noise signal is generated. Since this noise signal can be clamped with the gate pulse generated based on the flyback pulse mentioned above, some kind of signal is also output to the picture tube, making it possible to brighten the picture tube with a black screen to some extent. This is useful as a measure to prevent forgetting to turn off the power switch.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、複合映像信号の
強弱や有無に関係なく、フライバックパルスを元にして
ROB信号のDCレベルを一定に保持するための安定し
たゲートパルスを生成できるので、色彩的に安定した映
像を再生できる他、複合映像信号が無いときには上記ゲ
ートパルスにて、テレビジョン受像機内で発生するノイ
ズ信号をクランプするので黒画面の受像管を多少とも明
るくすることができ、複合映像信号が無くなったときに
発生し易い電源スィッチの切り忘れ防止対策としても役
に立つ。
As explained above, according to the present invention, it is possible to generate a stable gate pulse for keeping the DC level of the ROB signal constant based on the flyback pulse, regardless of the strength or presence of the composite video signal. In addition to being able to reproduce chromatically stable images, when there is no composite video signal, the noise signal generated within the television receiver is clamped using the gate pulse, making it possible to brighten the picture tube with a black screen to some extent. It is also useful as a measure to prevent forgetting to turn off the power switch, which tends to occur when the composite video signal is lost.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すゲートパルス生成の回
路図、第2図(a)〜(e)は同回路の動作説明のため
の波形図、第3図は従来のゲートパルス生成の回路図、
第4図は第3図の詳細な回路図である。 図中、1・・・・入力端子、4・・・−出力端子、ql
・・−・・トランジスタ、Dl・・・・・ダイオード、
CI、 C2−・−コンデンサ、R1−R4・・・・抵
抗、Vee ・−−一電源。 第3図 特許出願人  株式会社富士通ゼネラル第4図
Fig. 1 is a circuit diagram of gate pulse generation showing an embodiment of the present invention, Fig. 2 (a) to (e) are waveform diagrams for explaining the operation of the circuit, and Fig. 3 is a conventional gate pulse generation circuit diagram. circuit diagram,
FIG. 4 is a detailed circuit diagram of FIG. 3. In the figure, 1...input terminal, 4...-output terminal, ql
...-...Transistor, Dl...Diode,
CI, C2--Capacitor, R1-R4...Resistor, Vee--One power supply. Figure 3 Patent applicant Fujitsu General Ltd. Figure 4

Claims (1)

【特許請求の範囲】[Claims]  フライバックパルスを第1の微分回路を介してトラン
ジスタのベースに入力し、同トランジスタの出力に第2
の微分回路を結合すると共に、同微分回路の出力波形の
正負の何れか一方をクランプせしめてDCクランプ用パ
ルス源としたことを特徴とするゲートパルス生成回路。
The flyback pulse is input to the base of the transistor via the first differentiating circuit, and the second pulse is input to the output of the same transistor.
What is claimed is: 1. A gate pulse generation circuit comprising: a differentiating circuit; and clamping either a positive or negative output waveform of the differentiating circuit to serve as a pulse source for DC clamping.
JP63218147A 1988-08-31 1988-08-31 Gate pulse generating circuit Pending JPH0265570A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63218147A JPH0265570A (en) 1988-08-31 1988-08-31 Gate pulse generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63218147A JPH0265570A (en) 1988-08-31 1988-08-31 Gate pulse generating circuit

Publications (1)

Publication Number Publication Date
JPH0265570A true JPH0265570A (en) 1990-03-06

Family

ID=16715380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63218147A Pending JPH0265570A (en) 1988-08-31 1988-08-31 Gate pulse generating circuit

Country Status (1)

Country Link
JP (1) JPH0265570A (en)

Similar Documents

Publication Publication Date Title
GB2141564A (en) Synchronized switching regulator for a display system
JPH021436B2 (en)
JP2572794B2 (en) Method and circuit arrangement for generating a voltage with a triangular curve
JPH029504B2 (en)
EP0658045B1 (en) Timing of deflection waveform correction circuit
JPH0265570A (en) Gate pulse generating circuit
US3743774A (en) Synchronizing signal separation circuit
KR960008390B1 (en) Synchronizing pulse separator for video displaying apparatus
US3735038A (en) Means for superimposing a marker signal onto a composite video signal
US3764744A (en) Line time base in television receiver
US3763315A (en) Blanking circuits for television receivers
JPH067631Y2 (en) Video signal processing circuit
JPS5952589B2 (en) timing signal generator
US4581630A (en) Constant width burst gate keying pulse generator
JPS5814791B2 (en) Extraction pulse generator
JPH02121489A (en) Synchronous signal processing circuit for television signal
JP3633935B2 (en) Video display device to suppress line flicker by adaptive deinterlacing.
JPS6037594Y2 (en) Scanning line position detection synchronization circuit
US2541918A (en) Unidirectional power supply
KR900002812B1 (en) Frequency distinguishig circuit for horizanfal synchronizing signal
KR100251103B1 (en) Circuit for separating vertical synchronous signal from composite synchronous signal
KR800000349B1 (en) Burst gate pulse generator
JPS5765070A (en) Television receiver
JPH1098630A (en) Pulse shaping circuit
JPS61132874A (en) Crt display device