KR800000349B1

KR800000349B1 - Burst gate pulse generator

Info

Publication number: KR800000349B1
Application number: KR7700471A
Authority: KR
Inventors: 카알 센들웩 진
Original assignee: 에드워드 제이. 노오턴; 알 씨 에이 코오포레이숀
Priority date: 1977-02-26
Filing date: 1977-02-26
Publication date: 1980-04-26

Abstract

A burst gate pulse generator(50) for a gating signal separating a color synchronous burst reference signal from a color information of compound color video signal was composed of an input means supplying a horizontal synchronous pulse, a transistor switching meand having an output port coupled to an operation voltage and a common port and a resonance circuit(65) operated mutually with at least one of inductances coupled to the output port of the transistor switching means.

Description

Burst Gate Pulse Generator

제1도는 본 발명의 회로를 이용하는 칼라텔레비죤 수상기의 일부의 계통도.1 is a schematic diagram of a portion of a color television receiver using the circuit of the present invention.

제2-8도는 제1도의 회로동작의 이해를 위하여 보인 파형도.2-8 are waveform diagrams for understanding the circuit operation of FIG.

본 발명은 펄스 발생회로에 관한 것으로 특히 복합 칼라 텔레비죤 비데오 신호의 색도정보로부터 칼라동기 버어스트 기준신호를 분리시키는 게이팅 신호를 발생하는 회로에 관한 것이다.The present invention relates to a pulse generating circuit, and more particularly, to a circuit for generating a gating signal for separating a color synchronization burst reference signal from chromaticity information of a complex color television video signal.

미국에서 적용되는 NTSC(National Television System Committee)와 같은 칼라 텔레비죤 장치에서, 합성 칼라 텔레비죤 비데오 신호는 3.58MH의 억제된 칼라 반송파에서 변조된 칼라 정보위상과 진폭을 가지는 색도 성분과 명도 성분을 포함한다. 비데오 신호는 소거 기간중에 일어나는 동기펄스와 칼라 반송파와 동기관계에 있는 칼라 버어스트 기준신호를 포함한다. 그 버어스트 신호는 반송파 신호의 공지된 위상의 각 사이클에 의하여 나타나며 소거 기간중에 수평 동기 펄스후에 일어난다.In color television devices, such as the National Television System Committee (NTSC), which is applied in the United States, the composite color television video signal includes chromatic and brightness components with modulated color information phase and amplitude on a suppressed color carrier of 3.58 MH. The video signal includes a sync pulse and a color burst reference signal that is in sync with the color carrier during the erase period. The burst signal is represented by each cycle of the known phase of the carrier signal and occurs after the horizontal sync pulse during the erase period.

이려한 장치용 칼라 텔레비죤 수상기에서, 버어스트 성분은 비데오 신호의 나머지로부터 분리되어 칼라성분을 복조시키기 위하여 적당한 위상과 주파수의 기준신호를 제공한다. 버어스트와 색도신호 주파수를 포함하는 비데오 주파수 범위의 상부의 신호주파수를 증폭기에 인가하는 것은 버어스트 성분을 분리하는데 이용되어 왔다. 비데오 신호의 버어스트 기간과 동시성인 게이트 펄스로서 증폭기를 도전상태로 주기적으로 게이트시키므로서, 버어스트 성분은 인가된 신호의 나머지를 제외하고 분리된다.In the color television receiver for this device, the burst component is separated from the rest of the video signal to provide a reference signal of appropriate phase and frequency for demodulating the color component. Applying signal frequencies above the video frequency range, including the burst and chromatic signal frequencies, to the amplifier has been used to separate the burst components. Burst components are separated except the rest of the applied signal, by periodically gated the amplifier in a conductive state as a gate pulse that is concurrent with the burst period of the video signal.

적당한 시간이 정해진 버어스트 게이트 펄스는 텔레비죤 수상기의 수평편향 회로에 의하여 발생된 수평선 귀선펄스로부터 유도될 수 있다. 수평 동기펄스는 버어스트 성분과 고정된 시간관계로 비데오 신호내에 이미 존재하기 때문에 버어스트 게이트 펄스를 유도하도록 사용될 수 있다. 수평 동기 펄스로부터 유도된 버어스트 게이트 펄스는 귀선펄스가 예를 들어 수평 편향 회로내의 홀드 제어를 조정함으로써 버어스트 기간에 관하여 잘못 위치 선정되기 쉽기 때문에 어떤 경우에는 바람직하다. 홀드 제어를 통하여 수평회로의 조절은 귀선펄스의 시간, 진폭 혹은 형태에 바람직하지 않은 변화가 일어날 수 있으며 따라서 귀선펄스의 일부는 복합신호의 비데오 정보와 동시에 일어난다. 이러한 경우에, 게이트된 증폭기는 버어스트 성분뿐 아니라 비데오 정보의 일부를 통과시킨다. 수평동기펄스로부터 유도된 버어스트 게이트 펄스는 수평 회로의 조정에 의한 영향을 받지 않는다.An appropriately timed burst gate pulse can be derived from the horizontal retrace pulse generated by the horizontal deflection circuit of the television receiver. The horizontal sync pulse can be used to induce a burst gate pulse because it is already present in the video signal in a fixed time relationship with the burst component. Burst gate pulses derived from horizontal sync pulses are preferred in some cases because the retrace pulses are likely to be mispositioned with respect to the burst period, for example by adjusting the hold control in the horizontal deflection circuit. The adjustment of the horizontal circuit through the hold control may cause undesirable changes in the time, amplitude or shape of the retrace pulse, so that part of the retrace pulse occurs simultaneously with the video information of the composite signal. In this case, the gated amplifier passes part of the video information as well as the burst component. Burst gate pulses derived from horizontal synchronization pulses are not affected by the adjustment of the horizontal circuit.

수평 귀선 펄스나 수평 동기 펄스로부터 버어스트 게이트 펄스를 얻기 위하여 이용되는 회로는 비교적 복잡하지 않고 저렴하며, 정확성을 제공하여 잡음 소거동작을 한다.The circuit used to obtain the burst gate pulse from the horizontal retrace pulse or the horizontal sync pulse is relatively inexpensive, inexpensive, and provides noise canceling operation with accuracy.

본 발명에 따른 버어스트 게이트 펄스발생기는 동작전위원, 칼라텔레비죤 비데오 신호의 수평 동기성분의 펄스를 발생하는 입력회로 및, 그 입력회로에 연결된 입력전극을 가지는 트랜지스터 스위치, 그 동작전위원에 연결된 출력전극과, 공통전극을 포함한다. 그 버어스트 게이트 펄스 발생기는 적어도 인덕턴스와 캐패시턴스를 포함하는 공진회로를 포함한다. 그 공진회로는 소정의 시정수를 가지며 트랜지스터의 출력전극에 연결된다. 그 공진 회로는 트런지스터가 시정수에 의하여 결정된 기간을 가지는 링잉(ringing)파형을 발생하도록 입력펄스에 응답하여 도전할 때 링잉으로 전압이 인가된다. 공진회로는 파형의 제1전 사이클의 완정이전에 트랜지스터가 비도전되도록 그 트랜지스터 역도전 특정으로 상호동작하여 파형의 한극성의 제1전반 사이클에 해당하며 비데오 신호의 버어스트 기간과 동시성인 츨력 펄스를 제공한다.The burst gate pulse generator according to the present invention comprises an operating circuit, an input circuit for generating a pulse of a horizontal synchronizing component of a color television video signal, a transistor switch having an input electrode connected to the input circuit, and an output connected to the operating circuit thereof. An electrode and a common electrode. The burst gate pulse generator comprises a resonant circuit comprising at least inductance and capacitance. The resonant circuit has a predetermined time constant and is connected to the output electrode of the transistor. The resonant circuit is energized by ringing when the transistor conducts in response to an input pulse to produce a ringing waveform having a period determined by the time constant. The resonant circuit interacts with the transistor reverse conduction specific so that the transistor is nonconductive prior to the completion of the first full cycle of the waveform, corresponding to the first half cycle of the polarity of the waveform and outputting an output pulse that is concurrent with the burst period of the video signal. to provide.

이하 첨부된 도면에 의하여 본 발명의 실시예를 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.

제1도에서, 비데오 신호 처리장치 20은 안테나 10에 의하여 수신된 무선 주파수 텔레비죤 신호에 응답한다. 비데오 신호 처리장치 20은 적당한 중간 주파수 증폭기와 검파기회로(도면에 생략)에 의하여 색도, 명도, 음성 및 동기 성분을 포함하는 합성 비데오 신호를 발생시킨다.In FIG. 1, the video signal processor 20 responds to a radio frequency television signal received by the antenna 10. In FIG. The video signal processing apparatus 20 generates a composite video signal including chromaticity, brightness, voice and synchronization components by means of a suitable intermediate frequency amplifier and detector circuit (not shown).

신호처리장치 20의 출력은 비데오 신호로부터 수평 및 수직동기펄스를 분리시키는 동기신호분리기 30에 연결된다. 분리된 수평 및 수직동기펄스는 영상 재생 키네스코프(도면에 생략)의 편향회로에 인가된다. 수평동기펄스(Vs)는 동기분리기 30의 출력으로부터 버어스트 게이트 펄스 발생기 50의 입력에 연결되는데, 그 펄스발생기는 이하 상세히 설명된다. 회로 50으로부터 나온 버어스트 게이트 출력펄스는 버어스트게이트 처리 장치 70의 입력에 연결된다. 버어스트 게이트 처리장치 70은 색도 처리회로의 필요에 따라 단일 버어스트 게이트 펄스나 푸쉬풀 버어스트 게이트 펄스를 제공하도록 작용한다.The output of the signal processing device 20 is connected to the synchronous signal separator 30 which separates the horizontal and vertical synchronous pulses from the video signal. Separate horizontal and vertical sync pulses are applied to the deflection circuit of the image reproduction kinescope (not shown in the figure). The horizontal synchronous pulse Vs is connected from the output of the synchronous separator 30 to the input of the burst gate pulse generator 50, which is described in detail below. The burst gate output pulse from circuit 50 is connected to the input of the burst gate processing device 70. The burst gate processing apparatus 70 serves to provide a single burst gate pulse or a push-pull burst gate pulse according to the needs of the color processing circuit.

신호처리장치 20으로부터 나온 비데오 신호는 색도 대역통과 필터 75가 연결된다. 필터 75는 비데오 신호의 비교적 높은 주파수 색도 성분을 통과시킨다. 대역통과필터 75로부터의 출력신호와 장치 70으로부터의 출력버어스트 게이트 펄스는 색도 처리장치 80의 각 입력에 연결되는데, 그 장치 80은 비데오 신호의 색도성분으로부터 나온 칼라 차이 신호 R-Y, B-Y 및 G-Y를 유도하도록 동작한다. 칼라 차이 신호는 키네스코프(도면에 생략)를 구동시키기 위하여 적(R), 청(B) 및 록(G)을 발생하도록 비데오 신호로부터 유도된 명도(Y) 신호와 매트릭스 되는 경우에 키네스코프 구동장치(도면에 생략)에 연결된다.The video signal from the signal processing device 20 is connected to the chromatic bandpass filter 75. Filter 75 passes a relatively high frequency chroma component of the video signal. The output signal from the bandpass filter 75 and the output burst gate pulse from the device 70 are connected to each input of the color processing device 80, which receives the color difference signals RY, BY and GY from the chromatic components of the video signal. Operate to induce. The color difference signal is driven by the kinescope when it is matrixed with the brightness (Y) signal derived from the video signal to generate red (R), blue (B) and lock (G) to drive the kinescope (not shown in the figure). Connected to the device (not shown in the figure)

버어스트 게이트 펄스 발생기 50은 저항 52와 저항 53에 의하여 형성된 입력 분압기와 트랜지스터 60의 베이스에 연결된 저항 56과 캐패시터 58을 포함하는 적분회로를 포함한다. 트랜지스터 60은 공통 에미터 연결되어 있고 모토로라 코오포레이숀에 의하여 시판되는 MPS A 20형이 될 수 있다. 트랜지스터 60의 콜렉터는 부하저항 61을 통하여, 동작전원(+4볼트)에 연결된다. 인덕터 68과 캐패시터 66을 포함하는 공진회로는 트랜지스터 60의 콜렉터-에미터 통로에 걸쳐서 연결된다. 버어스트 게이트 출력 펄스(V₀)는 캐패시터 66과 인덕터 68의 접점에서 게이팅 회로 50에 의하여 발생된다.Burst gate pulse generator 50 includes an input voltage divider formed by resistor 52 and resistor 53, and an integrated circuit including resistor 56 and capacitor 58 coupled to the base of transistor 60. Transistor 60 can be a MPS A type 20, which is connected to a common emitter and marketed by Motorola Corporation. The collector of transistor 60 is connected to an operating power supply (+4 volts) via a load resistor 61. A resonant circuit comprising an inductor 68 and a capacitor 66 is connected across the collector-emitter path of transistor 60. Burst gate output pulse (V ₀ ) is generated by gating circuit 50 at the contact of capacitor 66 and inductor 68.

회로 50의 동작에서, 기준 전압은 제7도에 시초이며, 제7도는 비데오 신호내의 버어스트 성분과 수평동기 펄스성분의 비교부를 보이는 비데오 신호의 일부를 보인다. 파형의 도시된 부분은 10마이크로초의 기간중에 일어나며 선주사속도로 반복한다는 것을 알 수 있다. 제7도에서, 수평 동기 성분은 연속 반송파 버어스트 신호 Vb의 약 8사이클을 포함하는 버어스트 기간에 의한 시간 T₀와 T₂사이에서 일어나는 정의펄스를 포함한다.In operation of circuit 50, the reference voltage is shown in FIG. 7, which shows a portion of the video signal showing the comparison of the burst component and the horizontal sync pulse component in the video signal. It can be seen that the depicted portion of the waveform occurs over a period of 10 microseconds and repeats at prescan speed. In FIG. 7, the horizontal sync component includes a positive pulse that occurs between time T ₀ and T ₂ by a burst period that includes about eight cycles of the continuous carrier burst signal Vb.

동기 분리기 30은 예를 들어 25볼트의 피이크진폭을 제공하며 정극성의 비데오 신호로부터 유도된 출력동기 펄스 Vs를 제공한다. 분압기 저항 52와 53은 동기 펄스 Vs를 감쇄시켜서 이 실시예에서 4볼트의 소정의 피이크 진폭을 가지는 정입력 펄스 Vi(제2도)을 제공한다.Sync separator 30 provides a peak amplitude of 25 volts, for example, and an output sync pulse Vs derived from a positive video signal. Voltage divider resistors 52 and 53 attenuate the sync pulse Vs to provide a positive input pulse Vi (Figure 2) with a predetermined peak amplitude of 4 volts in this embodiment.

적분회로 56, 58은 펄스 Vi를 적분하여 시간 T₀와 T₂사이의 트랜지스터 60의 베이스에서 램프 전압 파형(제3도)를 발생시킨다. 적분회로 56, 58은 게이트회로 50의 잡음 소거 동작을 촉진시키도록 동작한다.Integrating circuits 56 and 58 integrate pulses Vi to generate a ramp voltage waveform (Figure 3) at the base of transistor 60 between times T ₀ and T ₂ . Integrating circuits 56 and 58 operate to promote the noise canceling operation of gate circuit 50.

저항 56과 캐패시터 58의 값은 RC시정수를 결정하므로, 소정의 시간이 지난후에 트랜지스터 60의 베이스의 램프 전압 V_B의 크기는 약 +6.5볼트가 된다. 이때 즉, T₁에서 트랜지스터 60의 베이스 에미터 접합은 충분히 순바이어스되어 트랜지스터 60이 도전한다. 따라서 저항 56과 캐패시터 58은 어느 정도 지연되며 그 지연되는 시간에 트랜지스터 60은 버어스트 기간 이전에 펄스 Vi에 응답하여 도전한다. 트랜지스터 60이 도전하는 T₁이전에 공진회로 캐패시터 66은 저항 61을 통하여 동작 전원(+4볼트)으로 충전된것을 알 수 있다.Since the values of the resistor 56 and the capacitor 58 determine the RC time constant, after a predetermined time, the magnitude of the lamp voltage V _B at the base of the transistor 60 becomes about +6.5 volts. That is, the base emitter junction of transistor 60 at T ₁ is sufficiently forward biased to conduct transistor 60. Thus, resistor 56 and capacitor 58 are delayed to some extent, at which time transistor 60 conducts in response to pulse Vi before the burst period. It can be seen that the resonant circuit capacitor 66 is charged to the operating power source (+4 volts) through the resistor 61 before T _1, which the transistor 60 conducts.

제4도는 트랜지스터 60의 콜렉터 전압파형 Vc를 나타낸다. 콜렉터 전압 Vc는 트랜지스터 60이 T₁으로 도전할 때 사실상 영볼트로 강하된다. 트랜지스터 60은 스위치로 동작하여 T₁에서 도전될 때 공진회로 65는 그의 본래 주파수에서 링잉하도록 여자된다. 이때 캐패시터 66은 트랜지스터 60이 도전상태로 스위치될 때 그 트랜지스터의 낮은 콜렉터-에미터 임피던스 때문에 인덕터 68과 병렬로 연결된다. 공진회로 65의 링잉 주파수는 캐패시터 66과 인덕터 68의 값에 의하여 설정된 사정수에 의하여 결정된다. 이 예에서, 이들값은 한 링잉 사이클의 1/2시간이 버어스트 기간의 시간(예를 들어, 약 5마이크로초)과 사실상 동일하도록 선정된다.4 shows the collector voltage waveform Vc of the transistor 60. The collector voltage Vc actually drops to zero volts when transistor 60 challenges T ₁ . When transistor 60 operates as a switch and is conductive at T ₁ , resonant circuit 65 is excited to ring at its original frequency. Capacitor 66 is then connected in parallel with inductor 68 when transistor 60 switches to a conductive state because of its low collector-emitter impedance. The ringing frequency of the resonant circuit 65 is determined by the number of conditions set by the values of the capacitor 66 and the inductor 68. In this example, these values are chosen such that one half hour of one ringing cycle is substantially equal to the time of the burst period (eg, about 5 microseconds).

제5도는 공진회로 65가 링잉으로 여자될 때 인덕터 68의 전류(I_L)을 보인다. 제6도는 동시에 트랜지스터 60의 상대 에미터 전류(I_E)를 보인다. 인덕터 전류 I_L은 시간 T₁에 시작하는 부방향으로 흐르며 시간 T₃까지 링잉의 첫번째 l/2사이클 동안에 부극성으로 남아 있게 된다. 트랜지스터 60의 에미터 전류 I_E는 인덕터 전류 I_L에 대하여 반대극성(정)인 것을 제외하고는 시간에 맞게 동시성으로 흐른다. 인덕터 68에 의하여 발생된 전압 V_L은 제8도에 보인 바와 같이 90°로 인덕터 전류 I_L을 인도한다.5 shows the current I _L of the inductor 68 when the resonant circuit 65 is excited by ringing. 6 simultaneously shows the relative emitter current I _E of transistor 60. Inductor current I _L flows in the negative direction starting at time T ₁ and remains negative for the first l / 2 cycles of ringing until time T ₃ . Emitter current I _E of transistor 60 flows simultaneously in time except that it is the opposite polarity (positive) with respect to inductor current I _L. The voltage V _L generated by the inductor 68 leads the inductor current I _L at 90 ° as shown in FIG.

시간 T₃에서 한 링잉 사이클의 1/2이 끝난 후에 인덕터 전류 I_L의 극성이 부에서 정으로 변하고, 제5도에 보인 바와 같이 시간 T₄까지 정극성으로 계속된다. 이 시간중에 트랜지스터 60의 에미터 전류 I_E의 극성은 제6도에 보인 바와 같이 정에서 부로 변한다. 따라서 이 시간 T₃-T₄중에 에미터 전류 I_E와 인덕터전류 I_L은 제1도의 전류의 방향과 반대 방향으로 흐른다.After half of one ringing cycle at time T ₃ , the polarity of the inductor current I _L changes from negative to positive and continues positively until time T ₄ as shown in FIG. 5. During this time, the polarity of the emitter current I _E of transistor 60 changes from positive to negative as shown in FIG. Thus, during this time T ₃ -T ₄ , the emitter current I _E and the inductor current I _L flow in the opposite directions to the current in FIG. 1.

트랜지스터 60의 콜렉터와 에미터의 역할은 상술한 후자의 상태로 상호 바뀌어서 트랜지스터 60의 에미터 전류 I_E는 그 트랜지스터의 에미터로부터 콜렉터로 흐르고 T₃로부터 T₄로 흐른다. 트랜지스터 60은 시간 T₃에서 T₄로 도전을 계속하지만 역전류 도전 모우드에서 트랜지스터 60은 공통 에미터 순방 전류 전달비(h_FE)를 나타낸다.The roles of the collector and emitter of transistor 60 are interchanged with the latter state so that emitter current I _E of transistor 60 flows from the emitter of the transistor to the collector and from T ₃ to T ₄ . Transistor 60 continues to conduct at time T ₃ at T ₄ , but in reverse current conduction mode, transistor 60 exhibits a common emitter forward current transfer ratio (h _FE ).

시간 T₃이전에, 트랜지스터 60의 베이스 전압 V_B는 입력 펄스 Vi가 시간 T₂에서 영볼트로 강하될 때 감소하기 시작한다. 에미터 전류 I_E가 부극성을 나타내는 T₃에서 T₄까지 중에 트랜지스터 60의 콜렉터 전압V_C는 제4도에 보인 부극성을 나타낸다. 이 기간중에 트랜지스터 60의 베이스 전압 V_B는 제3도에 보인 부행(negative-going) 콜렉터 전압 Vc에 의하여 부가되며 베이스 전류는 트랜지스터 60의 베이스-콜렉터 접합이 약 0.65볼트로 순바이어스되기 때문에 트랜지스터 60의 베이스에서 콜렉터로 흐른다. 따라서 트랜지스터 60은 시간 T₃와 T₄도전시킨다. 이 기간중에, 콜렉터 58의 전하는 트랜지스터 60의 도전에 의하여 계속하여 소멸된다. 캐패시터 58의 전하의 일부는 저항 56과 53을 통하여 소멸된다.Before time T ₃ , the base voltage V _B of transistor 60 begins to decrease when the input pulse Vi drops to zero volts at time T ₂ . The collector voltage V _C of the transistor 60 shows the negative polarity shown in FIG. ₄ during the period from T ₃ to T ₄ where the emitter current I _E exhibits negative polarity. Base voltage of transistor 60 during the period V _B is the third also added by collateral (negative-going) the collector voltage Vc shown in is the base current to the base of transistor 60 to transistor 60 because of the collector junction is forward biased at about 0.65 volts Flows from the base of the collector to the collector. Transistor 60 thus conducts time T ₃ and T ₄ . During this period, the charges of the collector 58 continue to disappear due to the conduction of the transistor 60. Part of the charge on capacitor 58 is lost through resistors 56 and 53.

제5도 및 6도에서 보인 바와 같이, 시간 T₄에서 인덕터 전류 I_L은 정에서 부로 극성이 바귀려하며 따라서 상대 에미터 전류 I_E는 부에서 정으로 극성이 바뀌려한다. 즉, 트랜지스터 60의 에미터는 공급 전류의 원래 역할을 제1도에 보인 방향으로 역전시킨다. 그러나, 이때 트랜지스터 60의 베이스-에미터 접합은 캐패시터 58의 전하가 소멸되고, 트랜지스터 60이 한 링잉 사이클의 일단에서 오프로 되기 때문에 트랜지스터 60을 도전 상태로 유지시키도록 충분히 순바이어스되지 않는다.As shown in Figs. 5 and 6, at time T ₄ the inductor current I _L tends to reverse polarity from positive to negative and thus the relative emitter current I _E is about to change polarity from negative to positive. That is, the emitter of transistor 60 reverses the original role of the supply current in the direction shown in FIG. However, the base-emitter junction of transistor 60 is not sufficiently forward biased to keep transistor 60 in a conductive state because the charge on capacitor 58 is lost and transistor 60 is turned off at one end of one ringing cycle.

상술한 동작에 따라, 게이팅 회로 50은 제8도에서 보인 출력 버어스트 게이트 펄스 V₀를 발생시킨다. 출력 게이트 펄스 V₀는 인덕터 전압 V_L의 첫번째 정의 반주기에 의하여 나타나는데 그 인덕터 전압은 T₂에서 시작하여 T₃와 T₄사이에서 끝난다. 제7도와 8도에서 알 수 있는 바와 같이, 출력 게이트 펄스 V₀는 트랜지스터 60의 최초 도전을 지연시키기 위하여 시간 지연 T₀-T₁에 의하여 그리고 인덕터 전압 V_L(제8도)의 첫번째 전 링잉사이클의 첫번째 1/4의 시간에 단계한 시간 지연 T₁-T₂에 의하여 버어스트 기간과 동시성이 되도록 제공된다.In accordance with the above operation, the gating circuit 50 generates the output burst gate pulse V _{0 shown} in FIG. Output gate pulses V _0, represented by the first half period of the inductor voltage V _L that define an inductor voltage, starting at the end T ₂ between T ₃ and T _4. As can be seen in FIGS. 7 and 8, the output gate pulse V ₀ is delayed by a time delay T ₀ -T ₁ and the first full ringing of the inductor voltage V _L (FIG. 8) to delay the initial conduction of transistor 60. The time delay T ₁ -T ₂ stepped in the first quarter of the cycle is provided to be synchronized with the burst period.

시간 T₄에서 캐패시터 66은 저항 61을 통하여 4볼트의 동작전원쪽으로 충전을 시작한다. 이에 관련하여, 저항 61과 캐패시터 66은 한 수평 시간주사 기간(즉, 63.5마이크로초)보다 적도록 저항 61과 캐패시터 66의 값에 의하여 결정된 시정수를 가지는 RC충전회로를 형성한다. 캐패시터 66은 수평선주사기간의 말단에 의하여 동작전원의 레벨로 충전되여 다음 동기 펄스 Vs의 도착전에 충전된다. 저항 61의 기능에 따라, 저항 61, 캐패시터 66 및 인덕터 68을 포함하는 직렬공진회로는 트랜지스터 60이 시간 T₄에 턴오프될 때 형성된다는 것을 알 수 있다. 저항 61은 직렬 공진회로의 어떤 좋지 않은 경향을 감쇄시킨다.At time T ₄ , capacitor 66 begins charging to resistor 4 volts through the resistor 61. In this regard, resistor 61 and capacitor 66 form an RC charging circuit having a time constant determined by the value of resistor 61 and capacitor 66 to be less than one horizontal time scan period (i.e. 63.5 microseconds). Capacitor 66 is charged to the level of the operating power supply by the end of the horizontal scanning period and charged before the arrival of the next sync pulse Vs. Depending on the function of resistor 61, it can be seen that a series resonant circuit comprising resistor 61, capacitor 66 and inductor 68 is formed when transistor 60 is turned off at time T ₄ . Resistor 61 attenuates any bad tendency of the series resonant circuit.

본 발명은 상술한 회로예에만 국한되지 않고 본 발명의 취지를 벗어나지 않는 한도내에서 다른 회로도 적용될 수 있다는 것을 본 분야에 숙련된 기술자는 이해할 수 있을 것이다.Those skilled in the art will understand that the present invention is not limited to the above-described circuit examples and other circuits may be applied without departing from the spirit of the present invention.

예를 들어, 입력펄스 Vs는 텔레비죤 수상기의 수평 편향 회로로부터 유도된 수평 동기펄스, 즉 귀선 펄스가 될 수 있다. 출력 게이트 펄스 V₀의 시간은 공진회로 65의 링잉기간을 조정하도록 캐패시터 66과 인덕터 68의 값을 변화시키므로서 버어스트 기간과 동시성이 되도록 조정될 수 있다.For example, the input pulse Vs can be a horizontal sync pulse, i.e. a retrace pulse, derived from the horizontal deflection circuit of the television receiver. The time of the output gate pulse V ₀ can be adjusted to be synchronized with the burst period by varying the values of capacitor 66 and inductor 68 to adjust the ringing period of resonant circuit 65.

공진회로 65가 링잉하도록 전압인가되는 시간과 출력게이트 버어스트 V₀의 시간은 여러가지 입력 회로장치를 이용하므로서 점점 작아질 수 있어서 펄스 Vi에 응답하여 트랜지스터 60이 최초로 도전하는 시간을 지연시킬 수 있다. 그러나 그러한 회로장치는 꼭 필요한 것이 아닌데, 그 이유는 적당히 시간 조절된 출력펄스 V₀를 제공하기 위한 적당한 지연은 상술한 바와 같이 진공회로 65의 링잉 기간을 조절하므르서 성립될 수 있다.The time that the resonant circuit 65 is energized to ring and the time of the output gate burst V ₀ can be made smaller by using various input circuit arrangements, thus delaying the time that transistor 60 first challenges in response to pulse Vi. However, such a circuit arrangement is not necessary, because a suitable delay to provide a properly timed output pulse V ₀ can be achieved by adjusting the ringing period of the vacuum circuit 65 as described above.

트랜지스터 60의 동작이 캐패시터 58과 연관되어 설명되었지만, 이 캐패시터는, 예를 들어 입력펄스 Vs가 저임피던스원으로부터 트랜지스터 60의 베이스에미터 회로에 인가될 때는 필요하지 않다. 공진회로 65에 의하여 발생된 충분한 진폭의 링잉파형과 조합된 충분히 낮은 임피던스 입력 펄스는 트랜지스터 60의 베이스로 하여금 트랜지스터 60의 콜렉터와 에미터에 대하여 충분히 순바이어스되도록 하는데 이때 트랜지스터 60은 각각 T₁-T₃와 T₃-T₄동안에 순 및 역 도전 모우드 동작하므로 트랜지스터 60을 상술한 바와 같이 한 링잉 사이클 T₁-T₄중에 도전 상태로 유지시킨다.Although the operation of transistor 60 has been described in connection with capacitor 58, this capacitor is not necessary, for example, when the input pulse Vs is applied to the base emitter circuit of transistor 60 from a low impedance source. A sufficiently low impedance input pulse, combined with a ring amplitude of sufficient amplitude generated by the resonant circuit 65, causes the base of transistor 60 to be sufficiently forward biased to the collector and emitter of transistor 60, where transistor 60 is each T ₁ -T. _Since the forward and reverse conduction modes operate during ₃ and T ₃ -T ₄ , transistor 60 remains conductive during one of the ringing cycles T ₁ -T ₄ as described above.

결론적으르 부극성의 출력게이트 펄스 V₀는 캐패시터 66과 인덕터 68의 상대위치를 상호 교환하므로서 발생될 수 있다. 이 경우에, 공진 회로 65의 전압 및 전류진폭응답은 본 발명의 실시예를 보인 제5,6 및 8도에 보인 극성과 반대 극성이 될 수 있다.Consequently, the negative output gate pulse V ₀ can be generated by exchanging the relative positions of capacitor 66 and inductor 68. In this case, the voltage and current amplitude response of the resonant circuit 65 may be opposite to the polarity shown in Figs. 5, 6 and 8 showing an embodiment of the present invention.

Claims

As described in the text and illustrated in the drawings, an apparatus for generating a burst gate pulse suitable for use in processing color information including a color reference burst component and a horizontal synchronization component that occurs during a burst period is provided. ; An input device for providing a pulse representing a horizontal synchronizing component; A transistor switch device having an input electrode connected to the input device, an output electrode connected to the operation potential, and a common electrode; The transistor switch device having a predetermined first time constant and including at least one inductance and a first capacitance connected to an output electrode of the transistor switch device such that the transistor switch device generates a ringing waveform having a period determined by the first time constant. It is excited by ringing when conducting in response to a pulse and de-energizes the transistor before the end of the first full cycle of the waveform to provide an output pulse corresponding to the first half period of the waveform in synchronization with the burst period. A burst gate pulse generator, characterized in that a resonant circuit arrangement interacts with the reverse conduction characteristics of the transistor for conducting.