JPH0264756A - システム立上げ方式 - Google Patents

システム立上げ方式

Info

Publication number
JPH0264756A
JPH0264756A JP21607088A JP21607088A JPH0264756A JP H0264756 A JPH0264756 A JP H0264756A JP 21607088 A JP21607088 A JP 21607088A JP 21607088 A JP21607088 A JP 21607088A JP H0264756 A JPH0264756 A JP H0264756A
Authority
JP
Japan
Prior art keywords
subroutine
storage device
branch table
routine
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21607088A
Other languages
English (en)
Inventor
Hideaki Fujimori
藤森 英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21607088A priority Critical patent/JPH0264756A/ja
Publication of JPH0264756A publication Critical patent/JPH0264756A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプログラム制御方式の情報処理装置におけるシ
ステム立上げ方式に関し、特に制御プログラムを構成す
る一部のルーチンの代わりに別のルーチンが実行される
ようにシステムの立上げを行うシステム立上げ方式に関
する。
〔従来の技術〕
従来のプログラム制御方式の情報処理装置においては、
次の何れかの方式により、システムの立上げが行われて
いる。
(1)プロセッサで実行すべき制御プログラムを−次記
憶を構成する不揮発なROM (Read OnlyM
emory)に予め全て記憶させておき、システム立上
げ時には最初に実行すべきルーチンのアドレスに制御を
移す方式。
(2)制御プログラムを二次記憶装置に記憶させておき
、システム立上げ時に、プロセッサ自身がROM中に記
憶されたロード用プログラムの実行によって二次記憶装
置から制御プログラムをRA M (Random A
ccess Memory)等の一次記憶にロードし、
このロードした先に制御を移す方式。
〔発明が解決しようとする課題〕
上述した従来方式のうち、方式(1)は、システム立上
げ時に制御プしグラムを二次記憶装置からロードしなく
て済むので、立上げ完了までに要する時間が短いという
利点を持つ。しかし、制御プログラムの全てが不揮発性
のROMに記憶されているので、その一部のルーチンに
代えて別のルーチンを実行させるには、そのROMを装
置から取り外し、新しい内容の制御プログラムを記憶さ
せたROMと交換しなければならず、制御プログラムの
一部修正やバージョン、ア・ノブを簡単には行えないと
いう欠点がある。
他方、方式(2)は、制御プログラムを二次記憶装置に
格納しているので、その内容を更新することにより制御
プログラムの一部修正やバージョンアップが簡単に行え
る。しかしながら、システム立上げ時に二次記憶装置か
ら全ての制御プログラムを毎回ロードしなければならず
、システムの立上げに長時間を要するという欠点がある
このように、従来の各方式(1)、 (2)ともそれぞ
れ一長一短がある。
本発明はこのような事情に鑑みて為されたものであり、
その目的は、ROMを交換するような作業を行うことな
く、またシステムの立上げ時間の長大化を招くことなく
、制御プログラムを構成する複数のルーチンの一部に代
えて別のル−チンが実行されるようにシステムの立上げ
を行うことができるシステム立上げ方式を提供すること
にある。
(課題を解決するための手段) 本発明のシステム立上げ方式は、上記の目的を達成する
ために、各ルーチンのアドレスを保持するサブルーチン
分岐表を有し、コールするサブルーチンのアドレスを前
記サブルーチン分岐表から取得するようにした情報処理
装置において、制御プログラムを構成する各ルーチン及
びサブルーチン分岐表を記憶する不揮発な読み出し専用
の第1の記憶装置と、この第1の記憶装置とともに一次
記憶を構成する再書き込み可能な第2の記憶装置と、前
記第1の記憶装置に記憶された制御プログラムを構成す
るルーチンおよびサブルーチン分岐表に代えて使用する
代替ルーチン及び代替サブルーチン分岐表を含むファイ
ルを記憶する二次記憶装置とを備え、システム立上げ時
に、前記二次記憶装置に前記ファイルが存在するか否か
を判別し、存在しないときは前記第1の記憶装置に記憶
されたサブルーチン分岐表を前記第2の記憶装置のサブ
ルーチン分岐表格納域へ転送し、存在するときは前記フ
ァイル中のサブルーチン分岐表を前記第2の記憶装置の
前記サブルーチン分岐表格納域へ転送するとともに前記
ファイル中の代替ルーチンを前記第2の記憶装置に転送
するように構成される。
〔作用〕
本発明のシステム立上げ方式においては、ROM等の如
き不揮発な読み出し専用の第1の記憶装置が、制御プロ
グラムを構成する各ルーチン及びサブルーチン分岐表を
記憶し、二次記憶装置が、前記第1の記憶装置に記憶さ
れた制御プログラムを構成するルーチンおよびサブルー
チン分岐表に代えて使用する代替ルーチン及び代替サブ
ルーチン分岐表を含むファイルを記憶し、システム立上
げ時に、前記二次記憶装置に前記ファイルが存在するか
否かが判別され、存在しないときは前記第1の記憶装置
に記憶されたサブルーチン分岐表がRAM等の如き第2
の記憶装置のサブルーチン分岐表格納域へ転送され、ま
た存在するときは前記ファイル中のサブルーチン分岐表
が前記第2の記憶装置の前記サブルーチン分岐表格納域
へ転送されるとともに前記ファイル中の代替ルーチンが
前記第2の記憶装置に転送される。その後は、前記サブ
ルーチン分岐表格納域に転送されたサブルーチン分岐表
に従う処理を含むプログラム動作が開始される。
(実施例) 次に、本発明の実施例について図面を参照して詳細に説
明する。
第1図を参照すると、本発明を適用した情報処理装置の
一例は、主プロセツサ・サブシステムl。
副プロセツサ・サブシステム2.主プロセツサ・サブシ
ステムlから副プロセツサ・サブシステム2へ渡される
情報を格納するための通信エリア3゜バージョンアップ
・ファイル41を格納する二次記憶装置4及びこれらを
結ぶバス5を含むマルチプロセッサ構成を有する。副プ
ロセツサ・サブシステム2は、本実施例の場合、CPU
21とROM22とRAM23とを含み、CPU21は
ROM22およびRAM23並びにバス5を介して通信
エリア3をアクセスすることができる。この副プロセツ
サ・サブシステム2は、サブルーチン分岐表を使用した
サブルーチン・コールを行う方式を採用している。先ず
最初に、このサブルーチン・コール方式について説明す
る。
通常、サブルーチン・コールは、呼ぶ側で戻す番地を退
避してから、呼ばれるサブルーチンへ直接に分岐する。
他方、サブルーチン分岐表を使用したサブルーチン・コ
ール方式では、呼ぶ側で戻り番地を退避するところまで
は同じであるが、分岐する際、直接に分岐するのではな
く、所定のエリア(本実施例ではRAM23の予め定め
られた位置に存在するサブルーチン分岐表格納域)に格
納されたサブルーチン分岐表を参照して対応するサブル
ーチンのアドレス値を求め、この求めたアドレス値に分
岐する。第2図(a)にその−例を示す。
この例は、ROM22およびRAM23で構成される一
次記憶内のプログラムエリアPHに存在するサブルーチ
ンXが同じくプログラムエリアPEに存在するサブルー
チンYをコールする例であり、サブルーチンXは、サブ
ルーチン分岐表SBTからサブルーチンYに対応するア
ドレス値を求めてサブルーチンYへ分岐する。なお、サ
ブルーチン分岐表SBTは、各サブルーチン毎のエント
リを有し、一つのサブルーチンが一つのエントリに一意
に対応付けられており、各エントリにそのサブルーチン
のアドレス値が格納されているものである。
このようなサブルーチン分岐表を介してサブルーチン・
コールを行うことにより、サブルーチン分岐表に登録さ
れているアドレス値を変えるだけで、そのサブルーチン
を呼ぶ側に何の影響も与えず、そのサブルーチンとは異
なる別のサブルーチンに制御を移すことができる。第2
図(a)のサブルーチンYの代わりに、サブルーチンY
゛を実行させる例を第2図[有])に示す。プログラム
エリアPEに存在するサブルーチンXは第2図(a)で
はサブルーチンYを呼び出すことになっていたが、サブ
ルーチン分岐表SBTにおけるサブルーチンYのアドレ
ス値をサブルーチンY゛のアドレス値に変更したサブル
ーチン分岐表SBT’が使用されると、サブルーチンX
はサブルーチンYの代わりにサブルーチンY゛を呼び出
すことになる。このとき、サブルーチンXに対しては何
も変更を加える必要はない。なお、サブルーチンY”が
従来のサブルーチンYと等しいインクフェイスを持って
いなければならないことは言うまでもない。
本発明はこのようなサブルーチン分岐表を介するサブル
ーチン・コール方式を使用して、副プロセツサ・ザブシ
ステム2のCPU21が実行すべき制御プログラム中の
幾つかのサブルーチンに代えて、それらをバージョンア
ップしたサブルーチンを使用させるようにしたものであ
る。
CPU21が実行すべき制御プログラムおよびそれに合
致したサブルーチン分岐表は予めROM22に格納され
ている。即ち、第3図を参照すると、ROM22には、
ルーチンA−Nで構成される制御プログラムCPとこれ
らのルーチンA−Nの格納位置に合致するアドレス値を
登録したサブルーチン分岐表SBTとが予め格納されて
いる。
なお、ルーチンAは本発明で付加した特別なサブルーチ
ンであり、第5図に示す処理を実行する為のものである
。このROM22に格納された制御プログラムCl1)
の幾つかのルーチン、たとえば制御プログラムCPのメ
インのルーチンであるメインルーチンB、サブルーチン
DおよびNに代えて、それらをバージョンアップしたメ
インルーチンB°、サブルーチンD°およびNoを使用
させる場合を想定すると、これらバージョンアップした
メインルーチンB°、サブルーチンD゛およびNoを含
むパージロンアップ・プログラムUPと、ROM22に
格納されたサブルーチン分岐表SBT中のメインルーチ
ンB、サブルーチンDおよびNに対応するアドレス値を
それぞれ上記のメインルーチンB“、サブルーチンD°
およびNoに合致するアドレス値に変更した新たなサブ
ルーチン分岐表SBT’ とを含むバージョンアンプ・
ファイル41を、第1図に示すようにシステム立上げ前
に二次記憶装置4に準備しておく。このような準備をし
て第1図の情報処理装置の立上げを行うと、主プロセツ
サ・サブシステムlがシステム立上げ時の処理の一部と
して第4図の処理を実行し、且つ、副プロセツサ・サブ
システム2がシステム立上げ時の処理の一部として第5
図の処理を実行することにより、システムのバージョン
アップが実現される。以下、各図を参照して、本実施例
の動作を説明する。
第4図を参照すると、第1図の主プロセツサ・サブシス
テム1はシステム立上げ時の処理の一部として、二次記
憶装置4にバージョンアップ・ファイル41が存在する
か否かを判定する(Sl)。
そして存在すれば、そのバージョンアンプ・ファイル4
1を通信エリア3にロードする(S3)。
即ち、第6図に示すように、バージョンアップしたメイ
ンルーチンB°、サブルーチンD°およびNoで構成さ
れるバージョンアンプ・プログラムUPと、サブルーチ
ン分岐表SBT”と、サブルーチン分岐表SBT’ お
よびバージョンアップ・プログラムUPの合計のデータ
サイズDSとを含むバージョンアンプ・ファイル41を
通信エリア3にロードする。そして、バージョンア・ン
ブがある旨を副プロセツサ・サブシステム2に通知する
為に、通信エリア3中の第6図に示す通信エリアを効フ
ラグFを「1」にしくS4)、副プロセツサ・サブシス
テム2のCPU21に割り込み信号を出す(S5)。
他方、副プロセンサ・サブシステム2のCPU21は、
第1図の情報処理装置のシステム立上げ時、ROM22
に格納されたサブルーチンへの実行を開始し、第5図に
示すステップ311で、主プロセツサ・サブシステム1
から割り込みがかかるのを待っている。そして、割り込
みがかかると、通信エリア3中の通信エリア有効フラグ
Fを読み取って「1」か「0」かを判別しく512)、
バージョンアップありを示す「1」の場合は、データサ
イズDSで示されるデータ分、すなわち主プロセツサ・
サブシステムlによって通信エリア3にロードされたサ
ブルーチン分岐表SBT’およびバージョンアップ・プ
ログラムUPを、第3図に示す如<RAM23の所定の
位置に転送(コピー)する(S14)。これによって、
RAM23の所定の位置にあるサブルーチン分岐表格納
域に運用で実際に使用するサブルーチン分岐表SBTが
格納されたことになる。CPU21は、以上の処理を終
えると、制御プログラムCPのメインルーチンへ制御B
を移行する(S15)。このとき、制御を移すべきメイ
ンルーチンのアドレスはRAM23に格納されたサブル
ーチン分岐表SBTから取得され、本例では、サブルー
チン分岐表SBT’ におけるメインルーチンのアドレ
ス値はバージョンアップされたメインルーチンB°に合
致するように変更されているので、ROM22に格納さ
れたメインルーチンBの代わりに、RAM23に格納さ
れたメインルーチンB゛が実行されることになる。同じ
く、他のルーチンからの呼び出し時には、サブルーチン
DおよびNに代えて、サブルーチンD°およびNoが実
行されることになる。なお、バージョンアンプされてい
ないルーチン例えばサブルーチンC等は、サブルーチン
分岐表SBT’ 中のそのアドレス値が元のままなので
、そのサブルーチンC等がそのまま呼び出されることに
なる。
以上は、バージョンアップを行った場合の動作であるが
、バージョンアップなしにシステムの立上げを行う場合
つまり二次記憶装置4にバージョンアップ・ファイル4
1を準備せずにシステムの立上げを行った場合には、次
のように動作する。
先ず、主プロセツサ・サブシステム1では、二次記憶装
置4にバージョンアップ・ファイル41が存在しないこ
とから第4図のステップS1からステップS2に移行し
て通信エリア3中の第6図の通信エリア有効ファイルF
を「0」にし、副プロセツサ・サブシステム2のCPU
21に割り込み信号を出す。次に副プロセツサ・サブシ
ステム2では、通信エリア有効ファイルFが「O」であ
ることから、第5図のステップSL2からステップ31
3へ移行し、ROM22に存在する第3図のサブルーチ
ン分岐表SBTをRAM23の所定の位置にあるサブル
ーチン分岐表格納域に転送(コピー)する(S13)、
そして、制御プログラムCPのメインルーチンへRAM
23上のサブルーチン分岐表SBTを介して移行する(
315)。
これによって、ROM22に存在するメインルーチンB
が実行されることになる。同様に、ROM22に存在す
るサブルーチンDおよびNの実行が可能となる。
以上本発明の実施例について説明したが、本発明は以上
の実施例にのみ限定されず、その他各種の付加変更が可
能である。例えば、上記の実施例では、本発明を主プロ
セツサ・サブシステムと一つの副プロセツサ・サブシス
テムで構成されるマルチプロセッサ構成の情報処理装置
に対し適用したが、シングルプロセッサ構成の情報処理
装置や複数の副プロセンサ・サブシステムを持つ情報処
理装置に対しても本発明は適用可能である。
〔発明の効果] 以上説明したように、本発明のシステム立上げ方式によ
れば、代替ルーチンとこれを考慮した代替サブルーチン
分岐表とを含むファイルを二次記憶装置に用意してシス
テムの立上げを行えば、そのファイル中の代替サブルー
チン分岐表と代替ルーチンとがRAM等の記憶装置にロ
ードされ、ROM等の記憶装置に元々記憶されていた制
御プログラムの一部のルーチンに代えて上記の代替ルー
チンが実行されるようになる。そして、この場合、従来
方式(1)の如<ROM等の交換は不要であり、ユーザ
先等で簡単にシステムのバージョンアップ等を実施する
ことができ、また二次記憶装置からロードすべき内容は
従来方式(2)より少なくなるので、その方式(2)に
比ベシステムの立上げに要する時間を短くすることがで
きる。
【図面の簡単な説明】
第1図は本発明を適用した情報処理装置の一例を示すブ
ロック図、 第2図はサブルーチン分岐表を使用したサブルーチン・
コール機構の説明図、 第3図はシステムのバージョンアップが為されたときの
ROM22およびRAM23の内容例を示す図、 第4図は主プロセツサ・サブシステムlの処理例を示す
流れ図、 第5図は副プロセツサ・サブシステム2の処理例を示す
流れ図および、 第6図は通信エリア3に書き込まれるデータの構成例を
示す図である。 図において、 l・・・主プロセツサ・サブシステム 2・・・副プロセツサ・サブシステム 3・・・通信エリア 4・・・二次記憶装置 5・・・バス 21・・・CPU 22・・・ROM 23・・・RAM 41・・・バージョンアンプ・ファイルSBT、SBT
’ ・・・サブルーチン分岐表PE・・・プログラムエ
リア CP・・・制御プログラム

Claims (1)

  1. 【特許請求の範囲】 各ルーチンのアドレスを保持するサブルーチン分岐表を
    有し、コールするサブルーチンのアドレスを前記サブル
    ーチン分岐表から取得するようにした情報処理装置にお
    いて、 制御プログラムを構成する各ルーチンおよびサブルーチ
    ン分岐表を記憶する不揮発な読み出し専用の第1の記憶
    装置と、 該第1の記憶装置とともに一次記憶を構成する再書き込
    み可能な第2の記憶装置と、 前記第1の記憶装置に記憶された制御プログラムを構成
    するルーチンおよびサブルーチン分岐表に代えて使用す
    る代替ルーチンおよび代替サブルーチン分岐表を含むフ
    ァイルを記憶する二次記憶装置とを備え、 システム立上げ時に、前記二次記憶装置に前記ファイル
    が存在するか否かを判別し、存在しないときは前記第1
    の記憶装置に記憶されたサブルーチン分岐表を前記第2
    の記憶装置のサブルーチン分岐表格納域へ転送し、存在
    するときは前記ファイル中のサブルーチン分岐表を前記
    第2の記憶装置の前記サブルーチン分岐表格納域へ転送
    するとともに前記ファイル中の代替ルーチンを前記第2
    の記憶装置に転送することを特徴とするシステム立上げ
    方式。
JP21607088A 1988-08-30 1988-08-30 システム立上げ方式 Pending JPH0264756A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21607088A JPH0264756A (ja) 1988-08-30 1988-08-30 システム立上げ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21607088A JPH0264756A (ja) 1988-08-30 1988-08-30 システム立上げ方式

Publications (1)

Publication Number Publication Date
JPH0264756A true JPH0264756A (ja) 1990-03-05

Family

ID=16682793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21607088A Pending JPH0264756A (ja) 1988-08-30 1988-08-30 システム立上げ方式

Country Status (1)

Country Link
JP (1) JPH0264756A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7002853B2 (en) 1999-02-26 2006-02-21 Renesas Technology Corp. Memory card having a buffer memory for storing testing instruction

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7002853B2 (en) 1999-02-26 2006-02-21 Renesas Technology Corp. Memory card having a buffer memory for storing testing instruction
US7292480B2 (en) 1999-02-26 2007-11-06 Renesas Technology Corp. Memory card having buffer memory for storing testing instruction
US7440337B2 (en) 1999-02-26 2008-10-21 Renesas Technology Corp. Nonvolatile semiconductor memory apparatus having buffer memory for storing a program and buffering work data

Similar Documents

Publication Publication Date Title
KR100303548B1 (ko) 컴퓨터시스템내에서소프트웨어모듈들을프로그램실행중동적으로결합시키는방법및그장치
JP3074178B2 (ja) プログラム・モジュール・ロード及び実行方法
US6502176B1 (en) Computer system and methods for loading and modifying a control program without stopping the computer system using reserve areas
JPH0264756A (ja) システム立上げ方式
KR20020057823A (ko) 정보 처리 장치
JPS5985545A (ja) システムrom内容修正処理方式
JPH02304635A (ja) プログラム暴走検知方法
JP2555920B2 (ja) オンラインリアルタイム処理装置
JPH04169937A (ja) マイクロ・プロセッサ
JPH01217635A (ja) レジスタ退避方式
JPH04363721A (ja) プログラム入替え方式
JP2002163224A (ja) 情報処理システムおよびそのインタフェース処理方法
JPS63115234A (ja) 自動プログラムパツチ方式
GB2362246A (en) Computer system with checkpoint facility.
JPH1021067A (ja) プログラムの動的修正方法
JPS6011935A (ja) 動作モ−ド表示装置
JP3079228B2 (ja) 基本プログラム実行方法
JP2621898B2 (ja) 外部参照型アドレス定数の動的解決処理方式
JP2506591B2 (ja) 補助処理装置
JPH0452491B2 (ja)
JP2851039B2 (ja) ワークステーションバックアップシステム
JPS63120303A (ja) 汎用コントロ−ラ
JPS6214240A (ja) プログラム検査方式
JPS60214046A (ja) 異常終了処理制御方式
JPH0319972B2 (ja)