JPH0258227A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0258227A JPH0258227A JP20802288A JP20802288A JPH0258227A JP H0258227 A JPH0258227 A JP H0258227A JP 20802288 A JP20802288 A JP 20802288A JP 20802288 A JP20802288 A JP 20802288A JP H0258227 A JPH0258227 A JP H0258227A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film resistor
- thin film
- resistor layer
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 61
- 239000010408 film Substances 0.000 claims abstract description 33
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 29
- 238000013508 migration Methods 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 2
- ILAHWRKJUDSMFH-UHFFFAOYSA-N boron tribromide Chemical compound BrB(Br)Br ILAHWRKJUDSMFH-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910015845 BBr3 Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、特に拡散抵抗と交差する状態で薄膜抵抗体
層が形成される半導体装置の改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention particularly relates to an improvement in a semiconductor device in which a thin film resistor layer is formed in a state where it intersects with a diffused resistor.
［従来の技術］
半導体装置において、５ＩＣｒ系の材料による薄膜抵抗
は、シート抵抗が高いと共に、抵抗の温度係数（ＴＣＲ
）が小さいものであるため、ＩＣあるいはＬＳＩに集積
化する薄膜抵抗素子として多く用いられている。このよ
うな薄膜抵抗体は、例えばその厚さが５０〜３００人と
非常に薄く構成されるものであり、半導体Ｕ板の能動素
子の形成される領域の主表面部の酸化膜上に形成される
。[Prior Art] In semiconductor devices, thin film resistors made of 5ICr-based materials have a high sheet resistance and a low temperature coefficient of resistance (TCR).
) is small, so it is often used as a thin film resistive element integrated into an IC or LSI. Such a thin film resistor has a very thin structure with a thickness of, for example, 50 to 300, and is formed on the oxide film on the main surface of the semiconductor U board in the area where the active elements are formed. Ru.
この場合、酸化膜の表面に凹凸形状があり段差が存在し
、この段差部を横切って薄膜抵抗体が形成されるように
なると、この段差部において断線あるいはエレクトロマ
イグレーションが生ずるおそれがある。したがって、こ
のＳＩ Ｃｒ系の薄膜抵抗体は、平坦化した酸化股上に
のみしか形成できない。このため、基板°表面に段差部
を形成させるようになる拡散抵抗体と交差する状態で、
薄膜抵抗体を形成することはできないものであった。In this case, the surface of the oxide film is uneven and has a step, and if a thin film resistor is formed across the step, there is a risk of wire breakage or electromigration occurring at the step. Therefore, this SI Cr-based thin film resistor can only be formed on a flattened oxide top. For this reason, when intersecting with the diffused resistor, which causes a step to be formed on the surface of the substrate,
It was not possible to form a thin film resistor.
［発明が解決しようとする課題］
この発明は上記のような点に鑑みなされたもので、半導
体基板の能動素子の形成される領域において、拡散抵抗
が形成され、基板の表面部に凹凸が形成されるような場
合であっても、この基板表面に形成される酸化膜上に、
上記凹凸段差部に交差するようにして、例えばＳＩ Ｃ
ｒ系の薄膜抵抗体が形成されるようにし、上記段差部に
おいて断線さらにはエレクトロマイグレーションが生ず
ることが効果的に防止できるようにした半導体装置を提
供しようとするものである。[Problems to be Solved by the Invention] The present invention has been made in view of the above-mentioned points, and it solves the problem that a diffused resistance is formed in a region of a semiconductor substrate where active elements are formed, and unevenness is formed on the surface of the substrate. Even if the oxide film is formed on the surface of the substrate,
For example, SIC
It is an object of the present invention to provide a semiconductor device in which an r-based thin film resistor is formed and the occurrence of wire breakage and electromigration at the step portion can be effectively prevented.
［課題を解決するための手段］
この発明に係る半導体装置にあっては、能動素子領域の
形成された半導体基板の主表面上に、この基板表面に段
−差を有する形状に対応して酸化膜が形成されるように
なり、この酸化股上に、上記段差部を交差する部分が含
まれるような状態で、例えばＳｊ Ｃｒ系材料による薄
膜抵抗体層を形成する。そして、この薄膜抵抗体層の少
なくとも上記段差部を交差する部分に対応して、アルミ
ニウム配線層を２層構造とされるように形成するもので
ある。[Means for Solving the Problems] In the semiconductor device according to the present invention, oxidation is applied on the main surface of the semiconductor substrate on which the active element region is formed, corresponding to the shape of the step on the surface of the substrate. A film is formed, and a thin film resistor layer made of, for example, an Sj Cr-based material is formed on this oxidized crest, including a portion that intersects the step portion. Then, an aluminum wiring layer is formed to have a two-layer structure corresponding to at least a portion of the thin film resistor layer that intersects the step portion.
［作用］
上記のように構成される半導体装置にあっては、段差部
を交差するようにＳｉ Ｃｒ系の薄膜抵抗体層が形成さ
れた場合でも、この段差部との交差部分に対応して、薄
膜抵抗体層とアルミニウム配線層との２層構造が形成さ
れる。したがって、段差部に対応して薄膜抵抗体層に断
線あるいはエレクトロマイグレーションが生ずることは
確実に防止され、例えば半導体基板に拡散による抵抗層
を形成した場合、酸化膜表面を特に平坦加工することな
く、この拡散抵抗層に交差するようにして、電気的特性
に優れた薄膜抵抗体層が形成され、ＩＣあるいはＬＳＩ
の集積化が容易とされるようになる。[Function] In the semiconductor device configured as described above, even when a SiCr-based thin film resistor layer is formed so as to intersect with a stepped portion, a thin film resistor layer corresponding to the intersecting portion with the stepped portion is formed. , a two-layer structure consisting of a thin film resistor layer and an aluminum wiring layer is formed. Therefore, disconnection or electromigration in the thin film resistor layer corresponding to the stepped portion can be reliably prevented. For example, when a resistance layer is formed on a semiconductor substrate by diffusion, the oxide film surface can be flattened without any special processing. A thin film resistor layer with excellent electrical characteristics is formed to intersect with this diffused resistor layer, and is used for IC or LSI
It became easier to integrate
［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説明する。[Embodiments of the invention] Hereinafter, one embodiment of the present invention will be described with reference to the drawings.
第１図はその構成を示しているもので、Ｐ！２の半導体
基板１１の表面部には、埋込みＮ＋型型数散層１２よび
Ｎ−エピタキシャル成長層１３を形成した後、適宜アイ
ソレーション拡散層を形成し、エピタキシャル成長層１
３部分に対応して、Ｐ＋型抵抗拡散層１４１ 、１４２
を形成する。この場合この拡散層１４１ 、１４２は、
基板１１の表面に酸化膜層を形成し、この酸化膜を上記
拡散層１４１．１４２部分に対応して除去した後不純物
をデポジションすることにより形成される。このように
抵抗拡散層１４１ 、１４２が形成された後、さらに拡
散炉において酸化膜を成長させると、抵抗拡散層１４１
、１４２部分に対応して薄くなる酸化膜１５が形成さ
れる。Figure 1 shows its configuration. After forming a buried N+ type scattering layer 12 and an N- epitaxial growth layer 13 on the surface of the semiconductor substrate 11 of No. 2, an isolation diffusion layer is formed as appropriate, and the epitaxial growth layer 1
P+ type resistance diffusion layers 141 and 142 correspond to the three portions.
form. In this case, the diffusion layers 141 and 142 are
It is formed by forming an oxide film layer on the surface of the substrate 11, removing this oxide film corresponding to the diffusion layer 141 and 142 portions, and then depositing impurities. After the resistance diffusion layers 141 and 142 are formed in this way, an oxide film is further grown in a diffusion furnace.
, 142 portions, an oxide film 15 is formed which becomes thinner.
ＳＩ Ｃｒ系金属による薄膜抵抗体層Ｉ６は、上記のよ
うな表面に凹凸の形成された酸化膜１５０表面上に形成
されるようになり、この薄膜抵抗体層１６は上記凹凸に
よる段差部１７１５１７２を適宜交差する状態で形成さ
れる。このようにして薄膜抵抗体層１６が形成されたな
らば、上記段差部１７１ 、１７２部分に対応してアル
ミニウム配線層Ｉｇｉ 、 １８２ ヲ形成し、さらに
コンタクト部に対応してアルミニウム配線層１９１．１
９２ 、・・・を形成し、それぞれ２層構造とされるよ
うにするものである。The thin film resistor layer I6 made of SI Cr-based metal is formed on the surface of the oxide film 150 having the above-described unevenness, and this thin-film resistor layer 16 has a step portion 1715172 due to the above-mentioned unevenness. They are formed in a state where they intersect as appropriate. Once the thin film resistor layer 16 has been formed in this manner, aluminum wiring layers Igi, 182 are formed corresponding to the stepped portions 171, 172, and aluminum wiring layers 191.1 are further formed corresponding to the contact portions.
92, . . . are formed, each having a two-layer structure.
すなわち、この半導体装置にあっては、酸化膜１５の段
差部１７１、＋７２にそれぞれ対応する部分か、薄膜抵
抗体層１６にアルミニウム配線層１１１１５１８２によ
って覆われ、２層構造とされる。したがって、上記段差
部１７１ 、１７２部分において、薄膜抵抗体層１６に
断線やエレクトロマイグレーションが生ずることがなく
、容易に且つ電気的特性を安定化して、抵抗拡散層１４
１ 、１４２に交差して薄膜抵抗体層１６を集積するこ
とができる。この場合、アルミニウム配線層のパターン
形状を調整するのみで実施できるものであり、特に工程
数を増加させる必要はない。That is, in this semiconductor device, the portions of the oxide film 15 corresponding to the stepped portions 171 and +72 are covered with the aluminum wiring layer 11115182 on the thin film resistor layer 16, resulting in a two-layer structure. Therefore, in the step portions 171 and 172, disconnection and electromigration do not occur in the thin film resistor layer 16, and the electrical characteristics are easily stabilized.
The thin film resistor layer 16 can be integrated across the lines 1, 142. In this case, it can be carried out simply by adjusting the pattern shape of the aluminum wiring layer, and there is no particular need to increase the number of steps.
上記のようなＳＩ Ｃｒ系の薄膜抵抗体を有する半導体
装置の製造工程についてさらに詳細に説明すると、以下
のようになる。The manufacturing process of the semiconductor device having the above-mentioned SI Cr-based thin film resistor will be described in more detail as follows.
まず第２図で示すように、（１１１）Ｐ−型の基板２１
に、Ｎ＋＋埋込み拡散層２２１．２２２、およびＮ−型
エピタキシャル層２３１ 、２３２を形成するもので、
このエピタキシャル層２３１および２３２は、アイソレ
ーション拡散層２４によって区画されるようになってい
る。このように構成されたシリコン基板の表面には、適
宜シリコン酸化膜が形成されるものであるが、このシリ
コン酸化膜は全面除去し、その後熱酸化法によってシリ
コン酸化膜２５を０．９μｍの厚さに形成する。First, as shown in FIG. 2, a (111)P- type substrate 21
, N++ buried diffusion layers 221 and 222, and N- type epitaxial layers 231 and 232 are formed.
The epitaxial layers 231 and 232 are separated by an isolation diffusion layer 24. A silicon oxide film is appropriately formed on the surface of the silicon substrate constructed in this way, but this silicon oxide film is removed from the entire surface, and then a silicon oxide film 25 is formed to a thickness of 0.9 μm by thermal oxidation. to form.
このシリコン基板の表面上に形成されたシリコン酸化膜
２５は、ホトエツチング工程によって、エピタキシャル
層２３１および２３２の拡散抵抗層を形成する部分のパ
ターンに対応して除去される。The silicon oxide film 25 formed on the surface of the silicon substrate is removed by a photoetching process in a pattern corresponding to the portions of the epitaxial layers 231 and 232 where the diffused resistance layers are to be formed.
このようにしてシリコン基板の表面上にシリコン酸化膜
２５によるパターンが形成されたならば、拡散炉を用い
てＢＢｒ３を不純物源としてデポジションを行う。つづ
いて、拡散炉を用いて酸化雰囲気およびＮ２雰囲気中で
熱処理を行ない、第３図で示すように６０００人の酸化
膜２５１．２５２を成長させながら、Ｐ＋型拡散層２６
１ 、２６２を形成する。この拡散層２６１ 、２６２
は拡散抵抗層とされる。Once the pattern of the silicon oxide film 25 is thus formed on the surface of the silicon substrate, deposition is performed using a diffusion furnace using BBr3 as an impurity source. Subsequently, heat treatment is performed in an oxidizing atmosphere and N2 atmosphere using a diffusion furnace, and as shown in FIG.
1, 262 are formed. These diffusion layers 261 and 262
is a diffused resistance layer.
次に、Ｐ＋拡散層２ｆ３１の一部、およびエピタキシャ
ル層２３１の一部に対応して上記酸化膜２５１および２
５２にホトエツチングにより開口を形成し、拡散炉を用
いてＰＯＣＩ３を不純物源としてデポジションを行ない
、さらに拡散炉を用いて酸化雰囲気およびＮ２雰囲気中
で熱処理を行ない、３０００人の酸化膜２５３．２５４
を形成させながら、第４図で示すようにＮ＋型型数散層
２７１．２７２を形成する。Next, the oxide films 251 and 2 are formed corresponding to a part of the P+ diffusion layer 2f31 and a part of the epitaxial layer 231.
Openings were formed in 52 by photoetching, and deposition was performed using POCI3 as an impurity source using a diffusion furnace. Heat treatment was then performed in an oxidizing atmosphere and a N2 atmosphere using a diffusion furnace, resulting in an oxide film of 3000 people 253.254
While forming, N+ type scattering layers 271 and 272 are formed as shown in FIG.
すなわち、このように拡散層２６１．２Ｂ２ 、および
２７１ 、２７２が形成された部分に対応して、厚さの
異なる酸化膜層２５１〜２５４が形成され、シリコン基
板の表面上に、上記各拡散層に対応する部分が四部とな
るような段差を有する酸化膜２５が形成されるようにな
る。That is, oxide film layers 251 to 254 having different thicknesses are formed corresponding to the portions where the diffusion layers 261.2B2, 271, and 272 are formed, and each of the above diffusion layers is formed on the surface of the silicon substrate. An oxide film 25 is formed having steps such that there are four portions corresponding to .
このように表面に凹凸が形成され、複数の段差部が形成
されるようになった酸化膜２５の表面上には、第５図で
示すようにスパッタ法を用いて、５ｉＣｒ系金属により
２００人の厚さで薄膜抵抗体層２８が形成される。この
薄膜抵抗体層２８は、ホトエツチングによって抵抗体上
にパターン化されるように不要部分が除去されるもので
、この薄膜抵抗体層２８は比較的薄い酸化膜２５２によ
る段差部を横切るようにして、酸化膜２５上に形成され
る。As shown in FIG. 5, the surface of the oxide film 25, which has been formed with unevenness and a plurality of steps, is coated with 5iCr-based metal by 200 people using a sputtering method, as shown in FIG. The thin film resistor layer 28 is formed to a thickness of . This thin film resistor layer 28 is such that unnecessary portions are removed so as to be patterned on the resistor by photo-etching. , are formed on the oxide film 25.
このように薄膜抵抗体層２８が形成されたならば、第６
図で示すようにコンタクトとされるＮ＋＋散層２７１お
よび２７２に対応する薄い酸化膜２５３および２５４部
、ざらにＰ＋拡散層２８１部に対応する酸化膜２５１部
に、それぞれ基板面に至るコンタクトホール２９１〜２
９３を開口形成し、この開口部それぞれに対応して第７
図に示すようにアルミニウム配線層３０１〜３０３を形
成する。この場合、能動素子のコンタクトとされるＮ＋
型型数散層２７２接続されるようになるアルミニウム配
線層３０３は、薄膜抵抗体層２８の端部にまで至るよう
に形成され、Ｎ中型拡散層２７２と薄膜抵抗体層２８と
が電気的に接続されるようになっている。Once the thin film resistor layer 28 is formed in this way, the sixth
As shown in the figure, contact holes 291 are formed in the thin oxide films 253 and 254 corresponding to the N++ diffused layers 271 and 272, which are used as contacts, and in the oxide film 251, which roughly corresponds to the P+ diffused layer 281, reaching the substrate surface. ~2
93 is formed as an opening, and a seventh hole is formed corresponding to each of the openings.
As shown in the figure, aluminum wiring layers 301 to 303 are formed. In this case, N+ is the contact of the active element.
The aluminum wiring layer 303 to be connected to the type scattering layer 272 is formed to reach the end of the thin film resistor layer 28, so that the N medium diffusion layer 272 and the thin film resistor layer 28 are electrically connected. It is now connected.
また、このアルミニウム配線層３０１〜３０３が形成さ
れるときに、同時にＰ＋型拡散層２６２に対応する段差
部の薄膜抵抗体層２８の表面上にも、アルミニウム配線
層３１を形成する。そして、薄膜抵抗体層２８の段差部
が、アルミニウム配線層３１との２層構造とされるよう
にしているもので、断線さらにはエレクトロマイグレー
ンヨンが生ずることがないようにした薄膜抵抗体層２８
が構成される。Further, when the aluminum wiring layers 301 to 303 are formed, the aluminum wiring layer 31 is also formed on the surface of the thin film resistor layer 28 at the stepped portion corresponding to the P+ type diffusion layer 262 at the same time. The stepped portion of the thin film resistor layer 28 has a two-layer structure with the aluminum wiring layer 31, and the thin film resistor layer prevents disconnection and electromigration from occurring. 28
is configured.
すなわち、このように構成することによって、バイポー
ラトランジスタとされるＡ部に対して、Ｂ部にＰ型拡散
抵抗２６２と交差し、段差部を横切るようにして薄膜抵
抗体層２８を集積化した半導体装置が構成される。That is, by configuring in this way, a semiconductor is formed in which the thin film resistor layer 28 is integrated in the B part so as to intersect with the P-type diffused resistor 262 and across the stepped part, with respect to the A part which is a bipolar transistor. The device is configured.
このように構成された半導体装置にあっては、表面の酸
化膜の段差部分を１Ｍ切るように形成された薄膜抵抗体
層２８は、その段差部分おいてアルミニウム配線層３１
により覆われるようになる。このため、上記段差部分に
おいて電流がほとんどアルミニウム配線層３１中を流れ
るよ・うなり、したがって２００λ程度の非常に薄い薄
膜抵抗体層２８を段差部に形成したときに問題となる、
段差部における断線さらにエレクトロマイグレーション
の発生をおそれる必要がない。この場合、この段差部に
対応するアルミニウム配線層３１は、通常の半導体装置
において形成されるアルミニウム配線層３０１〜３０３
を形成する工程において、エツチング用マスクの形状を
修正するのみで同時に形成できるものであり、特にこの
ために工程数を増加させる必要はない。In the semiconductor device configured in this way, the thin film resistor layer 28 formed so as to cut off the step part of the oxide film on the surface by 1M is connected to the aluminum wiring layer 31 at the step part.
becomes covered by. For this reason, most of the current flows through the aluminum wiring layer 31 in the stepped portion, which causes a problem when a very thin thin film resistor layer 28 of about 200λ is formed in the stepped portion.
There is no need to worry about wire breakage or electromigration at the stepped portion. In this case, the aluminum wiring layer 31 corresponding to this stepped portion is different from the aluminum wiring layers 301 to 303 formed in a normal semiconductor device.
In the step of forming the etching mask, the etching mask can be formed at the same time by simply modifying the shape of the etching mask, and there is no need to increase the number of steps for this purpose.
そして、このようにして薄膜抵抗体層が形成されるよう
にすることによって、実施例のようにこの薄膜抵抗体層
が拡散抵抗層と交差するようにして形成されるようにな
ると共に、抵抗島、アイソレーション領域、さらにはト
ランジスタの未使用領域に容易に薄膜抵抗体層を形成で
きるようになるものである。By forming the thin film resistor layer in this way, the thin film resistor layer can be formed to intersect with the diffused resistor layer as in the embodiment, and the resistor island can be formed so as to cross the diffused resistor layer. , it becomes possible to easily form a thin film resistor layer in an isolation region or even in an unused region of a transistor.
第８図はＰ十型拡散層２６部からアイソレーション拡散
層２４を横切るようにして、薄膜抵抗体層２８を形成し
た状態を示しているもので、Ｐ＋型拡散層２６に対応す
る酸化膜の薄い部分で形成される段差部を交差して、薄
膜抵抗体層２８が形成されている。このような場合にお
いては、上記段差部分に対応して、薄膜抵抗体層２８を
覆うようにアルミニウム配線層３１１ 、３１２を形成
する。すなわち、上記段差部において、薄膜抵抗体層２
８とアルミニウム配線層３１１．３１２との２層構造が
形成されるようになり、薄膜抵抗体層２８の段差部にお
ける断線さらにエレクトロマイグレーションの発生を心
配する必要がなくなる。FIG. 8 shows a state in which a thin film resistor layer 28 is formed from the P+ type diffusion layer 26 to cross the isolation diffusion layer 24, and the oxide film corresponding to the P+ type diffusion layer 26 is A thin film resistor layer 28 is formed across the stepped portion formed by the thin portion. In such a case, aluminum wiring layers 311 and 312 are formed to cover the thin film resistor layer 28 in correspondence with the stepped portions. That is, in the stepped portion, the thin film resistor layer 2
A two-layer structure consisting of the aluminum wiring layer 8 and the aluminum wiring layers 311 and 312 is formed, and there is no need to worry about disconnection at the stepped portion of the thin film resistor layer 28 and electromigration.
第９図で示すように、拡散層２６と平行となるように薄
膜抵抗体層２８が形成されるようになり、薄膜抵抗体層
２８に流れる電流の方向が段差部と平行になるような状
態では、上記電流方向と平行な段差°部分に対応してア
ルミニウム配線層を形成する必要はない。そして、薄膜
抵抗体層２８が拡散層２６の端部分を交差する部分、さ
らにこの薄膜抵抗体層２８が拡散層２６の側方に折れ曲
がる部分においては、薄膜抵抗体層が段差部を横切るよ
うになるものであるため、この部分に対応してアルミニ
ウム配線層３１３．３１４を、薄膜抵抗体層２８に重ね
て形成するようにする。As shown in FIG. 9, the thin film resistor layer 28 is now formed parallel to the diffusion layer 26, and the direction of current flowing through the thin film resistor layer 28 is parallel to the stepped portion. In this case, there is no need to form an aluminum wiring layer corresponding to the stepped portion parallel to the current direction. In the portion where the thin film resistor layer 28 intersects the end portion of the diffusion layer 26, and further in the portion where the thin film resistor layer 28 bends to the side of the diffusion layer 26, the thin film resistor layer crosses the stepped portion. Therefore, aluminum wiring layers 313 and 314 are formed to overlap the thin film resistor layer 28 corresponding to this portion.
〔発明の効果１
以上のようにこの発明に係る半導体装置によれば、拡散
抵抗層等が形成されるようになる半導体基板の表面の酸
化膜上に、この酸化膜の表面を特に平坦化することなく
５ｉＣｒ系金属等による極く薄い抵抗体層が形成できる
ようになるものであり、ＩＣさらにＬＳＩ等の集積化が
容易とされるようになる。この場合、特に工程数を増加
させることなく薄膜抵抗体層の段２部を交差する部分に
おける断線、エレクトロマイグレーションの発生が確実
に防止できるものであり、電気的な特性の優れたものと
することができるものであり、特に薄膜抵抗体層のレイ
アウトが自由に設定できるようになる。そして、このよ
うな構成はＣＭＯＳ。[Effect of the invention 1 As described above, according to the semiconductor device of the present invention, the surface of the oxide film on the surface of the semiconductor substrate on which the diffusion resistance layer etc. is to be formed is particularly flattened. This makes it possible to form an extremely thin resistor layer made of 5iCr-based metal or the like without any problems, and facilitates the integration of ICs, LSIs, and the like. In this case, it is possible to reliably prevent the occurrence of wire breakage and electromigration at the part where the two steps of the thin film resistor layer intersect without increasing the number of steps, and it must have excellent electrical characteristics. In particular, the layout of the thin film resistor layer can be set freely. And this kind of configuration is CMOS.
ＢＩ ＣＭＯＳ等の全ての種類の集積回路に応用できる
。It can be applied to all types of integrated circuits such as BI CMOS.
第１図はこの発明の一実施例に係る半導体装置を示すも
ので、（Ａ）は特に薄膜抵抗体層を形成した部分平面１
ｆｔ成を示す図、（Ｂ）は（Ａ）図のｂ−ｂ線断面図、
第２図乃至第７図は上記のような半導体装置の製造工程
を順次説明する断面（１４成図、第８図および第９図は
それぞれこの発明の他の実施例を説明する図である。
１１、２１・・・半導体基板１２．２２１ ２２２・・
・Ｎ型拡散層、［３，２３１，２３２・・・Ｎ型エピタ
キシャル層、１４１ １４２ ２０．２８１ ２８２・
・・ＰＪＪ：！拡散層、１５．２５−・・酸化膜、１６
．２８−・・薄膜抵抗体層（ＳｉＣｒ）、１８１ １
８２ ３０１〜３０３ ３１．３１１〜３１４・・
・アルミニウム配線層。
出願人代理人 弁理士 鈴江武彦
（Ａ）
（Ｂ）
第５
図
第６
図
第７
図
第２
図
第３図
第８
図
第９
図FIG. 1 shows a semiconductor device according to an embodiment of the present invention, and (A) particularly shows a partial plane 1 on which a thin film resistor layer is formed.
A diagram showing the ft configuration, (B) is a cross-sectional view taken along the b-b line of diagram (A),
2 to 7 are cross-sectional views sequentially illustrating the manufacturing process of the semiconductor device as described above (FIG. 14, FIG. 8, and FIG. 9 are views illustrating other embodiments of the present invention, respectively). 11, 21...Semiconductor substrate 12.221 222...
・N-type diffusion layer, [3,231,232...N-type epitaxial layer, 141 142 20.281 282・
...PJJ:! Diffusion layer, 15.25--oxide film, 16
．． 28-...Thin film resistor layer (SiCr), 181 1
82 301~303 31.311~314...
・Aluminum wiring layer. Applicant's agent Patent attorney Takehiko Suzue (A) (B) Figure 5 Figure 6 Figure 7 Figure 2 Figure 3 Figure 8 Figure 9
Claims (2)
導体基板の主表面上に、この表面の段差部が含まれる状
態で形成された絶縁膜と、この絶縁膜上に、上記段差部
を交差する状態で形成される薄膜抵抗体層と、 この薄膜抵抗体層の、少なくとも上記段差部に対応する
部分に形成したアルミニウム配線層とを具備し、 上記薄膜抵抗体層とアルミニウム配線層とが２層構造と
されるようにしたことを特徴とする半導体装置。(1) A semiconductor substrate on which an active element region is formed, an insulating film formed on the main surface of this semiconductor substrate including a stepped portion on this surface, and a stepped portion formed on this insulating film. A thin film resistor layer formed in an intersecting state, and an aluminum wiring layer formed at least in a portion of the thin film resistor layer corresponding to the stepped portion, wherein the thin film resistor layer and the aluminum wiring layer are formed to intersect with each other. A semiconductor device characterized by having a two-layer structure.
構成されるようにした特許請求の範囲第１項記載の半導
体装置。(2) The semiconductor device according to claim 1, wherein the thin film resistor layer is made of a SiCr-based resistor material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208022A JP2687469B2 (en) | 1988-08-24 | 1988-08-24 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208022A JP2687469B2 (en) | 1988-08-24 | 1988-08-24 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0258227A true JPH0258227A (en) | 1990-02-27 |
| JP2687469B2 JP2687469B2 (en) | 1997-12-08 |
Family
ID=16549377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63208022A Expired - Fee Related JP2687469B2 (en) | 1988-08-24 | 1988-08-24 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2687469B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5302335A (en) * | 1992-03-24 | 1994-04-12 | Dow Corning Toray Silicone Co., Ltd. | Method for the preparation of water-repellant hardened moldings |
| US5340775A (en) * | 1992-12-15 | 1994-08-23 | International Business Machines Corporation | Structure and fabrication of SiCr microfuses |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63252330A (en) * | 1986-12-09 | 1988-10-19 | 日本電気株式会社 | Manufacture of metal film resistance |
-
1988
- 1988-08-24 JP JP63208022A patent/JP2687469B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63252330A (en) * | 1986-12-09 | 1988-10-19 | 日本電気株式会社 | Manufacture of metal film resistance |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5302335A (en) * | 1992-03-24 | 1994-04-12 | Dow Corning Toray Silicone Co., Ltd. | Method for the preparation of water-repellant hardened moldings |
| US5340775A (en) * | 1992-12-15 | 1994-08-23 | International Business Machines Corporation | Structure and fabrication of SiCr microfuses |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2687469B2 (en) | 1997-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0434966A (en) | Manufacture of semiconductor device | |
| JPH0258227A (en) | Semiconductor device | |
| JPH05206292A (en) | Semiconductor integrated circuit | |
| JPH08195479A (en) | Semiconductor device and its manufacture | |
| JPH05175428A (en) | Integrated circuit device | |
| JPH01298746A (en) | Semiconductor device and manufacture of the same | |
| JPS63152164A (en) | Semiconductor device | |
| JPS6232639A (en) | Input protective circuit of semiconductor device and manufacture thereof | |
| JPH01302748A (en) | Manufacture of semiconductor device | |
| JPH0310234B2 (en) | ||
| JPS58165366A (en) | Manufacture of semiconductor device | |
| JPH0569312B2 (en) | ||
| JPH04324673A (en) | Formation of thin film resistance | |
| JPH02113566A (en) | Semiconductor integrated circuit | |
| JPS63237550A (en) | Manufacture of semiconductor device | |
| JPH01296656A (en) | Polysi resistor and semiconductor device | |
| JPH03225950A (en) | Semiconductor device | |
| JPH0258868A (en) | Semiconductor memory | |
| JPH05283619A (en) | Formation of resistor element | |
| JPH04324672A (en) | Formation of resistance | |
| JPH05121665A (en) | Semiconductor device | |
| JPH0436576B2 (en) | ||
| JPH01150336A (en) | Semiconductor device | |
| JPH01260850A (en) | Manufacture of semiconductor device | |
| JPS62134961A (en) | Semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |