JPH0258216A - Manufacture of semiconductor integrated circuit device - Google Patents
Manufacture of semiconductor integrated circuit deviceInfo
- Publication number
- JPH0258216A JPH0258216A JP20858588A JP20858588A JPH0258216A JP H0258216 A JPH0258216 A JP H0258216A JP 20858588 A JP20858588 A JP 20858588A JP 20858588 A JP20858588 A JP 20858588A JP H0258216 A JPH0258216 A JP H0258216A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium silicide
- films
- silicide film
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 25
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 23
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 7
- 230000001678 irradiating effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 13
- 239000012535 impurity Substances 0.000 abstract description 12
- 230000006866 deterioration Effects 0.000 abstract description 5
- 239000007789 gas Substances 0.000 abstract description 5
- 229910008479 TiSi2 Inorganic materials 0.000 abstract description 3
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 12
- 239000010410 layer Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000000137 annealing Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置の製造方法に関し、特に
、配線のコンタクト部にチタンシリサイド膜と窒化チタ
ン膜との二層構造の膜を用いる半導体集積回路装置の製
造に適用して好適なものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor integrated circuit device, and in particular, to a method for manufacturing a semiconductor integrated circuit device, in particular, a method for manufacturing a semiconductor integrated circuit device, in particular, using a film with a two-layer structure of a titanium silicide film and a titanium nitride film in the contact portion of wiring. This is suitable for application to the manufacture of semiconductor integrated circuit devices.
本発明は、チタンシリサイド膜と、上記チタンシリサイ
ド膜上に形成された窒化チタン膜とを有する半導体集積
回路装置の製造方法において、窒素を含む雰囲気中で上
記チタンシリサイド膜にレーザービームを選択的に照射
することにより上記窒化チタン膜を形成するようにして
いる。これによって、チタンシリサイド膜の表面のモフ
ォロジーの劣化や不純物の再拡散を生じることなく窒化
チタン膜をチタンシリサイド膜上に形成することができ
る。The present invention provides a method for manufacturing a semiconductor integrated circuit device having a titanium silicide film and a titanium nitride film formed on the titanium silicide film, in which a laser beam is selectively applied to the titanium silicide film in an atmosphere containing nitrogen. The titanium nitride film is formed by irradiation. Thereby, the titanium nitride film can be formed on the titanium silicide film without deteriorating the morphology of the surface of the titanium silicide film or re-diffusion of impurities.
（従来の技術〕
半導体集積回路装置においては、半導体基板中に形成さ
れた拡散層に、眉間絶縁膜に形成されたコンタクトホー
ルを通じてアルミニウム（ＡＩ）の配線がコンタクトし
ている。従来、この拡散層のシート抵抗の低減及びＡＩ
配線とこの拡散層との反応防止を図るために、チタンシ
リサイド（ＴｉＳｂ ）膜とその上に形成された窒化チ
タン（ＴｉＮ）膜との二層構造の膜を介してＡＩ配線を
拡散層にコンタクトさせる技術が知られている。(Prior Art) In a semiconductor integrated circuit device, an aluminum (AI) wiring is in contact with a diffusion layer formed in a semiconductor substrate through a contact hole formed in an insulating film between the eyebrows. Conventionally, this diffusion layer Reduction of sheet resistance and AI
In order to prevent reactions between the wiring and this diffusion layer, the AI wiring is brought into contact with the diffusion layer through a two-layer film consisting of a titanium silicide (TiSb) film and a titanium nitride (TiN) film formed thereon. There are known techniques to do this.
特開昭６２−１６９４１２号公報には、このＴｉ５ｉｚ
膜上にＴｉＮ膜を形成する方法として、拡散層上にＴｉ
Ｓｉ２膜を形成した後、窒素（Ｎ）を含む雰囲気中にお
いて９００°Ｃ以上の高温でアニールを行ってこのＴｉ
５ｉｚ膜の表面を窒化することによりＴｉＮ膜を形成す
る方法が開示されている。JP-A-62-169412 describes this Ti5iz
As a method of forming a TiN film on a film, TiN film is formed on a diffusion layer.
After forming the Si2 film, annealing is performed at a high temperature of 900°C or higher in an atmosphere containing nitrogen (N) to remove this Ti film.
A method of forming a TiN film by nitriding the surface of a 5iz film is disclosed.
しかし、本発明者の検討によれば、上述の特開昭６２−
１６９４１２号公報に開示された方法は、半導体基板全
体が９００°Ｃ以上の高温に加熱されることに起因して
、窒化されない部分におけるＴｉＳｉ、膜の表面のモフ
ォロジ−（ｍｏｒｐｈｏ ｌｏｇｙ ）が劣化し、その
結果、電気的特性の劣化が生じてしまうという問題があ
った。また、このように半導体基板全体が高温に加熱さ
れることにより、拡散層中の不純物の再拡散が生じて拡
散層が広がってしまうという問題もあった。However, according to the inventor's study, the above-mentioned JP-A-62-
In the method disclosed in Japanese Patent No. 169412, since the entire semiconductor substrate is heated to a high temperature of 900° C. or higher, the morphology of the TiSi film surface in the non-nitrided portions deteriorates. As a result, there was a problem in that electrical characteristics deteriorated. Furthermore, when the entire semiconductor substrate is heated to a high temperature in this manner, there is a problem in that impurities in the diffusion layer are re-diffused and the diffusion layer is expanded.
従って本発明の目的は、チタンシリサイド膜の表面のモ
フォロジーの劣化や不純物の再拡散を生じることなく窒
化チタン膜をチタンシリサイド膜上に形成することがで
きる半導体集積回路装置の製造方法を提供することにあ
る。Therefore, an object of the present invention is to provide a method for manufacturing a semiconductor integrated circuit device that can form a titanium nitride film on a titanium silicide film without deteriorating the morphology of the surface of the titanium silicide film or re-diffusion of impurities. It is in.
上記課題を解決するため、本発明は、チタンシリサイド
膜（９ａ〜９ｃ）と、チタンシリサイド膜（９ａ〜９ｃ
）上に形成された窒化チタン膜（１３ａ−１３ｃ）とを
有する半導体集積回路装置の製造方法において、窒素を
含む雰囲気中でチタンシリサイド膜（９ａ〜９ｃ）にレ
ーザービーム（Ｂ）を選択的に照射することにより窒化
チタン膜（１３ａ〜１３Ｃ）を形成するようにしている
。In order to solve the above problems, the present invention provides titanium silicide films (9a to 9c) and titanium silicide films (9a to 9c).
), in which a laser beam (B) is selectively applied to titanium silicide films (9a to 9c) in an atmosphere containing nitrogen. Titanium nitride films (13a to 13C) are formed by irradiation.
上記した手段によれば、窒素を含む雰囲気中でのレーザ
ービーム（Ｂ）の照射により、チタンシリサイド膜（９
ａ〜９ｃ）の窒化を行うべき部分のみが局所的に高温に
加熱されてこの部分に窒化チタン膜（１３ａ−１３ｃ）
が形成されるが、その他の部分は高温に加熱されない。According to the above-mentioned means, titanium silicide film (9
Only the parts a to 9c) to be nitrided are locally heated to a high temperature to form a titanium nitride film (13a to 13c) on these parts.
is formed, but other parts are not heated to high temperatures.
このため、この窒化が行われない部分におけるチタンシ
リサイド膜（９ａ〜９ｃ）の表面のモフォロジーの劣化
や不純物の再拡散が生じるのを防止することができる。Therefore, it is possible to prevent deterioration of the morphology of the surface of the titanium silicide film (9a to 9c) and re-diffusion of impurities in the portions where this nitridation is not performed.
以下、本発明の一実施例について図面を参照しながら説
明する。この実施例は、本発明をＭＯ３ＬＳＩの製造に
通用した実施例である。An embodiment of the present invention will be described below with reference to the drawings. This example is an example in which the present invention was applied to the manufacture of MO3LSI.
第１図Ａ〜第１図Ｈは、本発明の一実施例によるＭＯ３
ＬＳＩの製造方法を工程順に示す。FIGS. 1A to 1H show MO3 according to an embodiment of the present invention.
A method for manufacturing an LSI will be shown in order of steps.
本実施例においては、第１図Ａに示すように、まず例え
ばｐ型シリコン（Ｓｔ）Ｍ板のような半導体基板ｌの表
面に例えば５ｉＯｚ膜のようなフィールド絶縁膜２を選
択的に形成して素子間分離を行った後、このフィールド
絶縁膜２で囲まれた活性領域の表面に例えば熱酸化によ
り例えば５ｉ０２膜のようなゲート絶縁膜３を形成する
。次に、このゲート絶縁膜３上に例えば不純物をドープ
した多結晶Ｓｉ膜を形成した後、これらの多結晶Ｓｉ膜
及びゲート絶縁膜３をエツチングにより所定形状にパタ
ーンニングする。これによって、ゲート電極４が形成さ
れる。この後、このゲート電極４をマスクとして半導体
基板１中に例えばリン（Ｐ）のようなｎ型不純物を低濃
度にイオン注入する。次に、例えばＣＶＤにより全面に
例えば５ｉＯｚ膜を形成した後、例えば反応性イオンエ
ツチング（１Ｅ）によりこのＳｉＯ２膜を基板表面と垂
直方向に異方性エツチングしてＳｉＯ□から成る側壁（
サイドウオールスペーサ）５を形成する。次に、この側
壁５をマスクとして半導体基板１中に例えばヒ素（Ａｓ
）のようなｎ型不純物を比較的高濃度にイオン注入す
る。これによって、例えばｎ゛型のソース領域６及びド
レイン領域７がゲート電極４に対して自己整合的に形成
される。これらのゲート電極４、ソース領域６及びドレ
イン領域７により、ｎチャネルＭＯＳ Ｆ ＥＴが構成
される。これらのソース領域６及びドレイン領域７は、
側壁５の下方の部分に例えばｎ−型の低不純物濃度部６
ａ、７ａを有しており、従ってこのｎチャネルＭＯ３Ｆ
ＥＴはこの低不純物濃度部７ａによりドレイン領域７の
近傍の電界を緩和した、いわゆるＬＤＤ（Ｌｉｇｈｔｌ
ｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有する。なお、こ
のｎチャネルＭＯ３ＦＥＴは必ずしもＬＤＤ構造を有す
る必要はない、この後、アニールを行うことにより、イ
オン注入された不純物の電気的活性化を行う。In this embodiment, as shown in FIG. 1A, first, a field insulating film 2 such as a 5iOz film is selectively formed on the surface of a semiconductor substrate l such as a p-type silicon (St) M plate. After isolation between elements is performed, a gate insulating film 3 such as a 5i02 film is formed on the surface of the active region surrounded by the field insulating film 2 by, for example, thermal oxidation. Next, a polycrystalline Si film doped with impurities, for example, is formed on the gate insulating film 3, and then the polycrystalline Si film and the gate insulating film 3 are patterned into a predetermined shape by etching. As a result, gate electrode 4 is formed. Thereafter, using the gate electrode 4 as a mask, an n-type impurity such as phosphorus (P) is ion-implanted into the semiconductor substrate 1 at a low concentration. Next, after forming, for example, a 5iOz film on the entire surface by, for example, CVD, this SiO2 film is anisotropically etched in a direction perpendicular to the substrate surface by, for example, reactive ion etching (1E) to form sidewalls made of SiO□ (
A side wall spacer) 5 is formed. Next, using this side wall 5 as a mask, for example, arsenic (As) is added to the semiconductor substrate 1.
) is ion-implanted at a relatively high concentration. As a result, for example, an n-type source region 6 and drain region 7 are formed in self-alignment with the gate electrode 4. These gate electrode 4, source region 6, and drain region 7 constitute an n-channel MOS FET. These source region 6 and drain region 7 are
For example, an n-type low impurity concentration region 6 in the lower part of the side wall 5.
a, 7a, therefore this n-channel MO3F
The ET is a so-called LDD (Light LDD) in which the electric field near the drain region 7 is relaxed by the low impurity concentration portion 7a.
y Doped Drain) structure. Note that this n-channel MO3FET does not necessarily have to have an LDD structure.After this, annealing is performed to electrically activate the ion-implanted impurities.
次に第１図Ｂに示すように、例えばスパッタや蒸着によ
り全面にチタン（Ｔｉ）膜８を形成する。Next, as shown in FIG. 1B, a titanium (Ti) film 8 is formed on the entire surface by, for example, sputtering or vapor deposition.
次に、例えば８００°Ｃ程度の温度でアニールを行うこ
とにより、Ｔｉ膜８とこのＴｉ膜８が直接接しているゲ
ート電８ｉＩ４、ソース領域６及びドレイン領域７とを
反応させる。これによって、これらのゲート電極４、ソ
ース領域６及びドレイン領域７の表面がシリサイド化さ
れる。この後、未反応のＴｉ膜８をエツチング除去する
。このようにして、第１図Ｃに示すように、ゲート電極
４、ソース領域６及びドレイン領域７の表面にそれぞれ
ＴｉＳｉ。Next, by performing annealing at a temperature of, for example, about 800° C., the Ti film 8 is caused to react with the gate electrode 8iI4, the source region 6, and the drain region 7 with which the Ti film 8 is in direct contact. As a result, the surfaces of gate electrode 4, source region 6, and drain region 7 are silicided. Thereafter, the unreacted Ti film 8 is removed by etching. In this way, as shown in FIG. 1C, TiSi is deposited on the surfaces of the gate electrode 4, source region 6, and drain region 7, respectively.
膜９ａ〜９Ｃが形成される。これらの７ｉＳｉｚ膜９ａ
〜９Ｃの膜厚は例えば１０００人程度度板る。Films 9a-9C are formed. These 7iSize films 9a
The film thickness of ~9C is, for example, about 1000 people.
これらのＴｉ５ｉｚ膜９ａ〜９ｃにより、ゲート電極４
、ソース領域６及びドレイン領域７のシート抵抗の低減
を図ることができる。なお、上述のアニールは例えば赤
外線（ＩＲ）アニールにより行うことも可能である。These Ti5iz films 9a to 9c form the gate electrode 4.
, the sheet resistance of the source region 6 and drain region 7 can be reduced. Note that the above-mentioned annealing can also be performed by, for example, infrared (IR) annealing.
次に第ト図りに示すように、例えばＣＶＤにより全面に
例えばリンシリケートガラス（ＰＳＣ；）膜のような眉
間絶縁膜１０を形成し、さらにこの眉間絶縁膜１０の上
に例えばスパッタや蒸着により例えばＡＩ膜のような後
述のレーザービームＢに対する反射膜１工を形成した後
、リソグラフィーによりこの反射膜ｌｌの上に所定形状
のレジストパターン１２を形成する。Next, as shown in Figure 1, a glabellar insulating film 10 such as a phosphosilicate glass (PSC) film is formed on the entire surface by, for example, CVD, and then a glabellar insulating film 10, such as a phosphorus silicate glass (PSC) film, is formed on the glabellar insulating film 10 by, for example, sputtering or vapor deposition. After forming a reflective film 1 for laser beam B, which will be described later, such as an AI film, a resist pattern 12 having a predetermined shape is formed on this reflective film 11 by lithography.
次に、このレジストパターン１２をマスクとして反射膜
１１及び層間絶縁膜ｌＯの所定部分を例えばＲＩＥによ
りエツチングして、第１図Ｅに示すようにコンタクトホ
ールＣ１〜Ｃ１を形成する。Next, using resist pattern 12 as a mask, predetermined portions of reflective film 11 and interlayer insulating film IO are etched by, for example, RIE to form contact holes C1 to C1 as shown in FIG. 1E.
この後、レジストパターン１２を除去する。After that, the resist pattern 12 is removed.
次に第１図Ｆに示すように、Ｎを含む雰囲気、例えばＮ
２ガスやアンモニア（ＮＨｌ）ガス中で全面にレーザー
ビームＢを照射する。このレーザービームＢとしては、
例えばＸｅＣｌエキシマ−レーザーのようなエキシマ−
レーザーによるパルスレーザ−ビーム（波長３０８ ｎ
ｍ）を用いることができる。また、このレーザービーム
Ｂの照射エネルギー密度は例えば１６００ｍＪ／ｃ＋ｆ
ｌとすることができる。この場合、反射膜１１に入射し
たレーザービームＢは反射されるため、結果的に反射膜
１１で覆われていないコンタクトホールＣＩ””Ｃ１内
部のＴｉ５ｉｚ膜９ａ〜９ＣにのみレーザービームＢが
照射される。このレーザービームＢの照射によってコン
タクトホールＣ１〜Ｃ１内部のＴｉＳｉ２膜９ａ〜９Ｃ
のみが局所的に高温に加熱され、この部分がレーザービ
ームＢの照射により分解された雰囲気ガス中のＮによっ
て所定深さまで窒化される。これによって、ＴｉＮ膜１
３ａ＝１３ｃがコンタクトホールＣ，−Ｃ，に対して自
己整合的に形成される。これらのＴｉＮ膜１３ａ〜１３
ｃによって、後述の配線１４ａ〜１４ｃとゲート電極４
、ソース領域６及びドレイン領域７との反応を防止する
ことができる。なお、この反応を効果的に防止するため
には、これらのＴｉＮ膜１３ａ〜１３ｃの厚さは例えば
５００人程度板上であるのが好ましい。Next, as shown in FIG. 1F, an atmosphere containing N, for example, N
The entire surface is irradiated with laser beam B in 2 gas or ammonia (NHl) gas. As this laser beam B,
For example, an excimer laser such as a XeCl excimer laser
Pulsed laser beam (wavelength 308 nm)
m) can be used. Moreover, the irradiation energy density of this laser beam B is, for example, 1600 mJ/c+f
It can be l. In this case, since the laser beam B incident on the reflective film 11 is reflected, the laser beam B is irradiated only on the Ti5iz films 9a to 9C inside the contact hole CI""C1 that is not covered with the reflective film 11. Ru. By irradiating this laser beam B, the TiSi2 films 9a to 9C inside the contact holes C1 to C1 are
Only this portion is locally heated to a high temperature, and this portion is nitrided to a predetermined depth by N in the atmospheric gas decomposed by irradiation with the laser beam B. As a result, the TiN film 1
3a=13c are formed in self-alignment with contact holes C, -C. These TiN films 13a to 13
c, the wirings 14a to 14c and the gate electrode 4, which will be described later.
, reaction with the source region 6 and drain region 7 can be prevented. In order to effectively prevent this reaction, the thickness of these TiN films 13a to 13c is preferably about 500 mm thick, for example.
次に、例えばスパッタや蒸着により全面に例えばＡＩ膜
を形成した後、このＡＩ膜をエツチングにより所定形状
にパターンコンタして第１図Ｈに示すように配’ｂ’Ａ
Ｉ ４ ａ〜１４ｃを形成し、これによって目的とす
るＭＯ３ＬＳＩを完成させる。Next, after forming, for example, an AI film on the entire surface by, for example, sputtering or vapor deposition, this AI film is pattern contoured into a predetermined shape by etching to form the pattern 'b'A' shown in FIG. 1H.
I 4 a to 14c are formed, thereby completing the desired MO3LSI.
以上のように、この実施例によれば、コンタクトホール
Ｃ，−Ｃ３の部分を除いた眉間絶縁膜１０の表面を反射
膜１１で覆い、この状態でＮを含む雰囲気中においてレ
ーザービームＢを照射することによりこれらのコンタク
トホールＣ，−Ｃ。As described above, according to this embodiment, the surface of the glabellar insulating film 10 except for the contact holes C and -C3 is covered with the reflective film 11, and in this state, the laser beam B is irradiated in an atmosphere containing N. By doing so, these contact holes C and -C are formed.
の内部におけるＴｉＳｉ２膜９ａ〜９Ｃのみを局所的に
高温に加熱しているので、これらのコンタクトホールＣ
１−Ｃ５の内部における゛Ｔｉ５ｉｚ膜９ａ〜９Ｃの上
にこれらのコンタクトホールＣＩ””Ｃｚに対して自己
整合的にＴｉＮ膜１３ａ〜１３ｃを形成することができ
る。この場合、レーザービームＢが照射されない部分は
高温に加熱されないので、窒化が行われない部分におけ
るＴｉ５ｉｚ膜９ａ〜９Ｃの表面にヒロック（ｈｉｌｌ
ｏｃｋ）が形成されたりしてモフォロジーの劣化が生じ
ることがなく、従って電気的特性の劣化は生じない、さ
らにまた、ソース領域６及びドレイン領Ｍ７中の不純物
の再拡散が生じることもないので、これらのソース領域
６及びドレイン領域７が広がることもない。Since only the TiSi2 films 9a to 9C inside the contact holes C are locally heated to a high temperature, these contact holes C
The TiN films 13a to 13c can be formed on the Ti5iz films 9a to 9C in the inside of the 1-C5 in a self-aligned manner with respect to these contact holes CI""Cz. In this case, the parts that are not irradiated with the laser beam B are not heated to a high temperature, so hillocks are formed on the surface of the Ti5iz films 9a to 9C in the parts where nitridation is not performed.
ock) is formed and deterioration of morphology occurs, therefore, deterioration of electrical characteristics does not occur.Furthermore, re-diffusion of impurities in the source region 6 and drain region M7 does not occur. These source region 6 and drain region 7 do not spread.
以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above-described embodiments, and various modifications can be made based on the technical idea of the present invention.
例えば、上述の実施例においては、最終構造に反射膜１
１を残しているが、この反射膜１１は例えば配線１４〜
１４ｃを形成する前に例えばリン酸によりエツチング除
去することも可°能である。For example, in the embodiment described above, the final structure includes a reflective film.
1 is left, but this reflective film 11 is used for wirings 14 to 14, for example.
It is also possible to remove it by etching, for example with phosphoric acid, before forming 14c.
また、この反射膜１１としては、例えばＴｉ膜のような
バリアメタル膜を用いることも可能である。Further, as the reflective film 11, it is also possible to use a barrier metal film such as a Ti film, for example.
さらに、この反射膜１１の代わりにレーザービームＢに
対して吸収性のある金属膜（タングステン（Ｗ）膜、モ
リブデン（ＭＯ）ｉ等）を用いても、コンタクトホール
Ｃ１〜Ｃ１の内部におけるＴｉ５ｉｚ膜９ａ〜９ｃにの
みレーザービームＢを選択的に照射することが可能であ
る。Furthermore, even if a metal film (tungsten (W) film, molybdenum (MO) i, etc.) that absorbs the laser beam B is used instead of the reflective film 11, the Ti5iz film inside the contact holes C1 to C1 It is possible to selectively irradiate only 9a to 9c with the laser beam B.
また、上述の実施例においては、本発明をＭＯ５ＬＳＩ
に適用した場合について説明したが、本発明は、例えば
バイポーラＬＳＩやバイポーラ−ＣＭＯ３ＬＳＩのよう
なＭＯ３ＬＳＩ以外の半導体集積回路装置の製造に適用
することも可能である。In addition, in the above-mentioned embodiment, the present invention is implemented as a MO5LSI.
Although the present invention has been described for the case where it is applied to, for example, the present invention can also be applied to the manufacture of semiconductor integrated circuit devices other than MO3LSI, such as bipolar LSI and bipolar-CMO3LSI.
〔発明の効果］
以上述べたように、本発明によれば、窒素を含む雰囲気
中でチタンシリサイド膜にレーザービームを選択的に照
射することにより窒化チタン膜を形成するようにしてい
るので、レーザービームが照射されない部分は高温に加
熱されず、従ってチタンシリサイド膜の表面のモフォロ
ジーの劣化や不純物の再拡散が生じるのを防止すること
ができる。[Effects of the Invention] As described above, according to the present invention, a titanium nitride film is formed by selectively irradiating a titanium silicide film with a laser beam in an atmosphere containing nitrogen. The portion that is not irradiated with the beam is not heated to a high temperature, and therefore it is possible to prevent deterioration of the morphology of the surface of the titanium silicide film and re-diffusion of impurities.
第１図Ａ〜第１図Ｈは本発明の一実施例によるＭＯ３Ｌ
ＳＩの製造方法を工程順に示す断面図である。
図面における主要な符号の説明
に半導体基板、 ２：フィールド絶縁膜、４：ゲート電
極、 ６：ソース領域、 ７：ドレイン領域、 ８
：Ｔｉ膜、 ９ ａ 〜９ ｃ ： Ｔｉ５ｉｚ膜、１
１：反射膜、 １３ ａｘｌ ３ ｃ ：ＴｉＮ膜、
１４〜１４ｃ：配線、 Ｃ，〜ｃ、：コンタクトホール
。
代理人 弁理士 杉 浦 正 知
第１図Ａ
−実施（ダＩ
第１図Ｂ
−１大）殆イグ・１
８し−す“−ヒ°−ム
第１図Ｆ
−実施例
第１図Ｃ
−突犯例
第１図Ｄ
−実光例
第１図Ｇ
−Ｔ犯例
第１図ＨFIG. 1A to FIG. 1H are MO3Ls according to an embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a method for manufacturing SI in order of steps. Explanation of main symbols in the drawings: semiconductor substrate, 2: field insulating film, 4: gate electrode, 6: source region, 7: drain region, 8
: Ti film, 9 a to 9 c : Ti5iz film, 1
1: Reflective film, 13 axl 3 c: TiN film,
14 to 14c: wiring, C, to c,: contact hole. Agent Patent Attorney Tadashi Sugiura Figure 1 A - Implementation (I Figure 1 B - 1 Large) Most of the time 1 8S - Him Figure 1 F - Example Figure 1 C - Sudden crime example, Figure 1 D - Actual light example, Figure 1 G - T crime example, Figure 1 H
Claims (1)
成された窒化チタン膜とを有する半導体集積回路装置の
製造方法において、 窒素を含む雰囲気中で上記チタンシリサイド膜にレーザ
ービームを選択的に照射することにより上記窒化チタン
膜を形成するようにしたことを特徴とする半導体集積回
路装置の製造方法。[Claims] A method for manufacturing a semiconductor integrated circuit device having a titanium silicide film and a titanium nitride film formed on the titanium silicide film, comprising: selecting a laser beam on the titanium silicide film in an atmosphere containing nitrogen; 1. A method for manufacturing a semiconductor integrated circuit device, characterized in that the titanium nitride film is formed by irradiating the titanium nitride film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208585A JP2821598B2 (en) | 1988-08-23 | 1988-08-23 | Method for manufacturing semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208585A JP2821598B2 (en) | 1988-08-23 | 1988-08-23 | Method for manufacturing semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0258216A true JPH0258216A (en) | 1990-02-27 |
| JP2821598B2 JP2821598B2 (en) | 1998-11-05 |
Family
ID=16558626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63208585A Expired - Fee Related JP2821598B2 (en) | 1988-08-23 | 1988-08-23 | Method for manufacturing semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2821598B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0613469A (en) * | 1992-06-25 | 1994-01-21 | Nec Corp | Manufacture of semiconductor device |
| JPH0660804A (en) * | 1992-04-14 | 1994-03-04 | Micron Technol Inc | Spacer, for field emission display, manufactured by self-aligned high-energy corrosion |
| JP2005512322A (en) * | 2001-12-05 | 2005-04-28 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Wiring with improved barrier layer adhesion |
| KR100477817B1 (en) * | 1997-12-27 | 2005-07-04 | 주식회사 하이닉스반도체 | Semiconductor device manufacturing method |
| US20210098633A1 (en) * | 2019-09-30 | 2021-04-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Localized heating in laser annealing process |
| US11302820B2 (en) * | 2019-09-27 | 2022-04-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Localized protection layer for laser annealing process |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61113257A (en) * | 1984-11-08 | 1986-05-31 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS62169412A (en) * | 1986-01-22 | 1987-07-25 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device |
-
1988
- 1988-08-23 JP JP63208585A patent/JP2821598B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61113257A (en) * | 1984-11-08 | 1986-05-31 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS62169412A (en) * | 1986-01-22 | 1987-07-25 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0660804A (en) * | 1992-04-14 | 1994-03-04 | Micron Technol Inc | Spacer, for field emission display, manufactured by self-aligned high-energy corrosion |
| JPH0613469A (en) * | 1992-06-25 | 1994-01-21 | Nec Corp | Manufacture of semiconductor device |
| KR100477817B1 (en) * | 1997-12-27 | 2005-07-04 | 주식회사 하이닉스반도체 | Semiconductor device manufacturing method |
| JP2005512322A (en) * | 2001-12-05 | 2005-04-28 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Wiring with improved barrier layer adhesion |
| JP4740538B2 (en) * | 2001-12-05 | 2011-08-03 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Manufacturing method of semiconductor device |
| US11302820B2 (en) * | 2019-09-27 | 2022-04-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Localized protection layer for laser annealing process |
| US11848385B2 (en) | 2019-09-27 | 2023-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Localized protection layer for laser annealing process |
| US20210098633A1 (en) * | 2019-09-30 | 2021-04-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Localized heating in laser annealing process |
| US11069813B2 (en) * | 2019-09-30 | 2021-07-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Localized heating in laser annealing process |
| US11967647B2 (en) | 2019-09-30 | 2024-04-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Localized heating in laser annealing process |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2821598B2 (en) | 1998-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4646426A (en) | Method of producing MOS FET type semiconductor device | |
| JP3211377B2 (en) | Method for manufacturing semiconductor device | |
| US5308793A (en) | Method for forming interconnector | |
| US6157068A (en) | Semiconductor device with local interconnect of metal silicide | |
| JP3277533B2 (en) | Method for manufacturing semiconductor device | |
| US5434096A (en) | Method to prevent silicide bubble in the VLSI process | |
| JP2864518B2 (en) | Method for manufacturing semiconductor device | |
| JP2890584B2 (en) | Method for manufacturing semiconductor device | |
| JPH0258216A (en) | Manufacture of semiconductor integrated circuit device | |
| JP3173094B2 (en) | Method for manufacturing MOS transistor | |
| US6340617B1 (en) | Manufacture of semiconductor device | |
| JP3185235B2 (en) | Method for manufacturing semiconductor device | |
| JP3371875B2 (en) | Method for manufacturing semiconductor device | |
| JP2948486B2 (en) | Method for manufacturing semiconductor device | |
| JP3182833B2 (en) | Thin film transistor and method of manufacturing the same | |
| JPH039530A (en) | Manufacture of mos field effect transistor | |
| JP2910064B2 (en) | Method for manufacturing semiconductor device | |
| JP3297770B2 (en) | Method for manufacturing semiconductor device | |
| JPH06295923A (en) | Manufacture of mos transistor | |
| JP2001185506A (en) | Method for manufacturing semiconductor device | |
| JP2821628B2 (en) | Method for manufacturing semiconductor device | |
| JP3033579B2 (en) | Manufacturing method of thin film transistor | |
| JPH0228956A (en) | Semiconductor integrated circuit device | |
| JPH0434926A (en) | Manufacture of semiconductor device | |
| JP2525186B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |