JPH0255977B2 - - Google Patents
Info
- Publication number
- JPH0255977B2 JPH0255977B2 JP56069310A JP6931081A JPH0255977B2 JP H0255977 B2 JPH0255977 B2 JP H0255977B2 JP 56069310 A JP56069310 A JP 56069310A JP 6931081 A JP6931081 A JP 6931081A JP H0255977 B2 JPH0255977 B2 JP H0255977B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- error correction
- symbols
- output
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012937 correction Methods 0.000 claims description 28
- 230000001172 regenerating effect Effects 0.000 claims description 16
- 208000011580 syndromic disease Diseases 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は再生中継方式に関し、特に誤まり訂正
復号と符号化操作を行う再生中継方式の改良に関
する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a regenerative relay system, and more particularly to an improvement of a regenerative relay system that performs error correction decoding and encoding operations.
誤り訂正符号化技術を用いた再生中継システム
で、中継器内でその直前の中継区間の誤りをいつ
たん誤り訂正符号を行つて減少させ、その後再
度、前中継区間と同一の誤り訂正符号化を行なつ
てから次の中継区間に送出する方式を考える。 In a regenerative repeating system that uses error correction coding technology, the repeater reduces the errors in the previous repeating section by applying error correction coding, and then repeats the same error correction coding as in the previous repeating section. Consider a method in which the data is transmitted to the next relay section after the data is transmitted.
再生中継システムにおいて、中継器内で上記に
述べたように誤り訂正復号、および符号化を行な
う場合、周知の技術に従つて、情報シンボルのみ
誤り訂正して出力し、検査シンボルを破棄すると
いう通常の復号器を用いれば、再生中継器の構成
は、例えば第１図のようになる。 In a regenerative relay system, when error correction decoding and encoding are performed in the repeater as described above, the usual method is to correct errors in only the information symbols and output them, and discard the check symbols, according to well-known technology. If a decoder is used, the configuration of the regenerative repeater will be as shown in FIG. 1, for example.
第１図では、入力される信号系列を復調器１、
により復調し、復号器２は、復調器出力を入力し
て誤り訂正された情報シンボルを出力して符号器
３へ入力し、ここで誤り訂正符号化を行ないこの
符号化出力を変調器４、で変調して後続中継区間
に送出することを示している。 In FIG. 1, the input signal sequence is transmitted to a demodulator 1,
The decoder 2 inputs the demodulator output, outputs error-corrected information symbols, and inputs them to the encoder 3, where error correction encoding is performed and the encoded output is sent to the modulator 4, This indicates that the signal is modulated by the following signal and sent to the subsequent relay section.
ここで、２、で示される復号器について説明す
る。第２図はこの復号器２、のブロツク図で、入
力端子５から入力される符号語をシンドローム発
生回路７に入力してシンドロームを発生し、これ
をもとにして誤まり位置計算回路８で誤りの位置
を計算し、その結果に従つて、データバツフア６
にストアされた入力系列を訂正回路９で誤まり訂
正して出力端子１１より出力する。必要なタイミ
ング信号はすべて、制御回路１０から送出されて
いる。 Here, the decoder indicated by 2 will be explained. FIG. 2 is a block diagram of this decoder 2, in which a code word input from an input terminal 5 is input to a syndrome generation circuit 7 to generate a syndrome, and based on this, an error position calculation circuit 8 generates a syndrome. Calculate the location of the error, and according to the result, data buffer 6
The error correction circuit 9 corrects errors in the input series stored in the input sequence, and outputs the corrected data from the output terminal 11. All necessary timing signals are sent from the control circuit 10.
第３図はこの復号器の入出力系列の時間関係を
表わしたものである。 FIG. 3 shows the time relationship between the input and output sequences of this decoder.
第３図においてａは入力端子５における入力系
列を示し、１２は情報シンボル、１３は情報シン
ボル１２の誤まり訂正のための検査シンボルを示
し、ｂは出力端１１における出力系列で１４は１
２における情報シンボルの誤まり訂正された情報
シンボルを示す。T1は復号の為の遅延時間であ
る。入力系列における検出シンボル１３に対応す
る符号は出力されない。通常の誤まり訂正符号操
作においては、出力としては検査シンボルは不要
なため検査シンボルの誤まり訂正は行なわれない
がまた行なつたとしても検査シンボルは出力され
ない。 In FIG. 3, a indicates an input sequence at the input terminal 5, 12 an information symbol, 13 a check symbol for error correction of the information symbol 12, b an output sequence at the output terminal 11, and 14 a 1
2 shows an error-corrected information symbol of the information symbol in 2. T 1 is the delay time for decoding. The code corresponding to detected symbol 13 in the input sequence is not output. In normal error correction code operation, no check symbol is required as an output, so error correction of the check symbol is not performed, but even if error correction is performed, no check symbol is output.
しかしながら上述の従来の方式では、各再生中
継器で、誤まり訂正符号の復号、及び誤まり訂正
された符号の再符号化の両方を行なわなければな
らず、再生中継器の構造が複雑化するという欠点
を有する。 However, in the conventional method described above, each regenerative repeater must perform both decoding of the error correction code and re-encoding of the error-corrected code, which complicates the structure of the regenerative repeater. It has the following drawback.
従つて本発明は従来の技術の上記欠点を改善す
るもので、その目的は誤まり訂正符号の復号及び
符号化を行なう再生中継器の構造を単純化するこ
とにあり、その特徴は、誤まり訂正符号により符
号化されたデイジタル信号に対し、各中継器で受
信信号を復号化することにより先行の中継区間で
発生する誤まりを除去した後再符号化を行つて後
続の中継区間に送出するごとき再生中継方式にお
いて、符号化されたデイジタル信号が情報シンボ
ルと該情報シンボルの誤まり訂正のための検査シ
ンボルから構成され、各中継器は情報シンボルと
検査シンボルの両方を復号し、復号された各シン
ボルをそのまま再符号化されたシンボルとして後
続の中継区間に送出するごとき再生中継方式にあ
る。 Therefore, the present invention aims to improve the above-mentioned drawbacks of the prior art, and its purpose is to simplify the structure of a regenerative repeater that decodes and encodes an error correction code. For digital signals encoded with correction codes, each repeater decodes the received signal to remove errors that occur in the previous relay section, then re-encodes it and sends it to the subsequent relay section. In regenerative repeating systems such as This is a regenerative relay method in which each symbol is transmitted as it is as a re-encoded symbol to a subsequent relay section.
以下図面により実施例を説明する。 Examples will be described below with reference to the drawings.
本発明による復号器の入出力系列の時間関係を
第４図に示す。ここでａは第３図ａと同じ入力系
列を示し、ｂは出力系列で、１４は誤まり訂正さ
れた情報シンボル、１５は誤まり訂正された検査
シンボルを示す。本発明では復号器からは誤まり
訂正された情報シンボル及び検査シンボルの両方
が出力される。 FIG. 4 shows the time relationship between the input and output sequences of the decoder according to the present invention. Here, a indicates the same input sequence as in FIG. 3A, b indicates an output sequence, 14 indicates an error-corrected information symbol, and 15 indicates an error-corrected check symbol. In the present invention, the decoder outputs both error-corrected information symbols and check symbols.
第４図の動作をする復号器の出力は、第１図に
おける符号器３の出力に等価であるので、中継器
の構成は第５図のごとく簡略化される。ここで１
６は本発明による復号器を示す。 Since the output of the decoder operating as shown in FIG. 4 is equivalent to the output of the encoder 3 in FIG. 1, the configuration of the repeater is simplified as shown in FIG. 5. Here 1
6 shows a decoder according to the invention.
次に誤まり訂正符号としてたたみ込み符号及び
ブロツク符号を用いた場合について具体例を示
す。 Next, a specific example will be shown in which a convolutional code and a block code are used as error correction codes.
まず、たたみ込み符号として４２，１８の自己
直交符号を考える。ここで４２は符号長、１８は
情報点数、24（＝42−18）は検査点数をあらわす。 First, consider a 42.18 self-orthogonal code as a convolutional code. Here, 42 represents the code length, 18 represents the number of information points, and 24 (=42-18) represents the number of check points.
第６図は本発明による上記たたみ込み符号の為
の復号器のブロツク図で、１点鎖線で示す部分が
本発明の重要な特徴を構成する。 FIG. 6 is a block diagram of a decoder for the above-mentioned convolutional code according to the present invention, and the portion indicated by the dash-dotted line constitutes an important feature of the present invention.
第６図において、１７から入力される受信系列
のうち、情報系列のみが18のゲートを通じレジス
タ２０へ入力される。レジスタ２０にストアされ
た情報系列をもとにして加算器２１でパリテイビ
ツトが計算され、その出力端に表われる。このパ
リテイビツトから、ゲート１９を通つた受信検査
ビツトを引算して、シンドロームを生成しこれを
レジスタ２２へ入力する。このシンドローム系列
の中の適当な４ビツトを選択して多数決論理素子
２３に入力すると、その出力は情報ビツトに誤ま
りがある場合に１、誤まりがない場合に０、を示
す。従つて、２個の情報ビツトは誤り訂正回路２
５の中の加算器で誤り訂正され、さらに２４のフ
イードバツクループにより、シンドローム系列に
おける情報ビツトの誤まりによる影響を除去する
ようにする。 In FIG. 6, among the received sequences inputted from 17, only the information sequence is inputted to the register 20 through the gate 18. A parity bit is calculated by an adder 21 based on the information sequence stored in the register 20 and appears at its output. The reception check bit passed through the gate 19 is subtracted from this parity bit to generate a syndrome, which is input into the register 22. When appropriate 4 bits from this syndrome series are selected and input to the majority logic element 23, the output will indicate 1 if there is an error in the information bits, and 0 if there is no error. Therefore, the two information bits are sent to the error correction circuit 2.
Errors are corrected by the adders in the 5 and 24 feedback loops to eliminate the effects of errors in information bits in the syndrome series.
一方、２つの多数決素子２３の出力M1、M2と
シンドロームレジスタ２２の最右端のビツトSo
の計３ビツトの和を加算器２７で取り、この出力
を受信検査ビツトと加算器２８で加算して訂正を
行なう。 On the other hand, the outputs M 1 and M 2 of the two majority elements 23 and the rightmost bit So of the syndrome register 22
The adder 27 calculates the sum of 3 bits, and the adder 28 adds this output to the reception check bit to perform correction.
今、検査ビツトの誤まりパタンをM3であらわ
すと、（M1、M2、M3はそれぞれ誤まりのある場
合１、正しい場合０となる）、シンドロームSoは
So＝M1＋M2＋M3 （mod2）
となり、加算器２７でSoにM1、M2を加えること
により
So＋M1＋M2＝2M1＋2M2＋M3
＝M3 （mod2）
が得られる。すなわち上式は、検査ビツトが誤ま
る時に加算器２７の出力が１となり、誤まりのな
い時０となるためこの出力と受信検査ビツトとの
和を取ることにより訂正されることになる。 Now, if the error pattern of the test bit is expressed by M 3 (M 1 , M 2 , and M 3 are each 1 if there is an error and 0 if it is correct), the syndrome So is So = M 1 + M 2 + M 3 (mod2), and by adding M 1 and M 2 to So in the adder 27, So+M 1 +M 2 =2M 1 +2M 2 +M 3 =M 3 (mod2) is obtained. That is, the above equation is corrected by adding the output of the adder 27 to 1 when the check bit is erroneous, and 0 when there is no error, and the received check bit.
次に、ブロツク符号として、単一誤まり訂正が
できる巡回ハミング（７、４）符号を考える。 Next, consider a cyclic Hamming (7,4) code capable of single error correction as a block code.
この符号は、符号長ｎ＝７、情報点数ｋ＝４、
検査点数ｍ＝３であり
Ｇ（ｘ）＝x3＋ｘ＋１を生成多項式とする。 This code has code length n=7, number of information points k=4,
The number of inspection points is m=3, and G(x)=x 3 +x+1 is a generating polynomial.
第７図はこの為の復号回路の一例を示してお
り、入力端３１の受信系列は３４のシフトレジス
ターへ入力されると同時に32のシンドローム計算
回路で入力され、ここで割り算が実行されシンド
ロームが計算される。このシンドロームをもとに
して、３３の誤まりパタン検出回路で誤まり位置
を検出し、３５で誤まり訂正を行ないこれを出力
端３７より出力するものである。 FIG. 7 shows an example of a decoding circuit for this purpose, in which the received sequence at the input terminal 31 is input to the shift register 34 and at the same time to the syndrome calculation circuit 32, where division is executed and the syndrome is Calculated. Based on this syndrome, an error pattern detection circuit 33 detects the error position, error correction is performed at 35, and the result is output from an output terminal 37.
以上述べたように、本発明による方式によれ
ば、誤まり訂正復号器により誤まり訂正された情
報シンボルと検査シンボルの両方を出力すること
により、誤まり訂正符号器なしに、誤まり訂正復
号および符号化操作を行なうことのできる再生中
継器が実現される。 As described above, according to the method according to the present invention, by outputting both information symbols and check symbols error-corrected by an error-correcting decoder, error-correcting decoding can be performed without an error-correcting encoder. A regenerative repeater capable of performing and encoding operations is realized.
第１図は従来の再生中継器のブロツク図、第２
図は従来の復号器のブロツク図、第３図は従来の
復号器における入出力系列の時間関係を示す図、
第４図は本発明による復号器における入出力系列
の時間関係を示す図、第５図は本発明による再生
中継器のブロツク図、第６図は本発明によるたた
み込み符号の復号器のブロツク図、第７図は本発
明によるブロツク符号の復号器のブロツク図であ
る。
１……復調器、２……情報シンボルのみ訂正を
行ない出力する誤まり訂正復号器、３……誤まり
訂正復号器、４……変調器、５……入力端、６…
…データバツフア、７……シンドローム発生回
路、８……誤まり位置を計算する回路、９……符
号語のシンボルの訂正を行なう回路、１０……制
御回路、１１……出力端、１２……誤まりを含む
情報シンボル、１３……誤まりを含む検査シンボ
ル、１４……誤まり訂正された情報シンボル、１
５……誤まり訂正された検査シンボル、１６……
情報シンボル、および検査シンボルの訂正を行な
い出力する誤まり訂正復号器、T1……誤まり訂
正操作を行なうために必要な処理時間、１７……
入力端、１８……情報ビツトを通すゲート、１９
……検査ビツトを通すゲート、２０……情報ビツ
トのレジスター、２１……加算器、２２……シン
ドロームレジスター、２３……多数決論理素子、
２４……フイードバツクループ、２５……誤まり
訂正回路、２６……情報ビツトの出力端、２７〜
２８……加算器、２９……検査ビツトのレジスタ
ー、３０……検査ビツトの出力端、３１……入力
端、３２……シンドローム計算回路、３３……誤
まりパターン検出回路、３４……シフトレジス
タ、３５……誤まり訂正用加算器、３７……出力
端。
Figure 1 is a block diagram of a conventional regenerative repeater, Figure 2 is a block diagram of a conventional regenerative repeater.
The figure is a block diagram of a conventional decoder, and FIG. 3 is a diagram showing the time relationship of input and output sequences in the conventional decoder.
FIG. 4 is a diagram showing the time relationship between input and output sequences in a decoder according to the present invention, FIG. 5 is a block diagram of a regenerative repeater according to the present invention, and FIG. 6 is a block diagram of a convolutional code decoder according to the present invention. , FIG. 7 is a block diagram of a block code decoder according to the present invention. DESCRIPTION OF SYMBOLS 1... Demodulator, 2... Error correction decoder which corrects only information symbols and outputs them, 3... Error correction decoder, 4... Modulator, 5... Input end, 6...
...data buffer, 7...syndrome generation circuit, 8...circuit for calculating error position, 9...circuit for correcting code word symbols, 10...control circuit, 11...output end, 12...error Information symbol including error, 13...Inspection symbol including error, 14...Error corrected information symbol, 1
5...Error corrected inspection symbol, 16...
Error correction decoder that corrects and outputs information symbols and check symbols, T 1 . . . Processing time required to perform error correction operation, 17 . . .
Input terminal, 18... Gate for passing information bits, 19
. . . Gate for passing test bits, 20 . . . Information bit register, 21 . . . Adder, 22 . . . Syndrome register, 23 .
24... Feedback loop, 25... Error correction circuit, 26... Information bit output end, 27-
28...Adder, 29...Check bit register, 30...Check bit output terminal, 31...Input terminal, 32...Syndrome calculation circuit, 33...Error pattern detection circuit, 34...Shift register , 35...Adder for error correction, 37...Output end.
Claims (1)
ル信号に対し、各中継器で受信信号を復号化する
ことにより先行の中継区間で発生する誤まりを除
去した後再符号化を行つて後続の中継区間に送出
するごとき再生中継方式において、 符号化されたデイジタル信号が情報シンボルと
該情報シンボルの誤まり訂正のための検査シンボ
ルから構成され、各中継器は情報シンボルと検査
シンボルの両方を誤り訂正復号し、復号された各
シンボルをそのまま再符号化されたシンボルとし
て後続の中継区間に送出することを特徴とする再
生中継方式。[Claims] 1. For a digital signal encoded with an error correction code, each repeater decodes the received signal to remove errors occurring in the previous repeating section, and then re-encodes the signal. In the regenerative repeating system, in which the coded digital signal is composed of information symbols and check symbols for error correction of the information symbols, each repeater transmits the information symbols and check symbols. A regenerative relay system characterized by performing error correction decoding on both of the symbols, and transmitting each decoded symbol as it is as a re-encoded symbol to a subsequent relay section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6931081A JPS57185752A (en) | 1981-05-11 | 1981-05-11 | Reproduction relay system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6931081A JPS57185752A (en) | 1981-05-11 | 1981-05-11 | Reproduction relay system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57185752A JPS57185752A (en) | 1982-11-16 |
| JPH0255977B2 true JPH0255977B2 (en) | 1990-11-28 |
Family
ID=13398852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6931081A Granted JPS57185752A (en) | 1981-05-11 | 1981-05-11 | Reproduction relay system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57185752A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62242482A (en) * | 1986-04-15 | 1987-10-23 | Matsushita Electric Ind Co Ltd | Teletext signal processor |
| JP4627283B2 (en) * | 2006-06-30 | 2011-02-09 | 日本電信電話株式会社 | Optical signal processing circuit |
| JP4577341B2 (en) * | 2007-09-10 | 2010-11-10 | 住友電気工業株式会社 | Relay device and autonomous error correction network |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54105444A (en) * | 1978-02-07 | 1979-08-18 | Nec Corp | Double-error correction circuit |
-
1981
- 1981-05-11 JP JP6931081A patent/JPS57185752A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54105444A (en) * | 1978-02-07 | 1979-08-18 | Nec Corp | Double-error correction circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57185752A (en) | 1982-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4366463B2 (en) | Encoding apparatus and encoding method | |
| US6848069B1 (en) | Iterative decoding process | |
| US20020023246A1 (en) | Combination reed-solomon and turbo coding | |
| US10992416B2 (en) | Forward error correction with compression coding | |
| WO1998016016A3 (en) | Error correction with two block codes and error correction with transmission repetition | |
| US20050193312A1 (en) | System for error correction coding and decoding | |
| US3831143A (en) | Concatenated burst-trapping codes | |
| US3983536A (en) | Data signal handling arrangements | |
| US4217660A (en) | Method and apparatus for the coding and decoding of digital data | |
| JPS628056B2 (en) | ||
| JP3135242B2 (en) | Error detection / correction decoding apparatus and method | |
| US5371750A (en) | Error-correction encoding and decoding system | |
| US5850403A (en) | Process of selectively protecting information bits against transmission errors | |
| US5809042A (en) | Interleave type error correction method and apparatus | |
| JPH0255977B2 (en) | ||
| WO1995001008A1 (en) | Bit error counting method and counter | |
| KR100282070B1 (en) | A method of encoding and decoding error detecting codes using convolutional codes | |
| CN113491080B (en) | Multimode channel coding | |
| JP2648383B2 (en) | Error correction decoding method | |
| JP2796291B2 (en) | Error correction method | |
| KR0149298B1 (en) | Reed-solomon decoder | |
| JPH05235906A (en) | Decoder fro multi-dimension code and error correction/ detection system using decoder | |
| WO2020115874A1 (en) | Error correction decoding device and error correction decoding method | |
| JPH08293801A (en) | Method and device for controlling error of digital information | |
| SU1580567A1 (en) | Codec of nonsystematic convolution code |