JPH025171A - バス制御回路 - Google Patents

バス制御回路

Info

Publication number
JPH025171A
JPH025171A JP63156259A JP15625988A JPH025171A JP H025171 A JPH025171 A JP H025171A JP 63156259 A JP63156259 A JP 63156259A JP 15625988 A JP15625988 A JP 15625988A JP H025171 A JPH025171 A JP H025171A
Authority
JP
Japan
Prior art keywords
bus
arbitration
counter
counters
common bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63156259A
Other languages
English (en)
Inventor
Yoriyoshi Nakajima
中島 頼義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP63156259A priority Critical patent/JPH025171A/ja
Publication of JPH025171A publication Critical patent/JPH025171A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は、共通バスに接続された複数の装置のうち、前
記」し通バスの使用権が与えられた特定の装置と該特定
の装置によって指定された装置間のデータの伝送を制御
するバス制御回路に関づろ。
〔従来の技術] 従来、コンピュータと外部のディスク装置等のデバイス
とを接続するインタフェースとじて5C8Iバスがある
。この5C3Iは、周知の様に、ANSI X3.13
L−1986で定義されでいる。
なお、5C8Iとは、[Small  Computo
r    Sys  し em    Interfa
ce]のことであり、またANS Iどは、[Amer
Ca r)N a t ! On a I  3 ta
 n d a r dfor  Infomation
  systems]のことである。
上述した5C8Iバスを制i11!jるバス制御回路で
は、転送料UD、フェーズ制御、アービトレーシ]ン7
.・′セレクション制御、データ制罪簀の各制御を行っ
ている。
(発明が解決しようとする課題) ところC゛、上記従来のバス制御回路では、5O8(バ
スの使用状態、5csiバス上でのデータの転送状態笠
の5C8Iバスの利用状態を検出することがでさ・なか
った。
このため、コンピュータは、5C8Iの所定のインタフ
ェース信号を取込み、この取込んだ信号にもとづいて、
当該5C3Iバスの利用状態を検出していた。
ところが、5C8Iバス上でのデータ転送速度とコンピ
ュータのデータ処理速度とが異なっているため、すなわ
ち、コンピュータのデータ処理速度は、5C8Iバス上
でのデータ転送速度より近いため、コンピュータは、所
定の時間内に5C5Iバスの利用状態を検出することが
極めて困難であった。また、コンピュータは、5C8I
バスの利用状態を検出づ“るための検出処理に対する専
有時間を多く必要としでいた。
本発明は、上記実情に鑑みてなされたものであり、短時
間で5C8Iバスの利用状態を検出することのできるバ
ス制御回路を提供することを目的とする。
【課題を解決するための手段および作用〕本発明は、共
通バスに接続された複数の装置のうら、前記共通バスの
使用権が与えられた特定の装置から前記共通バスに送出
された当該特定の装置を示す前記識別情報を受信し、該
識別情報を認識する認識手段と、前記使用権が発生中か
解除中かを検出する第1の検出手段と、前記特定の装置
と該特定の装置によって指定された装置間でデータが伝
送されたことを検出する第2の検出手段と、11α記認
識手段によって検出された認識結果に対応して前記各装
置毎にカウントし、該各カウント値をそれぞれ積算する
とともに、前記第1の検出手段によって検出された前記
使用権の発生中および解除中を示すそれぞれの検出結果
、および前記第2の検出手段によって検出された検出結
果にそれぞれ対応してカウントし、該各カウント値を各
検出結果毎にそれぞれ積算する積算手段とを具え、fi
算千手段、各装置の共通バスの使用権獲得頻度、共通バ
スの使用権の発生頻度Jりよび解除VJ度、および共通
バス上にデータが伝送された頻度にそれぞれ対応した偵
筒値を積算している。
従って本発明によれば、禎綽手段によって積算された積
魚値を読み出すことにより、共通バスの利用状況を容易
に調べることができろ。
(実施例) 以下、本発明に係るバス制御回路の実施例を添附図面を
参照して説明する。
第1図は本発明に係るバス制御回路の一実施例を示した
ブロック図であり、同図において、バス制御回路は、転
送制御部10と、同期制御部11と、フェーズυ制御部
12と、アービトレーション/セレクション制御部13
と、データ制御部14と、バス監視制御部15とを有し
ている。これら各制御部は5csiバスに接続される、
すなわち転送制御部10.フェーズ制御部12およびア
ービトレーション/セレクション制御部13はそれぞれ
5csrバスの制御ラインに接続され、またデータ制御
部14は5C8Iバスのデータラインに接続される。
なお、上記5C8Iバスには、図示しないコンピュータ
、周辺装置(例えば、ディスク装置)笠の複数の装置が
接続される。
転送制御部10は、5C3Iバスの使用要求を示すリク
エスト信IEQ、SC8Iバスの使用許可を示す肖定信
号ACKの各信号を送受するための制御ラインに接続さ
れる。
同期制御部11は、上記転送制御部10からの信号にも
とづいて、フェーズ制御部12、アービトレーション/
セレクション制御部13、データ制御部14、バス監視
制御部15の各制御部に同期信号を出力する。
フェーズ制御部12は、アテンションの状態を小すアテ
ンション信号A丁N、データの古込みまたはデータの読
込みを示す3力/出力信号−1/ O、データバス上に
制御盾報またはデータ情報があることを示すコマンド/
データ信号C/D、メツセージ信号MSG、SC8Iバ
スをリセットするためのリセット信号R8Tの各信号を
送受するための制御ラインに接、続される。またフェー
ズ制御部12は、5csiバスのデータ読込み、データ
書込み、コマンド、ステータス等の各フェーズを制gす
る。さらにフェーズ制御部12は、アクティブのリセッ
ト信号R3Tを取込んだ場合には、5C8Iバスに接続
されている各装置(図示せず)が初期化されたことを示
す旨のりセント状態信号を、バス監視制御部15に送出
する。
アービ1〜レージコン/セレクション制御部13は、イ
ニシエータがターゲットをセレクトするために、またタ
ーゲットがイニシエータをリセレクトすめために使用さ
れるセレクト信号SEL、5C8Iバスが使用されてい
ることを示すビジー信号BSYの各信号を送受するため
の制御ラインに接続される。
な=Bイニシェークとはデータ交換処理を要求した装置
であり、ターゲットとはイニシー[−夕によってデータ
の交換の対家として指定された装置をいう。
データ制御部14は、データバス080〜DB7.1ビ
ツトのパリティ−・ピッ1〜用のバスDBPに接続され
る。また、データ制御部14は、アービトレーシヨンお
よびセレクションにおいて、データバスDBO−D[3
7から5C8I上での各装置を示す識別情報ID信号を
取込む。
バス監視制御部15は、データの転送状態を検出するバ
スアクティブ検出回路16と、バスの使用状態を検出す
るバスビジー/フリー検出回路17、バスの裁定状態を
検出するバス裁定検出回路18とを有している。
またバス監視制御部15には、上述した各検出回路のそ
れぞれの指示に基づいてカウントアツプするカウンタが
、各検出回路に対応して設けられている。つまりバスア
クティブ検出回路16に対応してアクティブカウンタ1
6Aが設けられ、またパスビジー/フリー検出B路17
に対応してフリーカウンタ17Aおよびビジーカウンタ
17Bが設けられ、さらにバス裁定検出回路18に対応
して8コの裁定成功カウンタ18A○〜18A7および
8コの裁定失敗カウンタ1880〜18B7が設けられ
ている。なお、裁定成功カウンタ18AO〜18A7お
よび8コの裁定失敗カウンタ1880〜18B7は、そ
れぞれデータバスDBO〜DB7に対応している、たと
えば、裁定成功カウンタ18AOおよび18A1はそれ
ぞれデータバスD B Od’3よびDBlに対応して
おり、また裁定失敗カウンタ18BOおよび18B1も
それぞれデータバスDBOおよびDBlに対応している
バスビジー/フリー検出回路17は、アクティブのビジ
ー信号BSYを取込むと、バスがビジー状態になった旨
のバス・ビジー信号B−8SYeバスアクティブ検■回
路16に送出する。またバスビジー/フリー検出回路1
7は、フェーズ制御部12からのりセット状態信号を入
力する。
次に上記バス制御回路の5C8Iバスの利用状況を検出
する動作を説明する。
バスビジー/フリー検出回路17は、第2図に示すよう
に、ビジー信号BSY、セレクト信号SELの各信号を
入力すると、期間T1の状態の時、同期制御部11から
の同期信号に基づき、フリーカウンタ17Aに対しカウ
ントアツプさせ、また期間T2および期間T3の状態の
時、ビジーカウンタ17Bに対しカラン1〜アツプさせ
る。
バスアクティブ検出回路16は、第3図に示すように、
コマンド/データ信号C/D、バス・ビジー(、i@B
−BSYの各信号を入力すると、期間T4の状態の時、
同期制御部11からの同期信号に基づき、アクティブカ
ウンタ16Aに対しカウントアツプさせる。
バス裁定検出回路18は、第4図に示覆ように、ビジー
信号BSY、セレクト信号SELの各信号、アービトレ
ーションおJ:びセレクションにおいて、データDI3
0〜DB7、すなわち各装置を示すID信号(識別情報
)を入力すると、wJ間T5の状態の時、データDBO
〜q[37の信号にもとづき、裁定成功カウンタ18A
O〜18A7および裁定失敗カウンタ18BO〜18B
7に対しそれぞれカウントアツプさせる。なお、これら
カウンタ18AO〜18A7、カウンタ1880〜18
B7のうち、どのカウンタをカラン1−アップさせるか
は次のルールに基づいて行われる。すなわち、バス裁定
検出回路18は、ハイレベルになっているデータDBO
〜DB7の信号の各信号のうち、最も番号の大きいもの
をDBiとすると、裁定成功カウンタiをカウントアツ
プさせ、また前記DBi以外のハイレベルの信号を、D
Bj 1、DBj2、・・・・・・、DI3jnとする
と、裁定失敗カウンタ」1、・・・・・・ jnの各カ
ウンタをカウントアツプさせる。
これら裁定成功カウンタ18AO〜18A7および裁定
失敗力「クンタ18BO〜18B7は、それぞれ各装置
(図示せず)に対応して裁定の成功および失敗をカウン
トしていることになる。
そして、5csiバスに接続された装置、例えばコンピ
ュータは、上述したアクティブカウンタ16A1フリー
カウンタ17A1ビジーカウンタ17B、裁定成功カウ
ンタ18AO〜18A7および裁定失敗力rクンタ18
BO〜18B7の各カウンタのカウント値を読み出すこ
とにより、一定時間の5C8Iバスの利用状況を容易に
調べることができる。またコンピュータは、フェーズ制
御部12がアクティブのリセット信1sTを取込んだ場
合には、上記各カウンタのカウント値をクリアにする。
なお第1図に示したバス制御回路の構成において、アク
ティブカウンタ16A1フリーカウンタ17A1ビジー
カウンタ17B、裁定成功カウンタ18AO〜18A7
および裁定失敗カウンタ18BO〜18B7の各カウン
タにリセット回路を付加することにより、上述したコン
ピュータは、各カウンタに対しリセット指示を行う必要
がなくなるので、第1図に示したバス制御回路の構成の
場合よりも、さらに負荷が軽減される。
上記実施例によれば、コンピュータは、5C8Iバスの
利用状況を調べるへめの処理を行う必要がないこととな
り、コンピュータの保有する資源を有効に利用すること
ができる。
〔発明の効果〕
以上説明したように本発明によれば、積算手段は、各装
置のノミ通バスの使用権獲得V1度、共通バスの使用権
の発生頻度および解除頻度、および共通バス玉にj”−
夕が伝送された頻度にそれぞれ対応した積算値を積算し
ていることになるので、積鋒手段によって積筒された積
算値を読み出でことにより、共通バスの利用状況を容易
に調べることが可能となる。
図はそれぞれ第1図のバス制御回路のバス利用状態を検
出する動作を説明するだめのタイムチャートである。
10・・・転送制御部、11・・・同期制御部、12・
・・フェーズ制御部、13・・・アービトレーション/
セレクション制御部、14・・・データ制御部、15・
・・バス監視制御部、16・・・バスアクティブ検出回
路、16A・・・アクティブカウンタ、17・・・バス
ビジー/フリー検出回路、17A・・・フリーカウンタ
、17B・・・ビジーカウンタ、18・・・バス裁定検
出回路、18AO〜18A7・・・裁定成功カウンタ、
1880〜18B7・・・裁定失敗カウンタ。
【図面の簡単な説明】
第1図は本発明に係るバス制御回路の一実施例を示した
ブIコック図、第2図、第3図および第4L− 一一一一一一一一一」 一一一中−を 第2図 第3図

Claims (1)

  1. 【特許請求の範囲】 共通バスに接続された複数の装置のうち、前記共通バス
    の使用権が与えられた特定の装置と該特定の装置によつ
    て指定された装置間のデータの伝送を制御するバス制御
    回路において、 前記特定の装置から前記共通バスに送出された当該特定
    の装置を示す前記識別情報を受信し、該識別情報を認識
    する認識手段と、 前記使用権が発生中か解除中かを検出する第1の検出手
    段と、 前記共通バス上に前記データが伝送されたことを検出す
    る第2の検出手段と、 前記認識手段によつて検出された認識結果に対応して前
    記各装置毎にカウントし、該各カウント値をそれぞれ積
    算するとともに、前記第1の検出手段によつて検出され
    た前記使用権の発生中および解除中を示すそれぞれの検
    出結果、および前記第2の検出手段によつて検出された
    検出結果にそれぞれ対応してカウントし、該各カウント
    値を各検出結果毎それぞれ積算する積算手段と を具えたことを特徴とするバス制御回路。
JP63156259A 1988-06-24 1988-06-24 バス制御回路 Pending JPH025171A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63156259A JPH025171A (ja) 1988-06-24 1988-06-24 バス制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63156259A JPH025171A (ja) 1988-06-24 1988-06-24 バス制御回路

Publications (1)

Publication Number Publication Date
JPH025171A true JPH025171A (ja) 1990-01-10

Family

ID=15623888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63156259A Pending JPH025171A (ja) 1988-06-24 1988-06-24 バス制御回路

Country Status (1)

Country Link
JP (1) JPH025171A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7551149B2 (en) 2002-02-28 2009-06-23 Pricer Ab System and method for updating electronic label displays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7551149B2 (en) 2002-02-28 2009-06-23 Pricer Ab System and method for updating electronic label displays

Similar Documents

Publication Publication Date Title
CN100527112C (zh) 用于控制计算机系统内的数据传送的控制器
US20050005051A1 (en) Circuit and method for aligning data transmitting timing of a plurality of lanes
US5313588A (en) SCSI controller and method for use on an information processing system
JPS6357822B2 (ja)
US7490219B2 (en) Counter counts valid requests based on a judgment in a system having a plurality of pipeline processors
US9473273B2 (en) Memory system capable of increasing data transfer efficiency
US6543014B1 (en) Data transmitting/receiving apparatus for executing data retransmission and parallel processor system
JPH025171A (ja) バス制御回路
CN112749057A (zh) 用于读事务的总线监视器
US4320450A (en) Protection apparatus for multiple processor systems
US6957273B2 (en) Packet transmitting/receiving method and apparatus for computer system
KR101087177B1 (ko) 리퀘스트 순서 제어 시스템, 리퀘스트 순서 제어 방법 및 리퀘스트 순서 제어 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
EP2096550B1 (en) Information processing apparatus and control method thereof
US5524217A (en) System having different signal transfer modes for detecting and restoring logical levels and blocking operation when restored signal outputs are on a predetermined level
CN116881065B (zh) 总线传输延时检测模块、电路及方法
US6260100B1 (en) System and method for arbitrating interrupts on a daisy-chained architected bus
US10983927B2 (en) Electronic device for recovering from buffer overrun in a bus system
US11775037B2 (en) Method of resetting a master device of a system on chip and corresponding system on chip
CN116226021B (zh) 数据收发方法、装置以及图形处理器
US5689725A (en) System for generating status signals of second bus on first bus by comparing actual phase of the second bus with expected phase of second bus
JPH06337838A (ja) ユニット実装/非実装検出方法
RU2018944C1 (ru) Устройство для сопряжения эвм с внешними объектами
JPH10307763A (ja) バス監視装置
CN116149453A (zh) 控制器、电子设备和数据传输系统
KR20050044197A (ko) 피씨아이 디엠에이 에러 처리 장치 및 방법