JPH0251281B2 - - Google Patents

Info

Publication number
JPH0251281B2
JPH0251281B2 JP58019048A JP1904883A JPH0251281B2 JP H0251281 B2 JPH0251281 B2 JP H0251281B2 JP 58019048 A JP58019048 A JP 58019048A JP 1904883 A JP1904883 A JP 1904883A JP H0251281 B2 JPH0251281 B2 JP H0251281B2
Authority
JP
Japan
Prior art keywords
transistor
trimming
voltage
operational amplifier
offset voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58019048A
Other languages
Japanese (ja)
Other versions
JPS59144209A (en
Inventor
Yoshihiro Ikuto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP58019048A priority Critical patent/JPS59144209A/en
Publication of JPS59144209A publication Critical patent/JPS59144209A/en
Publication of JPH0251281B2 publication Critical patent/JPH0251281B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明は各種の計測用回路等の演算増幅器の
オフセツト電圧トリミング回路に係り、特に、オ
フセツト電圧調整用に設置されたポリシリコン抵
抗器の値を演算増幅器とともに設けたトリミング
回路によつて調整可能にしたものに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an offset voltage trimming circuit for operational amplifiers in various measurement circuits, etc., and in particular, to a trimming circuit that adjusts the value of a polysilicon resistor installed for offset voltage adjustment along with an operational amplifier. It relates to something that can be adjusted by a circuit.

従来、高い精度が要求される計測器用の演算増
幅器では、そのオフセツト電圧を薄膜抵抗をレー
ザートリミングによつて調整し、又は、ツエナー
ダイオード破壊(ツエナーザツプ)によつて調整
することが行われている。このようなオフセツト
電圧の調整において、レーザートリミングは高価
なレーザートリマを必要とし、パツケージ前に行
わなければならない欠点がある。また、ツエナー
ザツプトリミングは演算増幅器にトリミング端子
を必要とするが、この種のトリミングは段階的な
調整値しか得られない欠点がある。
Conventionally, in operational amplifiers for measuring instruments that require high accuracy, the offset voltage has been adjusted by laser trimming a thin film resistor or by destroying a Zener diode (Zener zap). In adjusting such offset voltage, laser trimming requires an expensive laser trimmer and has the disadvantage that it must be done before packaging. Zenerzap trimming requires a trimming terminal on the operational amplifier, but this type of trimming has the disadvantage that only stepwise adjustment values can be obtained.

この発明は、演算増幅器を構成する半導体集積
回路の内部にオフセツト調整用のポリシリコン抵
抗器とともに、その抵抗値を調整するトリミング
回路を設置し、オフセツト電圧の調整を容易にす
るとともに、精度の高い調整を可能にした演算増
幅器のオフセツト電圧トリミング回路の提供を目
的とする。
In this invention, a polysilicon resistor for offset adjustment and a trimming circuit for adjusting the resistance value are installed inside a semiconductor integrated circuit constituting an operational amplifier, making it easy to adjust the offset voltage and achieving high precision. The object of the present invention is to provide an offset voltage trimming circuit for an operational amplifier that allows adjustment.

この発明は、一対の信号入力端子を有する演算
増幅器に設けられたオフセツト電圧調整用のポリ
シリコン抵抗器と、基準電位端子と一方の信号入
力端子との間に印加される電圧及びベースに印加
される駆動電圧に基づき導通状態となる第1のト
ランジスタと、このトランジスタの導通によりベ
ース電流が与えられて導通状態となり、前記基準
電位端子と他方の信号入力端子との間に与えられ
る電流源からトリミング電流を前記ポリシリコン
抵抗器に流す第2のトランジスタとから構成した
ことを特徴とする。
This invention relates to a polysilicon resistor for offset voltage adjustment provided in an operational amplifier having a pair of signal input terminals, a voltage applied between a reference potential terminal and one signal input terminal, and a voltage applied to the base. a first transistor that becomes conductive based on a drive voltage, and a base current that is applied to the first transistor by the conduction of this transistor, which becomes conductive, and trimming from a current source that is applied between the reference potential terminal and the other signal input terminal; and a second transistor that allows current to flow through the polysilicon resistor.

以下、この発明を図面に示した実施例に基づき
詳細に説明する。
Hereinafter, the present invention will be described in detail based on embodiments shown in the drawings.

第1図はこの発明の演算増幅器のオフセツト電
圧トリミング回路の実施例を示している。図にお
いて、演算増幅器2の主要回路部3には2つの定
電流源4,6が設けられ、各定電流源4,6には
ダイオード8,10及びオフセツト電圧調整用の
ポリシリコン抵抗器から成る抵抗12,14を介
して基準電位端子16A,16Bが形成されてい
る。また、この演算増幅器2の主要回路部3に
は、一対の信号入力端子18A,18Bが形成さ
れるとともに、駆動電圧VCCを印加する電源端子
20が形成されている。
FIG. 1 shows an embodiment of an offset voltage trimming circuit for an operational amplifier according to the present invention. In the figure, two constant current sources 4 and 6 are provided in the main circuit section 3 of the operational amplifier 2, and each constant current source 4 and 6 consists of diodes 8 and 10 and a polysilicon resistor for adjusting the offset voltage. Reference potential terminals 16A and 16B are formed via resistors 12 and 14. Further, in the main circuit section 3 of the operational amplifier 2, a pair of signal input terminals 18A and 18B are formed, and a power supply terminal 20 to which a driving voltage V CC is applied is formed.

そして、この演算増幅器2には各抵抗12,1
4を個別にトリミングしてオフセツト電圧を調整
するため、前記抵抗12,14を含んで構成され
るトリミング回路22A,22Bが設置されてい
る。即ち、トリミング回路22Aにおいて、第1
のトランジスタ24のエミツタは抵抗26を介し
て信号入力端子18Aに接続され、このトランジ
スタ24のベースは前記電源端子20に接続され
ている。また、このトランジスタ24のコレクタ
は第2のトランジスタ28のベースに接続され、
このトランジスタ28のコレクタは前記信号入力
端子18Bに接続され、また、エミツタは抵抗1
2の高電位側端子に接続されている。また、トリ
ミング回路22Bにおいて、第1のトランジスタ
30のエミツタは信号入力端子18Bに抵抗32
を介して接続され、このトランジスタ30のベー
スは前記トランジスタ24と同様に電源端子20
に接続されている。このトランジスタ30のコレ
クタには第2のトランジスタ34のベースが接続
され、トランジスタ34のコレクタは前記信号入
力端子18Aに接続されるとともに、そのエミツ
タは抵抗14の高電位側端子に接続されている。
In this operational amplifier 2, each resistor 12, 1
Trimming circuits 22A and 22B including the resistors 12 and 14 are provided in order to adjust the offset voltage by individually trimming the resistors 12 and 14. That is, in the trimming circuit 22A, the first
The emitter of the transistor 24 is connected to the signal input terminal 18A via a resistor 26, and the base of this transistor 24 is connected to the power supply terminal 20. Further, the collector of this transistor 24 is connected to the base of a second transistor 28,
The collector of this transistor 28 is connected to the signal input terminal 18B, and the emitter is connected to the resistor 1.
It is connected to the high potential side terminal of No.2. Furthermore, in the trimming circuit 22B, the emitter of the first transistor 30 is connected to the signal input terminal 18B via the resistor 32.
The base of this transistor 30 is connected to the power supply terminal 20 similarly to the transistor 24.
It is connected to the. The collector of this transistor 30 is connected to the base of a second transistor 34, the collector of the transistor 34 is connected to the signal input terminal 18A, and the emitter is connected to the high potential side terminal of the resistor 14.

以上の構成に基づき、演算増幅器2のオフセツ
ト電圧のトリミングを説明する。抵抗12の抵抗
値を調整して演算増幅器2のオフセツト電圧をト
リミングする場合、第2図に示すように、信号入
力端子18Aと基準電位端子16Aとの間に電圧
源36を接続する。この電圧源36の電圧をVIN
とすると、この電圧VINは駆動電圧VCC、基準電
位端子の基準電位VEE及び第1のトランジスタの
順方向降下電圧VFを加えた値(VCC+VEE+VF
に設定する。一方、信号入力端子18Bと基準電
位端子16Bとの間には、トリミング電流を流す
ための定電流源38を接続し、電源端子20には
駆動電圧VCCを印加するものとする。このように
すると、第1のトランジスタ24は導通状態とな
り、第2のトランジスタ28のベースには第1の
トランジスタ24からベース電流が与えられ、ト
ランジスタ28は導通状態となる。この結果、定
電流源38からトランジスタ28を介して抵抗1
2にトリミング電流が流れる。この電流の流れる
時間を任意に設定することにより、ポリシリコン
抵抗器の性質を利用して抵抗12の値を任意に設
定することができる。
Based on the above configuration, trimming of the offset voltage of the operational amplifier 2 will be explained. When trimming the offset voltage of the operational amplifier 2 by adjusting the resistance value of the resistor 12, a voltage source 36 is connected between the signal input terminal 18A and the reference potential terminal 16A, as shown in FIG. The voltage of this voltage source 36 is V IN
Then, this voltage V IN is the sum of the drive voltage V CC , the reference potential V EE of the reference potential terminal, and the forward drop voltage V F of the first transistor (V CC + V EE + V F )
Set to . On the other hand, a constant current source 38 for flowing a trimming current is connected between the signal input terminal 18B and the reference potential terminal 16B, and a drive voltage V CC is applied to the power supply terminal 20. In this way, the first transistor 24 becomes conductive, and the base current is applied from the first transistor 24 to the base of the second transistor 28, so that the transistor 28 becomes conductive. As a result, the resistor 1 is connected from the constant current source 38 through the transistor 28.
A trimming current flows through 2. By arbitrarily setting the time during which this current flows, the value of the resistor 12 can be arbitrarily set by utilizing the properties of the polysilicon resistor.

また、抵抗14の値をトリミングする場合に
は、信号入力端子18Aと基準電位端子16Aと
の間に定電流源38を接続し、信号入力端子18
Bと基準電位端子16Bとの間に電圧源36を接
続して抵抗調整を行うものとする。このようにす
れば、抵抗12又は14の抵抗値の調整に基づ
き、演算増幅器2に所望のオフセツト電圧を設定
することができる。
In addition, when trimming the value of the resistor 14, a constant current source 38 is connected between the signal input terminal 18A and the reference potential terminal 16A, and
It is assumed that a voltage source 36 is connected between B and the reference potential terminal 16B to adjust the resistance. In this way, a desired offset voltage can be set in the operational amplifier 2 based on the adjustment of the resistance value of the resistor 12 or 14.

このような構成によれば、抵抗12又は14の
抵抗値の調整において、回路上にトリミング端子
を別に設ける必要が無く、高価なレーザートリマ
等のトリミング装置を必要としない。特に、最小
限のコストで低オフセツト電圧の演算増幅器を実
現でき、製品の完成(パツケージング)後も高精
度にトリミングすることができる。しかも、トリ
ミング用の電流は駆動電圧VCCと基準電位VEE
(VCC+VEE)の範囲内で任意の値に設定でき、特
別な電源を必要としない。また、抵抗12,14
の設定は連続的な値を取つて調整することができ
るので、オフセツト電圧の設定は極めて高精度に
行うことができる。
According to such a configuration, in adjusting the resistance value of the resistor 12 or 14, there is no need to separately provide a trimming terminal on the circuit, and there is no need for an expensive trimming device such as a laser trimmer. In particular, an operational amplifier with a low offset voltage can be realized at a minimum cost, and trimming can be performed with high precision even after the product is completed (packaged). Moreover, the current for trimming is determined by the drive voltage V CC and the reference potential V EE
It can be set to any value within the range of (V CC + V EE ) and does not require a special power supply. In addition, resistors 12 and 14
Since the setting can be adjusted using continuous values, the offset voltage can be set with extremely high precision.

第3図及び第4図はこの発明の具体的な実施例
を示している。第3図に示す演算増幅器2は、主
要回路部3を一対のPNP形トランジスタ40,
42、前記定電流源としての電流反転回路を構成
するトランジスタ44,46及びダイオード48
で構成したものである。そして、トランジスタ4
0のベースに信号入力端子18A、トランジスタ
42のベースに信号入力端子18Bが形成され、
共通にしたトランジスタ40,42のエミツタに
ダイオード48を介して駆動電圧VCCを印加する
電源端子20が形成されている。
FIGS. 3 and 4 show specific embodiments of the invention. The operational amplifier 2 shown in FIG.
42, transistors 44 and 46 and a diode 48 forming a current inverting circuit as the constant current source;
It is composed of. And transistor 4
A signal input terminal 18A is formed at the base of the transistor 0, a signal input terminal 18B is formed at the base of the transistor 42,
A power supply terminal 20 is formed at the common emitters of the transistors 40 and 42 to apply a driving voltage V CC through a diode 48 .

このように演算増幅器2を構成した場合、前記
トリミング回路22A,22Bは前記実施例と同
様に構成することができ、抵抗12,14のトリ
ミングによつてオフセツト電圧を任意に調整する
ことができる。第3図に示す回路は抵抗12のト
リミングを行うようにしたものであり、このた
め、信号入力端子18Aと基準電位端子16Aの
間に電圧源36を接続し、且つ、信号入力端子1
8Bと基準電位端子16Bの間に定電流源38を
接続している。
When the operational amplifier 2 is configured in this manner, the trimming circuits 22A and 22B can be configured in the same manner as in the embodiment described above, and the offset voltage can be arbitrarily adjusted by trimming the resistors 12 and 14. The circuit shown in FIG. 3 is designed to trim the resistor 12. For this purpose, a voltage source 36 is connected between the signal input terminal 18A and the reference potential terminal 16A, and the voltage source 36 is connected between the signal input terminal 18A and the reference potential terminal 16A.
A constant current source 38 is connected between 8B and the reference potential terminal 16B.

第4図は前記実施例のPNP形トランジスタ4
0,42に代えてNPN形トランジスタ50,5
2で構成し、さらに、PNP形トランジスタ54,
56及び定電流源58,60,62を印加して構
成したものである。このようなNPN形トランジ
スタ50,52を主要回路部3に含む場合でも、
トリミング回路22A,22Bはそれぞれ同様に
構成することができ、各オフセツト電圧調整用の
抵抗12,14を同様にトリミングし、演算増幅
器2のオフセツト電圧を高精度に調整することが
できる。
Figure 4 shows the PNP transistor 4 of the above embodiment.
NPN type transistor 50,5 instead of 0,42
2, and further includes a PNP type transistor 54,
56 and constant current sources 58, 60, and 62 are applied. Even when such NPN transistors 50 and 52 are included in the main circuit section 3,
The trimming circuits 22A and 22B can be constructed in the same way, and the offset voltage adjustment resistors 12 and 14 can be similarly trimmed to adjust the offset voltage of the operational amplifier 2 with high precision.

以上説明したようにこの発明によれば、演算増
幅器2の内部にオフセツト電圧を調整するトリミ
ング回路を設けたので、特別なトリミング用端子
を形成する必要がなく、また、高価なレーザート
リマ等によるトリミング操作を要することなく、
最小限のコストで低オフセツト電圧の演算増幅器
を実現でき、しかも、そのオフセツト電圧は所望
の値に調整することができる。
As explained above, according to the present invention, a trimming circuit for adjusting the offset voltage is provided inside the operational amplifier 2, so there is no need to form a special trimming terminal, and trimming using an expensive laser trimmer or the like is not required. without requiring any operation.
An operational amplifier with a low offset voltage can be realized at a minimum cost, and the offset voltage can be adjusted to a desired value.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の演算増幅器のオフセツト電
圧トリミング回路の実施例を示す回路図、第2図
はそのトリミング状態を示す回路図、第3図及び
第4図はこの発明の具体的実施例を示す回路図で
ある。 2……演算増幅器、12,14……オフセツト
電圧調整用のポリシリコン抵抗器、22A,22
B……トリミング回路、24……第1のトランジ
スタ、28……第2のトランジスタ。
FIG. 1 is a circuit diagram showing an embodiment of an offset voltage trimming circuit for an operational amplifier according to the present invention, FIG. 2 is a circuit diagram showing its trimming state, and FIGS. 3 and 4 are diagrams showing a specific embodiment of the present invention. FIG. 2...Operation amplifier, 12, 14...Polysilicon resistor for offset voltage adjustment, 22A, 22
B...Trimming circuit, 24...First transistor, 28...Second transistor.

Claims (1)

【特許請求の範囲】[Claims] 1 一対の信号入力端子を有する演算増幅器に設
けられたオフセツト電圧調整用のポリシリコン抵
抗器と、基準電位端子と一方の信号入力端子との
間に印加される電圧及びベースに印加される駆動
電圧に基づき導通状態となる第1のトランジスタ
と、このトランジスタの導通によりベース電流が
与えられて導通状態となり前記基準電位端子と他
方の信号入力端子との間に与えられる電流源から
トリミング電流を前記ポリシリコン抵抗器に流す
第2のトランジスタとから構成したことを特徴と
する演算増幅器のオフセツト電圧トリミング回
路。
1 A polysilicon resistor for offset voltage adjustment provided in an operational amplifier having a pair of signal input terminals, a voltage applied between the reference potential terminal and one signal input terminal, and a drive voltage applied to the base. The first transistor becomes conductive based on the voltage, and the first transistor becomes conductive due to the conduction of this transistor, which is supplied with a base current and becomes conductive. 1. An offset voltage trimming circuit for an operational amplifier, comprising: a second transistor that supplies voltage to a silicon resistor;
JP58019048A 1983-02-07 1983-02-07 Offset voltage trimming circuit of operational amplifier Granted JPS59144209A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58019048A JPS59144209A (en) 1983-02-07 1983-02-07 Offset voltage trimming circuit of operational amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58019048A JPS59144209A (en) 1983-02-07 1983-02-07 Offset voltage trimming circuit of operational amplifier

Publications (2)

Publication Number Publication Date
JPS59144209A JPS59144209A (en) 1984-08-18
JPH0251281B2 true JPH0251281B2 (en) 1990-11-07

Family

ID=11988530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58019048A Granted JPS59144209A (en) 1983-02-07 1983-02-07 Offset voltage trimming circuit of operational amplifier

Country Status (1)

Country Link
JP (1) JPS59144209A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717888A (en) * 1986-05-22 1988-01-05 Raytheon Company Integrated circuit offset voltage adjustment
US7816992B2 (en) 2006-07-07 2010-10-19 Yamaha Corporation Offset voltage correction circuit and class D amplifier
JP4725441B2 (en) * 2006-07-07 2011-07-13 ヤマハ株式会社 Differential amplifier

Also Published As

Publication number Publication date
JPS59144209A (en) 1984-08-18

Similar Documents

Publication Publication Date Title
US4792748A (en) Two-terminal temperature-compensated current source circuit
US4567444A (en) Current mirror circuit with control means for establishing an input-output current ratio
JPS6323568B2 (en)
US4325019A (en) Current stabilizer
JPH0251281B2 (en)
US3536986A (en) Low level costant current source
US4019121A (en) Circuit arrangement for producing a compensated current
US6285258B1 (en) Offset voltage trimming circuit
JPH0321927B2 (en)
JP2729001B2 (en) Reference voltage generation circuit
JPH103321A (en) Current output circuit
JPH0682309B2 (en) Reference voltage generation circuit
JPS6333390B2 (en)
US4509020A (en) Push-pull amplifier
JPH0330828B2 (en)
JP3437274B2 (en) Reference voltage circuit
JP2609749B2 (en) Current supply circuit
JPH06164262A (en) Saturation prevention circuit
JPH0731303Y2 (en) Voltage generation circuit
JP2888612B2 (en) Current source circuit
JPS5852736Y2 (en) transistor circuit
JPS6045445B2 (en) constant current source circuit
JPH01200714A (en) Pulse generation equipment
JPS6143014A (en) Comparator with hysteresis
JPH0222725Y2 (en)