JPH0250715A - Clock controller - Google Patents
Clock controllerInfo
- Publication number
- JPH0250715A JPH0250715A JP63201245A JP20124588A JPH0250715A JP H0250715 A JPH0250715 A JP H0250715A JP 63201245 A JP63201245 A JP 63201245A JP 20124588 A JP20124588 A JP 20124588A JP H0250715 A JPH0250715 A JP H0250715A
- Authority
- JP
- Japan
- Prior art keywords
- clock source
- switch
- clock
- software
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 3
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は二つ以上の異なるクロックソースを持つ情報処
理システムにおけるクロック制御装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a clock control device in an information processing system having two or more different clock sources.
従来のクロック制御装置は複数の独立なりロックで動作
する情報処理システムの同期化(第2図(a)参照)や
クロック障害時の別クロックソースへの切り替え(第2
図(b)参照)等に用いられており、前記情報処理シス
テムとはまったく独立なハードウェアスイッチにより構
成されている。Conventional clock control devices are capable of synchronizing information processing systems that operate with multiple independent locks (see Figure 2 (a)) and switching to another clock source in the event of a clock failure (second clock source).
(see Figure (b)), etc., and is composed of hardware switches that are completely independent of the information processing system.
複数の情報処理システムの同期化とは、通常独立に動作
する各々の情報処理システムを一つのシステムとして高
速に動作させるために同一のクロックで動作させること
をいう。第2図(a)において通常情報処理システムA
、Bは独立に動作させるために各々別々のクロックソー
スになるようにハードウェアスイッチが設定されており
、これを同期させて動作させるときのみ同一クロックソ
ースを両方のシステムに供給するようにハードウェアス
イッチを設定する。Synchronization of a plurality of information processing systems refers to operating each information processing system, which normally operates independently, with the same clock in order to operate at high speed as one system. In FIG. 2(a), the normal information processing system A
, B are set to have separate clock sources in order to operate independently, and the hardware switches are set to supply the same clock source to both systems only when they are operated in synchronization. Set the switch.
クロック障害が発生した場合には、障害を起こしていな
いクロックソースに切り替えることによりシステムを動
作させる(第2図(b))。When a clock failure occurs, the system is operated by switching to a clock source that does not have the failure (FIG. 2(b)).
上述の従来のクロック制御装置では、クロックソースを
ハードウェアスイッチでしか切り替えられない様になっ
ているので、ソフトウェア制御による複数情報処理シス
テムの同期化や、クロック障害が生じたときの別クロッ
クソースへの自動切り替えができないと言う欠点がある
。In the conventional clock control device described above, the clock source can only be switched using a hardware switch, so it is possible to synchronize multiple information processing systems using software control, or switch to another clock source in the event of a clock failure. The disadvantage is that automatic switching is not possible.
本発明のクロック制御装置は、二つ以上の異なるクロッ
クソースを持つ情報処理システムに於て、ソフトウェア
命令を解釈する手段と、前記クロックソースの選択状態
を保持する手段と、前記クロックソースの選択状態を有
効にする手段とを有し、前記クロックソースをソフトウ
ェア制御により切り替えられるようにして構成される。The clock control device of the present invention, in an information processing system having two or more different clock sources, includes means for interpreting a software instruction, means for maintaining a selection state of the clock source, and a means for maintaining a selection state of the clock source. and means for enabling the clock source, and the clock source is configured to be switched by software control.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例を示す構成図である。同図に
おいて10はクロックソースを切り替えるためのスイッ
チ、21.22はシステムクロックソース、30はクロ
ック制御装置、40はシステムクロックにより動作する
情報処理システムである。またクロック制御装置30は
、ソフトウェア命令を解釈するソフトウェア命令デコー
ダ31と、クロックソースを選ぶための制御F/Fソフ
トウェアスイッチ32と、ソフトウェアスイッチ32を
有効とするための制御F/Fソフトウェアスイッチ33
と、システムクロックソースの切り替え信号をハードウ
ェアスイッチによるがソフトウェアスイッチによるかを
切り替えるスイッチ制御切り替え用セレクタ34、クロ
ックソース切り替え用セレクタ35とによって構成され
ている。FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, 10 is a switch for switching the clock source, 21 and 22 are system clock sources, 30 is a clock control device, and 40 is an information processing system operated by the system clock. The clock control device 30 also includes a software instruction decoder 31 for interpreting software instructions, a control F/F software switch 32 for selecting a clock source, and a control F/F software switch 33 for enabling the software switch 32.
, a switch control switching selector 34 that switches the system clock source switching signal between a hardware switch and a software switch, and a clock source switching selector 35.
ソフトウェアによるクロック制御はまずソフトウェアス
イッチ32により何れのシステムクロックソースを用い
るかをセットする。セットされた値が“0′ならばシス
テムクロックソース21が、“1”ならばシステムクロ
ックソース22がクロックソースとしてクロックソース
切り替え用セレクタ35によって選ばれる。その後ソフ
トウェアスイッチ33をセットすることによりスイッチ
制御切り替え用セレクタ34を切り替える。スイッチ制
御切り替え用セレクタ34はソフトウェアスイッチ33
が0”ならばハードウェアスイッチ10を、“1″なら
ばソフトウェアスイッチ32をクロックソース切り替え
用セレクタ35に接続する。For clock control by software, first, the software switch 32 is used to set which system clock source is to be used. If the set value is "0", the system clock source 21 is selected as the clock source, and if it is "1", the system clock source 22 is selected as the clock source by the clock source switching selector 35. Then, by setting the software switch 33, the switch control is performed. The switching selector 34 is switched.The switch control switching selector 34 is the software switch 33.
If it is "0", the hardware switch 10 is connected to the clock source switching selector 35, and if it is "1", the software switch 32 is connected to the clock source switching selector 35.
ハードウェアスイッチ10はなくても、本発明の目的で
あるソフト切り替えがら逸脱するものではない。本実施
例に於けるハードウェアスイッチ10の役割はシステム
立ち上げ時のデフォルト値を設定することである。The absence of the hardware switch 10 does not deviate from the purpose of the present invention, which is soft switching. The role of the hardware switch 10 in this embodiment is to set default values at system startup.
以上説明した様に本発明は、ソフトウェア命令を解釈す
る手段と、前記クロックソースの選択状態を保持する手
段と、該タロツクソース選択状態を有効にする手段とを
持つことにより、クロックソースの切り替えをソフトウ
ェア制御によりフレキシブルにできる効果がある。As explained above, the present invention has means for interpreting software instructions, means for holding the selected state of the clock source, and means for validating the selected state of the clock source. It has the effect of being flexible through control.
第1図は本発明によるクロック制御装置の一実施例を示
す構成図、第2図(a)および(b)は従来例を示す構
成図である。
10・・・ハードウェアスイッチ、21.22・・・シ
ステムクロックソース、30・・・クロック制御装置、
31・・・ソフトウェア命令デコーダ、32.33・・
・ソフトウェアスイッチ、34・・・スイッチ制御切り
替え用セレクタ、35・・・クロックソース切り替え用
セレクタ。FIG. 1 is a block diagram showing an embodiment of a clock control device according to the present invention, and FIGS. 2(a) and 2(b) are block diagrams showing a conventional example. 10... Hardware switch, 21.22... System clock source, 30... Clock control device,
31...Software instruction decoder, 32.33...
- Software switch, 34...Selector for switch control switching, 35...Selector for clock source switching.
Claims (1)
ムに於て、ソフトウェア命令を解釈する手段と、前記ク
ロックソースの選択状態を保持する手段と、前記クロッ
クソースの選択状態を有効にする手段とを有し、前記ク
ロックソースをソフトウェア制御により切り替えられる
ことを特徴とするクロック制御装置。An information processing system having two or more different clock sources includes means for interpreting software instructions, means for maintaining a selected state of the clock source, and means for validating the selected state of the clock source. A clock control device characterized in that the clock source can be switched by software control.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63201245A JPH0250715A (en) | 1988-08-12 | 1988-08-12 | Clock controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63201245A JPH0250715A (en) | 1988-08-12 | 1988-08-12 | Clock controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0250715A true JPH0250715A (en) | 1990-02-20 |
Family
ID=16437745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63201245A Pending JPH0250715A (en) | 1988-08-12 | 1988-08-12 | Clock controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0250715A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6674315B2 (en) | 2001-08-20 | 2004-01-06 | Nec Corporation | Clock signal generation device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5880723A (en) * | 1981-11-09 | 1983-05-14 | Hitachi Ltd | Clock signal generator |
JPS58178427A (en) * | 1982-04-14 | 1983-10-19 | Fuji Facom Corp | Processing speed control system of digital computer |
JPS59151217A (en) * | 1983-02-18 | 1984-08-29 | Hitachi Micro Comput Eng Ltd | Microcomputer |
JPS61150020A (en) * | 1984-12-25 | 1986-07-08 | Nec Corp | Portable input and output device |
JPS61175809A (en) * | 1985-01-31 | 1986-08-07 | Toshiba Corp | Clock control device |
-
1988
- 1988-08-12 JP JP63201245A patent/JPH0250715A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5880723A (en) * | 1981-11-09 | 1983-05-14 | Hitachi Ltd | Clock signal generator |
JPS58178427A (en) * | 1982-04-14 | 1983-10-19 | Fuji Facom Corp | Processing speed control system of digital computer |
JPS59151217A (en) * | 1983-02-18 | 1984-08-29 | Hitachi Micro Comput Eng Ltd | Microcomputer |
JPS61150020A (en) * | 1984-12-25 | 1986-07-08 | Nec Corp | Portable input and output device |
JPS61175809A (en) * | 1985-01-31 | 1986-08-07 | Toshiba Corp | Clock control device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6674315B2 (en) | 2001-08-20 | 2004-01-06 | Nec Corporation | Clock signal generation device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0250715A (en) | Clock controller | |
JPS63175913A (en) | Clock supplying system | |
JPH11134209A (en) | Fault tolerant controler | |
JPS62152071A (en) | Data processor | |
JPH02244229A (en) | System control system | |
JPS615363A (en) | Controller of shared memory | |
JPH03126114A (en) | No-hit switching control circuit | |
JP2513032B2 (en) | Microcomputer input control circuit | |
JPH01234965A (en) | Reset control system | |
JPH0387790A (en) | Synchronous switching circuit | |
JPH0895895A (en) | Controller for serial port i/q equipment of information processor | |
JPH05122750A (en) | Clock supplying device of exchange | |
JPH01145730A (en) | Data destination control system | |
JPH0426596B2 (en) | ||
JPH02114416A (en) | System of suppressing current consumption of hold type relay | |
JPH01180350A (en) | Printing system | |
JPS58186243A (en) | Redundant constituting device | |
JPS60186944A (en) | Information processing system | |
JPH0212337A (en) | Control system for interruption input signal | |
JPH0293926A (en) | Screen control system | |
JPS5962260A (en) | Switching method of redundancy system of electronic exchange | |
JPS598005A (en) | Multiplexing device | |
JPS63188204A (en) | Signal input device | |
JPH02111996A (en) | Raster arithmetic processor | |
JPH0220913A (en) | Register |