JPH0248752A - Storage device with security protecting function - Google Patents
Storage device with security protecting functionInfo
- Publication number
- JPH0248752A JPH0248752A JP63199575A JP19957588A JPH0248752A JP H0248752 A JPH0248752 A JP H0248752A JP 63199575 A JP63199575 A JP 63199575A JP 19957588 A JP19957588 A JP 19957588A JP H0248752 A JPH0248752 A JP H0248752A
- Authority
- JP
- Japan
- Prior art keywords
- storage
- cpu
- storage device
- refresh
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は不正アクセスを防止し、機密保護を行なうこ
とができる記憶装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a storage device that can prevent unauthorized access and provide security.
近時、電子計算機の利用技術の発達によりミ子計算機内
に記憶される清報の中には重要度の高い、機密保護を必
要とする情報が多数含まれるようになってきた。一方、
電子計算機を効率よく使用する目的から多数のユーザが
ひとつの電子計算機を同時に使用するのが一般的であシ
、不特定多数のユーザから個々のユーザ情報への不正ア
クセスを゛防止する機密保護機能は重要な技術である。In recent years, with the development of computer usage technology, the information stored in Miko computers has come to include a large amount of highly important information that requires confidentiality protection. on the other hand,
In order to use computers efficiently, it is common for many users to use one computer at the same time, and a security protection function prevents unauthorized access to individual user information from an unspecified number of users. is an important technology.
そこで、機密保護の目的から様々な機能が提供され、そ
れぞれの局面で使用されているが、ユーザが使用し終え
た記憶領域を消去する機能もそのひとつである。Therefore, various functions are provided for the purpose of security protection and are used in various situations, and one of them is a function to erase the storage area that the user has finished using.
従来、この機能はユーザの使用が終了したことを!&!
!識したオペレーティングシステムが多数のCPU命令
を実行してユーザ使用領域の内容を消去することで実現
していた。Traditionally, this feature indicates that the user has finished using it! &!
! This was accomplished by the operating system that identified this issue executing a large number of CPU instructions to erase the contents of the user area.
上述した従来の記憶装置の機密保護機能は、多数のCP
U命令の実行が必要であシ、オーバーヘッドが増大する
。特に、記憶容量は益々増大の傾向にあシ、オーバーヘ
ッドの問題はますます深刻化するという欠点がある。The security function of the conventional storage device described above is
It is necessary to execute the U instruction, which increases overhead. In particular, as storage capacity continues to increase, the problem of overhead becomes more and more serious.
この発明に係る機密保護機能を有する記憶装置はCPU
からの命令によりリフレッシュ動作を停止するリフレッ
シュ動作停止手段を有している。A storage device having a security function according to this invention is a CPU.
It has a refresh operation stop means for stopping the refresh operation in response to a command from.
この発明はリフレッシュ動作停止手段を有することによ
j5、CPU上のオーバーヘッドを減少させることがで
きる。By having the refresh operation stop means, the present invention can reduce the overhead on the CPU.
図はこの発明に係る機密保護機能を有する記憶装置の一
実施例を備えた清報処理装置を示すブロック図である。The figure is a block diagram showing a clear information processing device equipped with an embodiment of a storage device having a security protection function according to the present invention.
同図において、1はCPU、2はMMU、3は不特定多
数のユーザからの情報を記憶する記憶部、4はこの記憶
部3の記憶動作を制御する記憶制御部、5は記憶部3の
リフレッシュ動作を制御するリフレッシュ制御部、6は
アンドゲート、Tはリフレッシュ信号を出力するリフレ
ッシュタイミング発生部、8は下記に示す拡張記憶装置
が通常動作状態では論理「0」の状態にセットされ、記
憶消去動作状態中では論理「1」の状態にセットされる
2す・ツブフロップ、9は記憶部3で使用される記憶素
子が要求するリフレッシュ時間間隔を十分に経過したの
ちタイマー信号を出力するタイマカラ/り、10は上記
の記憶部3゜記憶制御部4.リフレッシュ制御部5.ア
ンドゲート6、リフレッシエタイばフグ発生部7.7リ
ツプフロツプ8およびタイマカウンタ9から構成された
拡張記憶装置である。In the figure, 1 is a CPU, 2 is an MMU, 3 is a storage section that stores information from an unspecified number of users, 4 is a storage control section that controls the storage operation of this storage section 3, and 5 is a storage section of the storage section 3. 6 is an AND gate, T is a refresh timing generator that outputs a refresh signal, and 8 is an extended storage device shown below, which is set to the logic "0" state in the normal operating state, and the storage 9 is a two-socket flop that is set to the logic "1" state during the erase operation state; 9 is a timer/carrier that outputs a timer signal after the refresh time interval required by the memory element used in the memory section 3 has sufficiently elapsed; 10 is the storage section 3.storage control section 4. Refresh control unit 5. This is an extended storage device composed of an AND gate 6, a refresher tie blow generator 7, 7, a flip-flop 8, and a timer counter 9.
次に、上記構成による機密保護機能を有する記憶装置の
動作について説明する。まず、CPUI上で実行される
オペレーティングシステムはユーザプログラムの要求に
より拡張記憶装置10の使用可否をチエツクし、使用可
能ならばユーザプログラムに制御を移す。このユーザプ
ログラムは拡張記憶装置10を使用して処理を行なうが
、このとき、フリップフロップ8は論理rOJの状態で
あシ、記憶消去動作状態ではないことを示している。こ
の7リツプフロツプ8の論理「0」の出力信号は、タイ
マカウンタ9に入力するのでタイマカウンタ9は不動作
状態である。一方、このクリップ70ツブ8の反転出力
信号は、記憶制御部4およびアンドゲート6の他方の入
力端子に入力する。このため、アンドゲート6が開き、
リフレッシュタイミング発生部Tから出力され之リフレ
ッシュ信号はこのアンドゲート6を通ってリフレッシュ
制御部5に入力する。したがって、リフレッシュ制御部
5は通常のリフレッシュ動作を実行する。を九、記憶制
御部4はフリップフロップ8の反転出力信号の入力によ
多制御動作をなし、通常の読出しおよび書込み動作を行
なうことができる。Next, the operation of the storage device having the security function with the above configuration will be explained. First, the operating system executed on the CPU checks whether the extended storage device 10 can be used in response to a request from a user program, and if it can be used, transfers control to the user program. This user program performs processing using the extended storage device 10, but at this time, the flip-flop 8 is in the logic rOJ state, indicating that it is not in the memory erasing state. The output signal of logic "0" from the 7-lip flop 8 is input to the timer counter 9, so the timer counter 9 is in an inactive state. On the other hand, the inverted output signal of the clip 70 tube 8 is input to the storage control section 4 and the other input terminal of the AND gate 6. Therefore, AND gate 6 opens,
The refresh signal output from the refresh timing generator T passes through the AND gate 6 and is input to the refresh controller 5. Therefore, the refresh control unit 5 performs a normal refresh operation. (9) The storage control section 4 performs various control operations by inputting the inverted output signal of the flip-flop 8, and can perform normal read and write operations.
そして、記憶部30通常の読出しおよび書込み動作が終
了すると、その旨をオペレーティングシステムに通知す
る。When the normal read and write operations of the storage unit 30 are completed, the operating system is notified of this fact.
次に、記憶部の使用終了を通知されたとき、またはユー
ザプログラムの実行終了を認識したとき、オペレーティ
ングシステムはCPU命令のひとつである記憶消去命令
を実行する。このため、CPU1は拡張記憶装置10に
対して記憶消去命令を発行したのち、直ちに後続のCP
U命令を実行するので、オペレーティングシステムは記
憶消去命令の完了を待たすに他の処理を続行することが
できる。−力、拡張記憶装置10はCPU1から記憶消
去命令を受けると、フリップフロップ8は論理「1」の
状態になシ、記憶消去動作状態中を表示する。このフリ
ップ70ツブ8の反転出力信号は、記憶制御部4および
アンドゲート6の他方の入力端子に入力する。この念め
、アンドゲート6が閉じ、リフレッシュタイミング発生
部Tから出力されたリフレッシュ信号はリフレッシュ制
御部5には伝えられ尋くなり、このリフレッシュ制御部
5線リフレッシュ動作を停止する。Next, when the operating system is notified that the use of the storage unit has ended or when it recognizes that the execution of the user program has ended, it executes a memory erase command, which is one of the CPU commands. Therefore, after the CPU 1 issues a memory erase command to the extended storage device 10, the CPU 1 immediately erases the memory from the subsequent CPU.
Since the U instruction is executed, the operating system can continue other processing while waiting for the memory erase instruction to complete. - When the extended storage device 10 receives a memory erasing command from the CPU 1, the flip-flop 8 is not in the logic "1" state and indicates that the memory erasing operation is in progress. The inverted output signal of the flip 70 tube 8 is input to the storage control section 4 and the other input terminal of the AND gate 6. In preparation for this, the AND gate 6 is closed, and the refresh signal output from the refresh timing generating section T is transmitted to the refresh control section 5, thereby stopping the 5-line refresh operation of the refresh control section.
このため、記憶部3の内容は破壊される。また、記憶制
御部4は7リツプフロツプ8の反転出力信号の入力によ
p、読出し動作および書込み動作の制御を停止する。ま
た、タイマカウンタ9はフリップフロップ8の論理「1
」の出力信号の入力により動作を開始し、記憶部3で使
用されている記憶素子が要求するリフレッシュ時間間隔
を十分経過したのち、フリップフロップ8へのリセット
信号を出力する◇そして、この7リツプフロツプaはタ
イマカウンタ9のリセット信号が入力することにより論
理「0」の状態に戻る。このため、拡張記憶装置10は
通常動作状態に復帰する。Therefore, the contents of the storage section 3 are destroyed. Further, the storage control section 4 stops controlling the read operation and the write operation upon input of the inverted output signal of the 7-lip flop 8. Also, the timer counter 9 is set to the logic “1” of the flip-flop 8.
” operation is started by inputting the output signal, and after a sufficient refresh time interval required by the memory element used in the memory unit 3 has elapsed, a reset signal to the flip-flop 8 is outputted. When the reset signal of the timer counter 9 is input, a returns to the logic "0" state. Therefore, the extended storage device 10 returns to its normal operating state.
以上詳jalK説明したように、この発明に係る機密保
護機能を有する記憶装置によれば、記憶消去動作状態中
唸リフレッシュ動作が停止し、一定時間経過後には記憶
部の内容は破壊され、後続のユーザプログラムにより以
前の記憶内容が読取られることを防止できるので、CP
U上のオーバーヘッドを増大させることなく、機密保護
機能を実現することができる効果がある。As explained in detail above, according to the storage device having the security function according to the present invention, the refresh operation stops during the memory erasing operation state, and after a certain period of time, the contents of the storage section are destroyed and the subsequent Since it is possible to prevent the previous memory contents from being read by the user program, the CP
This has the effect of realizing a security function without increasing the overhead on U.
図はこの発明に係る機密像@機能を有する記憶装置の一
実施例を備えた清報処理装置の構成を示すブロック図で
ある。
1・・・・CPU、2・・・・MMU、3@・・・記憶
部、4・・・・記憶制御部、5・・・・リフレッシュ制
御部、6・會自−アンドゲート、T−−・−リフレッシ
ュタイミング発生部、8・・・・7リツプ70ツブ、9
・・・−タイマカウンタ。
L−一一一一一一一The figure is a block diagram showing the configuration of a clear information processing device including an embodiment of a storage device having a confidential image @ function according to the present invention. 1...CPU, 2...MMU, 3@...Storage section, 4...Storage control section, 5...Refresh control section, 6. Company-AND gate, T- ---Refresh timing generator, 8...7 lips, 70 lips, 9
...-timer counter. L-1111111
Claims (1)
置において、中央処理装置からの命令によりリフレッシ
ュ動作を停止するリフレッシュ動作停止手段を備えたこ
とを特徴とする機密保護機能を有する記憶装置。What is claimed is: 1. A storage device that uses a memory element that requires refresh processing and has a security protection function, characterized in that the storage device includes a refresh operation stop means that stops the refresh operation in response to a command from a central processing unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63199575A JPH0248752A (en) | 1988-08-10 | 1988-08-10 | Storage device with security protecting function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63199575A JPH0248752A (en) | 1988-08-10 | 1988-08-10 | Storage device with security protecting function |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0248752A true JPH0248752A (en) | 1990-02-19 |
Family
ID=16410115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63199575A Pending JPH0248752A (en) | 1988-08-10 | 1988-08-10 | Storage device with security protecting function |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0248752A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5984065A (en) * | 1996-12-06 | 1999-11-16 | Exedy Corporation | Lockup damper for torque converter |
-
1988
- 1988-08-10 JP JP63199575A patent/JPH0248752A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5984065A (en) * | 1996-12-06 | 1999-11-16 | Exedy Corporation | Lockup damper for torque converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5237616A (en) | Secure computer system having privileged and unprivileged memories | |
US3828327A (en) | Simplified storage protection and address translation under system mode control in a data processing system | |
JPS6122828B2 (en) | ||
JPH09171488A (en) | Microcontroller for restriction of access to internal memory | |
JPS5992500A (en) | Protection system for data processor | |
KR970066888A (en) | Microcomputers Using Nonvolatile Memory | |
JPH0248752A (en) | Storage device with security protecting function | |
JPS61123959A (en) | Electronics equipment having attachable/detachable memory module | |
JPH07319569A (en) | Computer system | |
JP3035966B2 (en) | Storage device | |
JPS62286143A (en) | Semiconductor memory device | |
JPS603658B2 (en) | Digital protection control device | |
JPH0325230Y2 (en) | ||
JPS6226738B2 (en) | ||
JPH06231072A (en) | Microcomputer | |
JPS5938827A (en) | Microprocessor ipl system | |
JPH02264339A (en) | Information processor | |
JPH04112233A (en) | Microcomputer | |
JPH0364903B2 (en) | ||
JPH01303548A (en) | Memory protecting circuit | |
JPH04199449A (en) | Device controller | |
JPH0556545B2 (en) | ||
JPH0215952B2 (en) | ||
JPH03252886A (en) | Single chip microcomputer | |
JPS62160555A (en) | Storage protecting device of storage circuit |