JPH0247758A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JPH0247758A JPH0247758A JP63198336A JP19833688A JPH0247758A JP H0247758 A JPH0247758 A JP H0247758A JP 63198336 A JP63198336 A JP 63198336A JP 19833688 A JP19833688 A JP 19833688A JP H0247758 A JPH0247758 A JP H0247758A
- Authority
- JP
- Japan
- Prior art keywords
- lock
- processor
- register
- timer
- display section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 19
- 238000012546 transfer Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 5
- 238000013461 design Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、複数のプロセッサと、該プロセッサ間で排他
制御を実施するためのひとつまたは複数のロックを備え
たデータ処理システムに関する。
制御を実施するためのひとつまたは複数のロックを備え
たデータ処理システムに関する。
［従来の技術］
データ処理システムにおいて、主記憶上にあるチャネル
テーブル、サブチャネルテーブル等データ処理システム
内で共有される資源をアクセスする際、プロセッサ間同
志で競合が生じると予測不可能な事態となる。この事態
を回避する目的でロックによる排他制御が行なわれる。
テーブル、サブチャネルテーブル等データ処理システム
内で共有される資源をアクセスする際、プロセッサ間同
志で競合が生じると予測不可能な事態となる。この事態
を回避する目的でロックによる排他制御が行なわれる。
従来、この種のデータ処理システムではロックがロック
状態において、アンロック状態にする予定のプロセッサ
がパリティチエツク等通常のハードウェア障害検出機構
では検出不可能なハードウェア障害またはハードウェア
／ファームウェアの設計ミスによりこのロックをアンロ
ック状態にできなかった場合、データ処理システム内全
プロセッサが以降このロックをアンロック状態からロッ
ク状態にできなくなる。この結果、監視タイマが存在し
ないデータ処理システムではシステムストール、監視タ
イマが存在するデータ処理システムでは監視タイマオー
バフローによるシステムチエツクが発生していた。
状態において、アンロック状態にする予定のプロセッサ
がパリティチエツク等通常のハードウェア障害検出機構
では検出不可能なハードウェア障害またはハードウェア
／ファームウェアの設計ミスによりこのロックをアンロ
ック状態にできなかった場合、データ処理システム内全
プロセッサが以降このロックをアンロック状態からロッ
ク状態にできなくなる。この結果、監視タイマが存在し
ないデータ処理システムではシステムストール、監視タ
イマが存在するデータ処理システムでは監視タイマオー
バフローによるシステムチエツクが発生していた。
［発明が解決しようとする課題］
上述した一従来のデータ処理システムは、通常のハード
ウェア障害検出機構では検出不可能なハードウェア障害
またはハードウェア／ファームウェアの設計ミスにより
、ロック状態のロックをアンロック状態にできない事態
が生じた場合、以降このロックを取得してシステム共有
資源をアクセスするプロセッサの処理が実行不可能にな
り、最終的にシステムストールまたはシステムチエツク
になるという欠点がある。
ウェア障害検出機構では検出不可能なハードウェア障害
またはハードウェア／ファームウェアの設計ミスにより
、ロック状態のロックをアンロック状態にできない事態
が生じた場合、以降このロックを取得してシステム共有
資源をアクセスするプロセッサの処理が実行不可能にな
り、最終的にシステムストールまたはシステムチエツク
になるという欠点がある。
［課題を解決するための手段］
本発明のデータ処理システムは、予め定められた周期で
カウントされるタイマと、前記ロックの各々に対応して
ロック状態表示部、アンロック予定プロセッサ番号表示
部、ロック状態移入時点における前記タイマのタイマ値
を保持するロック状態移入タイム表示部を具備し、前記
プロセッサのロック取得要求に応答して前記ロックをア
ンロック状態からロック状態に移行できた場合、対応し
た３つの前記表示部にそれぞれの値を設定する手段と、
前記プロセッサの前記ロック取得要求に応答して前記ロ
ックが既にロック状態であった場合、前記タイマ内タイ
マ値と前記ロック状態移入タイム表示部内タイマ値を比
較し、予め定めた値以上の差であると前記アンロック予
定プロセッサ番号表示部で指定された前記プロセッサを
プロセッサチェックにする手段を含む。
カウントされるタイマと、前記ロックの各々に対応して
ロック状態表示部、アンロック予定プロセッサ番号表示
部、ロック状態移入時点における前記タイマのタイマ値
を保持するロック状態移入タイム表示部を具備し、前記
プロセッサのロック取得要求に応答して前記ロックをア
ンロック状態からロック状態に移行できた場合、対応し
た３つの前記表示部にそれぞれの値を設定する手段と、
前記プロセッサの前記ロック取得要求に応答して前記ロ
ックが既にロック状態であった場合、前記タイマ内タイ
マ値と前記ロック状態移入タイム表示部内タイマ値を比
較し、予め定めた値以上の差であると前記アンロック予
定プロセッサ番号表示部で指定された前記プロセッサを
プロセッサチェックにする手段を含む。
［作用］
ロックがロック状態である時間が予め定めた時間以上で
あることをプロセッサからのロック取得要求時に検出し
、そのロックのアンロック予定プロセッサをプロセッサ
チェックにし、かつそのロックをアンロック状態にする
ので、アンロック予定プロセッサがパリティチエツク等
通常のハードウェア障害検出機構では検出不可能なハー
ドウェア障害またはハードウェア／ファームウェアの設
計ミスによりそのロックをアンロック状態にできなかっ
た場合でもデータ処理システムがシステムストールまた
はシステムチエツクになることはない。
あることをプロセッサからのロック取得要求時に検出し
、そのロックのアンロック予定プロセッサをプロセッサ
チェックにし、かつそのロックをアンロック状態にする
ので、アンロック予定プロセッサがパリティチエツク等
通常のハードウェア障害検出機構では検出不可能なハー
ドウェア障害またはハードウェア／ファームウェアの設
計ミスによりそのロックをアンロック状態にできなかっ
た場合でもデータ処理システムがシステムストールまた
はシステムチエツクになることはない。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のデータ処理システムの一実施例のロッ
ク周辺のブロック図である。
ク周辺のブロック図である。
メモリ１．０１は複数のロックを含むランダムアクセス
メモリである。レジスタ１０２はメモリ１０１のアドレ
スレジスタである。信号線１０３は各プロセッサがロッ
ク取得要求またはアンロック要求を行なう際、そのロッ
クのアドレスを指定するアドレス線である。信号線１０
３はレジスタ１０２に入力される。レジスタ１０４はメ
モリ１０１のリード／ライトレジスタである。信号線１
０５は各プロセッサがロック取得要求を行なう際、その
ロックのアンロック予定プロセッサ番号を指定するデー
タ線である。レジスタ１０６は０．１秒毎にカウントダ
ウンされるタイマレジスタである。アダー１０７はレジ
スタ１０６の内容から”ｌ”を減算した値をレジスタ１
０６に出力する。比較器１０８はレジスタ１０４内フイ
ールドＣの内容とレジスタ１０６の内容を比較して３秒
以上の差が生じている場合論理”１゛を出力する。
メモリである。レジスタ１０２はメモリ１０１のアドレ
スレジスタである。信号線１０３は各プロセッサがロッ
ク取得要求またはアンロック要求を行なう際、そのロッ
クのアドレスを指定するアドレス線である。信号線１０
３はレジスタ１０２に入力される。レジスタ１０４はメ
モリ１０１のリード／ライトレジスタである。信号線１
０５は各プロセッサがロック取得要求を行なう際、その
ロックのアンロック予定プロセッサ番号を指定するデー
タ線である。レジスタ１０６は０．１秒毎にカウントダ
ウンされるタイマレジスタである。アダー１０７はレジ
スタ１０６の内容から”ｌ”を減算した値をレジスタ１
０６に出力する。比較器１０８はレジスタ１０４内フイ
ールドＣの内容とレジスタ１０６の内容を比較して３秒
以上の差が生じている場合論理”１゛を出力する。
制御部１０９はロック制御部である。信号線１１０は各
プロセッサからのロック取得要求線である。信号線１１
１は各プロセッサからのアンロック要求線である。信号
線１１２は各プロセッサからのロック取得要求に応答し
て、ロック取得成功の場合にそのロック取得成功を要求
元プロセッサに通知する信号線である。信号線１１３は
各プロセッサからのロック取得要求に応答して、ロック
取得失敗の場合にそのロック取得失敗を要求元プロセッ
サに通知する信号線である。信号線１１４は各プロセッ
サからロック取得要求が行なわれた際、そのロックがメ
モリ１０１からレジスタ１０４にロードされた後、レジ
スタ１０４フイールドＡの内容が”１” （既にロッ
ク状態）で、かつ比較器１０８の出力が”ｌ” （３秒
以上のタイム差）であった場合、保守診断プロセッサ（
以後ＤＧＰと略称する。）に対して、信号線１１５で指
定されるプロセッサをプロセッサチェックにするよう要
求する信号線である。信号線１１５はレジスタ１０４フ
イールドＢの内容をＤＧＰに出力する信号線である。
プロセッサからのロック取得要求線である。信号線１１
１は各プロセッサからのアンロック要求線である。信号
線１１２は各プロセッサからのロック取得要求に応答し
て、ロック取得成功の場合にそのロック取得成功を要求
元プロセッサに通知する信号線である。信号線１１３は
各プロセッサからのロック取得要求に応答して、ロック
取得失敗の場合にそのロック取得失敗を要求元プロセッ
サに通知する信号線である。信号線１１４は各プロセッ
サからロック取得要求が行なわれた際、そのロックがメ
モリ１０１からレジスタ１０４にロードされた後、レジ
スタ１０４フイールドＡの内容が”１” （既にロッ
ク状態）で、かつ比較器１０８の出力が”ｌ” （３秒
以上のタイム差）であった場合、保守診断プロセッサ（
以後ＤＧＰと略称する。）に対して、信号線１１５で指
定されるプロセッサをプロセッサチェックにするよう要
求する信号線である。信号線１１５はレジスタ１０４フ
イールドＢの内容をＤＧＰに出力する信号線である。
第２図は各プロセッサからの信号線１１０によるロック
取得要求に対して制御部１０９が行なう制御のフローチ
ャートである。ステップ２０１で、要求されたロックの
アドレスが信号線１０３からレジスタ１０２にロードさ
れた後、そのロックがメモリ１０１からレジスタ１０４
にロードされる。ステップ２０２で、そのロックのロッ
ク状態表示部のチエツクがレジスタ１０４フイールドＡ
をチエツクすることによって実施される。
取得要求に対して制御部１０９が行なう制御のフローチ
ャートである。ステップ２０１で、要求されたロックの
アドレスが信号線１０３からレジスタ１０２にロードさ
れた後、そのロックがメモリ１０１からレジスタ１０４
にロードされる。ステップ２０２で、そのロックのロッ
ク状態表示部のチエツクがレジスタ１０４フイールドＡ
をチエツクすることによって実施される。
そのロックがアンロック状態であればステップ２０７．
２０８が実行される。ステップ２０７でレジスタ１０４
フイールドＡに“１”、フィールドＢに信号線１０５の
内容、フィールドＣにレジスタ１０６の内容がそれぞれ
ロードされ、そのロックにもレジスタ１０４を介してス
トアされる。したがって、そのロックはロック状態に移
入すると同時にアンロック予定プロセッサ番号とロック
状態移入タイムがストアされる。ステップ２０８で要求
元プロセッサに対して信号線１１２を介してロック取得
成功が通知される０以上でロック取得成功時の処理は終
了する。そのロックが既にロック状態であればステップ
２０３〜２０６が実行される。ステップ２０３でレジス
タ１０４フイールドＣの内容とレジスタ１０６の内容の
差が３秒以上か否かのチエツクが比較器１０８の出力を
チエツクすることによって実施される。３秒以上の差で
あればステップ２０４〜２０６が実行され、３秒未満の
差であればステップ２０６のみ実行される。ステップ２
０４でレジスタ１０４フイールドＢで指定されるプロセ
ッサをプロセッサチェックにするように信号線１１４，
１１５を介してＤＧＰに要求する。ステップ２０５でレ
ジスタ１０４をクリア後、そのロックもレジスタ１０４
を介してクリアする。したがって、そのロックはアンロ
ック状態になる。ステップ２０６で要求元プロセッサに
対して信号線１１３を介してロック取得失敗が通知され
る。以上でロック取得失敗時の処理は終了する。
２０８が実行される。ステップ２０７でレジスタ１０４
フイールドＡに“１”、フィールドＢに信号線１０５の
内容、フィールドＣにレジスタ１０６の内容がそれぞれ
ロードされ、そのロックにもレジスタ１０４を介してス
トアされる。したがって、そのロックはロック状態に移
入すると同時にアンロック予定プロセッサ番号とロック
状態移入タイムがストアされる。ステップ２０８で要求
元プロセッサに対して信号線１１２を介してロック取得
成功が通知される０以上でロック取得成功時の処理は終
了する。そのロックが既にロック状態であればステップ
２０３〜２０６が実行される。ステップ２０３でレジス
タ１０４フイールドＣの内容とレジスタ１０６の内容の
差が３秒以上か否かのチエツクが比較器１０８の出力を
チエツクすることによって実施される。３秒以上の差で
あればステップ２０４〜２０６が実行され、３秒未満の
差であればステップ２０６のみ実行される。ステップ２
０４でレジスタ１０４フイールドＢで指定されるプロセ
ッサをプロセッサチェックにするように信号線１１４，
１１５を介してＤＧＰに要求する。ステップ２０５でレ
ジスタ１０４をクリア後、そのロックもレジスタ１０４
を介してクリアする。したがって、そのロックはアンロ
ック状態になる。ステップ２０６で要求元プロセッサに
対して信号線１１３を介してロック取得失敗が通知され
る。以上でロック取得失敗時の処理は終了する。
【発明の効果］
以上説明したように本発明は、ロックがロック状態であ
る時間が予め定めた時間以上であることをプロセッサか
らのロック取得要求時に検出し、そのロックのアンロッ
ク予定プロセッサをプロセッサチェックにし、かつその
ロックをアンロック状態にすることにより、アンロック
予定プロセッサがパリティチエツク等通常のハードウェ
ア障害検出機構では検出不可能なハードウェア障害また
はハードウェア／ファームウェアの設計ミスによりその
ロックをアンロック状態にできなかった場合でもデータ
処理システムをシステムストールまたはシステムチエツ
クにさせない効果があり、更にロックの数がいくら多く
なっても、またロックがどこに存在しても、例えば主記
憶のエリアにロックが存在しても簡単なハードウェアで
実現できる効果がある。
る時間が予め定めた時間以上であることをプロセッサか
らのロック取得要求時に検出し、そのロックのアンロッ
ク予定プロセッサをプロセッサチェックにし、かつその
ロックをアンロック状態にすることにより、アンロック
予定プロセッサがパリティチエツク等通常のハードウェ
ア障害検出機構では検出不可能なハードウェア障害また
はハードウェア／ファームウェアの設計ミスによりその
ロックをアンロック状態にできなかった場合でもデータ
処理システムをシステムストールまたはシステムチエツ
クにさせない効果があり、更にロックの数がいくら多く
なっても、またロックがどこに存在しても、例えば主記
憶のエリアにロックが存在しても簡単なハードウェアで
実現できる効果がある。
第１図は本発明のデータ処理システムの一実施例のロッ
ク周辺のブロック図、第２図は各プロセッサからロック
取得要求に対して制御部１０９が行なう制御のフローチ
ャートである。 １０１・・・・・・・・・・・・・・・・・・・・・・
・・メモリ、１０２、１０４．１０６・・・・・・・・
・・・・レジスタ、１０３、１０５．１１０〜１１５−
・・信号線、１０７−−−−−・・・・・・・・・・・
・・・・・・・・アダー１０８・・・・・・・・・・・
・・・・・・・・・・・・・比較器、＋０９ ・・・・
・・・・・・・・・・・・・・・・・・・・制御部、２
０１〜２０８−−−−−−−−−・・・・・・ステップ
。
ク周辺のブロック図、第２図は各プロセッサからロック
取得要求に対して制御部１０９が行なう制御のフローチ
ャートである。 １０１・・・・・・・・・・・・・・・・・・・・・・
・・メモリ、１０２、１０４．１０６・・・・・・・・
・・・・レジスタ、１０３、１０５．１１０〜１１５−
・・信号線、１０７−−−−−・・・・・・・・・・・
・・・・・・・・アダー１０８・・・・・・・・・・・
・・・・・・・・・・・・・比較器、＋０９ ・・・・
・・・・・・・・・・・・・・・・・・・・制御部、２
０１〜２０８−−−−−−−−−・・・・・・ステップ
。
Claims (1)
- 【特許請求の範囲】 １、複数のプロセッサと、該プロセッサ間で排他制御を
実施するためのひとつまたは複数のロックを備えたデー
タ処理システムにおいて、 予め定められた周期でカウントされるタイマと、前記ロ
ックの各々に対応してロック状態表示部、アンロック予
定プロセッサ番号表示部、ロック状態移入時点における
前記タイマのタイマ値を保持するロック状態移入タイム
表示部を具備し、前記プロセッサのロック取得要求に応
答して前記ロックをアンロック状態からロック状態に移
行できた場合、対応した３つの前記表示部にそれぞれの
値を設定する手段と、前記プロセッサの前記ロック取得
要求に応答して前記ロックが既にロック状態であった場
合、前記タイマ内タイマ値と前記ロック状態移入タイム
表示部内タイマ値を比較し、予め定めた値以上の差であ
ると前記アンロック予定プロセッサ番号表示部で指定さ
れた前記プロセッサをプロセッサチェックにする手段を
含むことを特徴とするデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198336A JPH0247758A (ja) | 1988-08-08 | 1988-08-08 | データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198336A JPH0247758A (ja) | 1988-08-08 | 1988-08-08 | データ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0247758A true JPH0247758A (ja) | 1990-02-16 |
Family
ID=16389420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63198336A Pending JPH0247758A (ja) | 1988-08-08 | 1988-08-08 | データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247758A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05204819A (ja) * | 1992-01-24 | 1993-08-13 | Shikoku Nippon Denki Software Kk | 排他処理方式 |
| JPH05210540A (ja) * | 1992-01-31 | 1993-08-20 | Fujitsu Ltd | 割り込み装置 |
| KR100737318B1 (ko) * | 2006-10-02 | 2007-07-09 | 삼성전자주식회사 | 공기조화기 |
-
1988
- 1988-08-08 JP JP63198336A patent/JPH0247758A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05204819A (ja) * | 1992-01-24 | 1993-08-13 | Shikoku Nippon Denki Software Kk | 排他処理方式 |
| JPH05210540A (ja) * | 1992-01-31 | 1993-08-20 | Fujitsu Ltd | 割り込み装置 |
| KR100737318B1 (ko) * | 2006-10-02 | 2007-07-09 | 삼성전자주식회사 | 공기조화기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4438494A (en) | Apparatus of fault-handling in a multiprocessing system | |
| US6757769B1 (en) | Cooperative lock override procedure | |
| US7246187B1 (en) | Method and apparatus for controlling exclusive access to a shared resource in a data storage system | |
| US4503535A (en) | Apparatus for recovery from failures in a multiprocessing system | |
| US5500945A (en) | Apparatus and method for controlling a system bus of a multiprocessor system | |
| JP3092566B2 (ja) | パイプライン方式のバスを用いたメモリ制御方式 | |
| US6609178B1 (en) | Selective validation for queued multimodal locking services | |
| JPH0247758A (ja) | データ処理システム | |
| JP2002215557A (ja) | Ｐｃｉバスの障害解析容易化方式 | |
| JPH01286070A (ja) | データ処理システム | |
| JP2937857B2 (ja) | 共通記憶装置のロックフラグ解除方式および方法 | |
| JPH0782475B2 (ja) | メモリインタロック制御回路 | |
| JPS6128146B2 (ja) | ||
| JP2943926B2 (ja) | エラー回復制御装置 | |
| JPH05265790A (ja) | マイクロプロセッサ装置 | |
| JPS6378264A (ja) | マルチプロセツサにおける共通メモリアクセス競合制御方式 | |
| JPS63251841A (ja) | マルチプロセツサの異常検出制御方法 | |
| JPS63251840A (ja) | マルチプロセツサの異常検出制御方法 | |
| JP2504552B2 (ja) | マルチプロセッサコンピュ―タシステムにおいてシステムリソ―スへの充分なアクセスを確保するコマンダノ―ド方法及び装置 | |
| JP2669851B2 (ja) | 障害通知方式 | |
| JP3110124B2 (ja) | マルチコンピュータシステムにおける障害検出方式 | |
| JPH03266170A (ja) | ロック機構 | |
| JPS63251842A (ja) | マルチプロセツサの異常検出制御方法 | |
| JPS5827538B2 (ja) | 相互監視方式 | |
| JPH0223459A (ja) | マルチプロセッサシステムのメモリアクセスエラー検出回路 |